CN101547020A - 一种多进制正交编码扩频的无人机数据链的实现方法 - Google Patents

Abstract

本发明公开了一种多进制正交编码扩频的无人机数据链的实现方法，包括以下步骤：第一步，利用扩频码发生器获得一组良好自相关性，正交性的扩频码；第二步，对二进制的基带数字信息进行串并转换，成为并行数据；第三步，m路并行数据在扩频码发生器产生的N路扩频序列中选择一路，形成N进制扩频信息；第四步，将得到的N进制扩频信息使用数字调制处理，调制到射频发射出去；本发明使每个扩频序列传输多个信息比特，提高了传输效率；在相同的系统带宽下，多进制扩频比传统的直接序列扩频具有更强的抗干扰能力。多进制扩频可以在码片速率不变的条件下实现可变速率或可变处理增益的扩频，有利于提高系统的抗干扰能力和支持综合业务的传输。

Description

一种多进制正交编码扩频的无人机数据链的实现方法

技术领域

本发明属于通信工程技术领域，具体涉及一种多进制正交编码扩频的无人机数据链的实现方法。

背景技术

近几年几场局部战争表明，电子技术在战争中的作用与地位越来越重要，它已成为影响战争进程的重要因素之一。因此，各国都在大力进行电子技术的研究，可以预计，未来的战场，无论是局部战争还是大范围的战争，军事电子系统之间的对抗将愈来愈激烈。作为指挥、控制、信息传递等主要手段的通信系统，必将成为敌方干扰和破坏的首要目标，抗干扰、抗截获、抗侦破就成为现代军事通信系统的必然要求。

随着无人机性能的不断提高，它在军事战场上的作用越来越得到肯定。与有人机相比，测控数据链的性能，特别是抗干扰能力，直接影响着无人机的安全性和作战效能。因此，研究无人机数据链的抗干扰技术，尤其是研究具有“生命线”之称的遥控链路抗干扰技术便成为无人机数据链的关键技术之一。

扩频通信技术(Spread Spectrum)在抗干扰及保密性能等方面具有巨大的优势，已成为当今军事通信系统中抗干扰的基本技术之一，我国近些年研制的无人机数据链均采用了直接序列扩频技术(Direct Sequence Spread Spectrum，DSSS)，在原有的基础上使数据链的抗干扰性能得到了极大的提升，但仍然不能满足复杂战场环境的要求。

为得到足够大的处理增益，扩频因子应尽可能大，但是，随着扩频因子的增大，系统所占带宽也随之增大。例如，要传输16kbit/s的数据，为获得30dB的处理增益，扩频后的传输带宽约为16×1000＝16MHz。在频谱资源十分紧张的情况下，要占用过宽的频带，往往会受到限制。

电台密集的频段中进行扩频通信，因为接收机前端电路的带宽过大，许多电台的信号同时进入接收机，这不仅会使接收机的误码增多，而且会使接收机的前端电路出现阻塞现象的概率增加。

由于现代战争战场环境日益复杂，无人机的通信设备要及时处理大量的信息，例如上行遥控通道除了传输遥控指令以外，还需要传输差分GPS信息，下行遥测通道传输的遥测信息也较多。随着通信数据量的不断增大，在有限的信道容量下，信息速率与扩频处理增益之间的矛盾日益显现。

发明内容

本发明的目的是设计一种无人机数据链的实现方法，在提升无人机数据链的抗干扰性的同时，又兼顾信息的传输速率要求，从而满足现代战场环境要求。

本发明提供的无人机数据链的实现方法，是采用多进制正交编码扩频技术，首先需要利用扩频码发生器获得一组良好自相关性，正交性的扩频码，共有N路，然后对二进制基带数字信息进行串并转换后，成为m路并行数据，m路并行数据在扩频码发生器产生的N路扩频码中选择一路，形成N进制扩频信息。再经数字调制处理，调制到射频发射。从而完成多进制正交编码扩频系统。

具体步骤为：

第一步，利用扩频码发生器获得一组良好自相关性，正交性的扩频码；

为满足扩频码自相关性，互相关性(正交性)及随机性等其它方面要求，选用M序列为多进制正交编码扩频系统的扩频码。

第二步，对二进制的基带数字信息进行串并转换，成为并行数据；

对需要发送的串行二进制数据码流进行串并转换，分成m路信息，则每一路信息的速率为原串行速率的1/m，便于下一步多进制扩频处理。

第三步，m路并行数据在扩频码发生器产生的N路扩频序列中选择一路，形成N进制扩频信息；

扩频码发生器共产生N路扩频码，经逻辑选择电路，根据输入信息，每次选择其中一路作为输出，由此得到N进制扩频信息。

第四步，将得到的N进制扩频信息使用数字调制处理，调制到射频发射出去。

本发明的优点在于：

(1)每个扩频序列传输多个信息比特，提高了传输效率。

(2)对N进制正交码扩频信号，其系统带宽仅为具有相同处理增益的传统直接序列扩频系统的带宽，占用带宽小，适合于带宽有严格限制的环境。

(3)在相同的系统带宽下，多进制扩频比传统的直接序列扩频具有更强的抗干扰能力。

(4)多进制扩频可以在码片速率不变的条件下实现可变速率或可变处理增益的扩频，有利于提高系统的抗干扰能力和支持综合业务的传输。

附图说明

图1是本发明的工作原理图；

图2是本发明的无人机数据链的实现方法流程图；

图3是扩频码序列生成说明图；

图4是串并转换原理图；

图5是多进制正交编码扩频具体实现方法图。

图中：

 

1-FLASH存储器

2-串/并转换单元

3-低位地址产生器

4-地址形成单元

具体实施方式

下面将结合附图对本发明作进一步的详细说明。

本发明所述的一种多进制正交编码扩频的无人机数据链的实现方法，工作原理如图1所示，二进制基带信息通过串并转换，转化为并行码，通过序列选择器选择扩频码发生器产生的N路M序列中的一路，产生多进制扩频信息，多进制扩频信息通过数字调制生成射频发射信息，根据上述的原理，可以得到本发明的无人机数据链的实现方法，流程图如图2所示，具体包括以下步骤：

第一步，利用扩频码发生器获得一组良好自相关性，正交性的扩频码。

在扩频系统中，扩频码对整个系统的性能起着决定性的作用。为满足扩频码自相关性，互相关性(也叫正交性)及随机性等其它方面要求，选用M序列为多进制正交编码扩频系统的扩频码。

本发明采用在长度为2ⁿ-1的m序列的基础上增加一个全0状态而获得长度为2ⁿ的M序列，n为自然数。根据m序列的本原多项式，用移位寄存器和逻辑运算单元实现扩频码发生器。

M序列的构造，可以在m序列的基础上增加全0状态获得。由于m序列已包含了2^n-1个非零的状态，缺少由n个0组成的一个全0状态。因此由m序列构成M序列时，只要在适当的位置插入一个零状态(n个0)，即可使码长为2^n-1的m序列增长至码长为2ⁿ的M序列。全零状态插入应在状态100…0之后，使之出现全0状态，同时还必须使全0状态的后继状态为00…01，即状态的转移过程为：

(000…01)→(000…00)→(100…00)

设m序列的反馈逻辑函数为f₀(x₁，x₂，…，x_n)，可得到M序列的反馈逻辑函数f(x₁，x₂，…，x_n)为：

f(x₁，x₂，…，x_n)＝f₀(x₁，x₂，…，x_n)+x₁x₂…x_n-1

根据M序列的反馈逻辑函数表达式，使用移位寄存器及逻辑运算单元实现M序列扩频码发生器，根据f(x₁，x₂，…，x_n)＝f₀(x₁，x₂，…，x_n)+x₁x₂…x_n-1函数中的f₀(x₁，x₂，…，x_n)确定抽头的数量和位置，移位寄存器的位数为n，得到2ⁿ位扩频码。根据x₁x₂…x_n-1确定全零检测电路，检测前n-1位。通过改变抽头的位置或者数量，获得N路M序列，N为自然数。

例如4级M序列扩频码发生器如图3所示。图标①②代表两个反馈抽头，具体实现M序列抽头的数量和位置由反馈逻辑函数f₀(x₁，x₂，…，x_n)表示，其中的符号⊕表示模2和运算。四个小方框表示移位寄存器，其中的X₁X₂X₃X₄表示移位寄存器里的数据状态，当移位寄存器工作时，每次运算将X₄数据做为输出。例如：当初始状态为1100时，X₁X₂X₃X₄向右移位，此时X₄输出，原来的X₁X₂X₃则分别移到X₂X₃X₄位置，而新的X₁数据如下产生，当X₁X₂X₃不全为0时，全0检测电路输出符号“0”， $X_1=X_1\⊕X_2\⊕0=X_1\⊕X_2,$ 而当X₁X₂X₃全为0时，全0检测电路输出符号“1”，此时新的 $X_1=X_1\⊕X_2\⊕1=\stackrel{\‾}{X_1\⊕X_2},$ 因此我们得到M序列发生器的工作状态为：

1100→0110→1011→0101→1010→1101→1110→1111→0111

→0011→0001→0000→1000→0100→0010→1001→1100

由此可以得到该M序列发生器产生的M序列为00110101111000010。

另外通过更改移位寄存器的抽头位置，即图中的①②，从而获得其它的符合要求的M序列，共需要产生N路M序列，N为自然数。

第二步，对二进制的基带数字信息进行串并转换，成为并行数据。

对需要发送的串行二进制数据码流进行串并转换，分成m路信息，则每一路信息的速率为原串行速率的1/m，便于下一步多进制扩频处理，m为自然数。

例如将20位二进制串行数据转换成四路并行数据，如图4所示二进制的串行码流依次进入数据缓存器，当缓存器存满四个数据时，将存储的四个数据分别输出到四个输出通道，同时清空数据缓存器，接收下四个数据，余下的数据根据同样的处理方法，这样，经过串并转换的码速率就成为原来的1/4。

第三步，m路并行数据在扩频码发生器产生的N路扩频码中选择一路，形成N进制扩频信息。

扩频码发生器共产生N路扩频码，序列选择器采用查表法，根据第二步中得到的m路并行数据，每次选择N路扩频码中的一路作为输出，由此得到N进制的多进制扩频信息。

如图5所示，本发明采用查表法来完成扩频码的选择，将所需要选择的N个扩频码用M序列发生器生成后，存储在FLASH存储器1中，需要传输的二进制信息数据经过串/并转换单元2，与低位地址产生器3的数据在地址形成单元4里形成地址数据，作为FLASH存储器1的地址信号对所存的M序列进行寻址，使得每一组并行数据对应输出一路M序列，输出N进制扩频信息，从而完成多进制扩频过程。

使用查表法不但可以节省大量的运算资源，而且由于存储器资源丰富，可以将多组扩频码同时存到FLASH存储器1中，利用预先设置好的规则选择需要的扩频码进行调制。接收机和发射机产生同样的扩频码，就可以实现解扩。实现灵活，有较好的保密性能和较强的抗侦破能力。

N个长度为2ⁿ的扩频码存在FLASH存储器1里，扩频码在FLASH存储器1里的高位地址与需要进行扩频的并行数据是一一对应的；而低位地址则用于获得扩频码的每一位数据。这样，低位地址共需要n位来对2ⁿ个位置进行寻址。

当某时刻，经过串并转换后的并行信息到来时，该并行信息在地址形成单元4成为高位地址，而低位地址产生器3此时应该从00…0开始累加，当累加至11…1时，该扩频码输出完毕，此时下一组并行信息到来，低位地址产生器3又从00…0开始累加，低位地址产生器3的时钟由外部时钟源CLK1进行控制，串/并转换单元2由外部时钟源CLK2控制，FLASH存储器1的时钟由CLK3控制。CLK1为二进制信息速率，CLK2为扩频码速率，CLK3也为扩频码速率，但应与CLK2有不同的相位，这样，就得到多进制正交编码扩频的调制信息。

第四步，将得到的N进制扩频信息使用数字调制处理，调制到射频发射出去。

经过上述步骤，已经得到经过多进制扩频后的基带数字信号，为了使数字信号在带通信道中传输，必须用载波对其进行数字调制。在这里可以采用任何现有的数字调制技术对该扩频信息进行调制。如MSK，PSK等。

Claims (3)

1、一种多进制正交编码扩频的无人机数据链的实现方法，其特征在于，包括以下步骤：

第一步，利用扩频码发生器获得一组良好自相关性，正交性的扩频码；

所述的扩频码选用M序列；

第二步，对二进制的基带数字信息进行串并转换，成为并行数据；

对需要发送的串行二进制数据码流进行串并转换，分成m路信息，每一路信息的速率为原串行速率的1/m；

第三步，m路并行数据在扩频码发生器产生的N路扩频序列中选择一路，形成N进制扩频信息；

扩频码发生器共产生N路扩频序列，经逻辑选择电路，根据输入信息，每次选择其中一种作为输出，由此得到N进制扩频信息；

采用查表法来完成扩频序列的选择，将所需要选择的N个扩频码用M序列发生器生成后，存储在FLASH存储器中，需要传输的二进制信息数据经过串并转换，与低位地址产生器的数据在地址形成单元里形成地址数据，作为FLASH存储器的地址信号对所存的M序列进行寻址，使得每一组并行数据对应输出一路M序列，从而完成多进制扩频过程；

第四步，将得到的N进制扩频信息使用数字调制处理，调制到射频发射出去。

2、根据权利要求1所述的一种基于多进制扩频的无人机数据链的实现方法，其特征在于：第一步所述的M序列是在m序列的基础上增加全O状态获得。

3、根据权利要求1所述的一种基于多进制扩频的无人机数据链的实现方法，其特征在于：第四步中所述的数字调制处理采用MSK、PSK。

Images