CN102157182A - 同步媒体处理 - Google Patents

同步媒体处理 Download PDF

Info

Publication number
CN102157182A
CN102157182A CN2010106211120A CN201010621112A CN102157182A CN 102157182 A CN102157182 A CN 102157182A CN 2010106211120 A CN2010106211120 A CN 2010106211120A CN 201010621112 A CN201010621112 A CN 201010621112A CN 102157182 A CN102157182 A CN 102157182A
Authority
CN
China
Prior art keywords
processing unit
electronic equipment
cpu
central processing
forecast model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106211120A
Other languages
English (en)
Other versions
CN102157182B (zh
Inventor
N·卡布拉斯欧斯
I·M·索迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102157182A publication Critical patent/CN102157182A/zh
Application granted granted Critical
Publication of CN102157182B publication Critical patent/CN102157182B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

一种电子设备，包括中央处理单元、图形处理单元以及包括逻辑的功率控制单元，该逻辑用于形成电子设备中的中央处理单元的电源状态的预测模型，并利用该预测模型使电子设备中的图形处理器单元的活动与中央处理单元中的活动周期同步。描述了其他实施例。

Description

同步媒体处理
背景技术
本文描述的主题一般涉及电子设备领域，更具体地涉及具有媒体播放器的电子设备中的功率管理技术。
诸如计算系统的一些电子设备可利用一个或多个处理器核以及一个或多个图形处理器核，这些核可被集成到单一集成电路(IC)上或可以在通过通信总线耦合的独立集成电路上。协调处理器核和图形处理器核的操作的技术会有用处。
附图简述
参照附图描述以下详细描述。
图1是根据一些实施例的可被调适成实现同步媒体处理的电子设备的示意图。
图2是根据一些实施例的被调适成实现同步媒体处理的电子设备的部件的示意图。
图3是示出根据一些实施例的用于在电子设备中实现同步媒体处理的方法的操作的流程图。
图4是示出根据一些实施例的用于在电子设备中实现同步媒体处理的方法的操作的流程图。
图5是示出根据一些实施例的在没有实现同步媒体处理的电子设备中的功耗的时序图。
图6是示出根据一些实施例的实现了同步媒体处理的电子设备中的功耗的时序图。
图7是根据一个实施例的被调适成实现可切换图形处理器的计算机系统的示意图。
详细描述
本文描述了在电子设备中实现同步媒体处理的示例性系统和方法。在以下描述中，阐述了许多具体细节以提供对诸实施例的透彻理解。然而，本领域技术人员可理解诸实施例在没有这些具体细节的情况下也可实施。在其它实例中，并未对公知方法、程序、组件以及电路进行举例说明或详细描述以免淡化特定的实施例。
图1是根据一些实施例的被调适成实现同步媒体处理的示例性电子设备的示意图。在一个实施例中，设备100包括计算设备108以及一个或多个附随的输入/输出设备，这些输入/输出设备包括具有屏幕104的显示器102、一个或多个扬声器106、键盘110、一个或多个其它I/O设备112以及鼠标114。其他I/O设备112可包括触摸屏、声控输入设备、轨迹球、以及任何其他允许设备100接收来自用户的输入的设备。
计算设备108包括系统硬件120以及存储器130，存储器130可被实现为随机存取存储器和/或只读存储器。文件存储180可通信耦合到计算设备108。文件存储180可以在计算设备108的内部，诸如例如一个或多个硬盘驱动器、CD-ROM驱动器、DVD-ROM驱动器或其他类型的存储设备。文件存储180也可在计算机108的外部，诸如例如一个或多个外部硬盘驱动器、网络附连存储或单独的存储网络。
系统硬件120可包括一个或多个中央处理器核122、一个或多个图形处理器核124、一个或多个网络接口126以及一个或多个总线结构128。在一个实施例中，处理器内核122可被具体化为来自美国加利福尼亚州圣克拉拉市的英特尔公司的
Figure BSA00000407967400021
Core2处理器。本文所使用的术语“处理器”意味着任何类型的计算元件，诸如但不限于诸如微处理器、微控制器、复杂指令集运算(CISC)微处理器、精简指令集运算(RISC)微处理器、超长指令字(VLIW)微处理器、或其他任何类型的处理器或处理电路。
图形处理器核124可起管理图形和/或视频操作的辅助处理器的作用。图形处理器核124可被集成到计算设备100的主板上或可通过主板上的扩展槽耦合。
在一个实施例中，网络接口126可以是诸如以太网接口(参见，例如，电气与电子工程师协会/IEEE802.3-2002)的有线接口，或诸如IEEE802.11a、b或g-兼容接口(参见，例如用于系统LAN/MAN之间的IT-电信和信息交换的IEEE标准-第二部分：无线LAN媒体接入控制(MAC)和物理层(PHY)规范修订4：在2.4G频段中更高数据速率扩展，802.11G-2003)的无线接口。无线接口的另一示例可以是通用分组无线业务(GPRS)接口(参见，例如，GPRS手机需求指南，全球移动通信系统/GSM协会，Ver.3.0.1，2002年12月)。
总线结构128连接系统硬件128的各个部件。在一个实施例中，总线结构128可以是若干类型的总线结构中的一种或多种，包括存储器总线、外设总线或外部总线，和/或使用包括但不限于11位总线、工业标准体系结构(ISA)、微通道体系结构(MSA)、扩展ISA(EISA)、智能驱动电子设备(IDE)、VESA局部总线(VLB)、外围设备互连(PCI)、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会(PCMCIA)以及小型计算机系统接口(SCSI)的任何各种可用总线结构的局部总线。
存储器130可包括用于管理计算设备108的操作的操作系统140。在一个实施例中，操作系统140包括向系统硬件120提供接口的硬件接口模块154。此外，操作系统140可包括管理在计算设备108的操作中使用的文件的文件系统150和管理在计算设备108上执行的进程的进程控制子系统152。
操作系统140可包括(或管理)一个或多个与系统硬件120协同操作以收发来自远程源的数据分组和/或数据流的通信接口。操作系统140可进一步包括系统调用接口模块142，其在操作系统140与一个或多个驻留在存储器130中的应用程序模块之间提供接口。操作系统140可被具体化为UNIX操作系统及任何派生系统(例如，Linux，Solaris等)，或具体化为
Figure BSA00000407967400031
操作系统或其他操作系统。
在各个实施例中，计算设备108可被具体化为个人计算机、膝上计算机、个人数字助理、移动电话、娱乐设备或另一计算设备。
在一个实施例中，存储器130包括在计算设备100中便于使图形处理器核124的功率状态与中央处理器核122的功率状态同步的功率控制单元162。在一个实施例中，功率控制单元162可包括编码在计算机可读介质中的逻辑指令，该指令在由处理器核122执行时使处理器核122实现用于管理计算设备100中的图形处理器124之间的转换的操作。在其他实施例中，功率控制单元可被具体化为与计算设备100中的低功率控制器相关联的逻辑电路。
图2是根据一些实施例的被调适成实现同步媒体处理的电子设备200的部件的更简明示意图。参照图2，在一些实施例中，电子设备包括一个或多个处理器核210、一个或多个图形处理器核220、最后一级高速缓存(LLC)模块230以及系统代理240。该图形处理器核220包括一个或多个媒体管224，该媒体管将来自处理器核220的图形输出输送到与电子设备200耦合的媒体输出。在一些实施例中，媒体管224可通过低压差分信令(LVDS)复用器耦合到诸如液晶显示器(LCD)的显示器，且可通过阴极射线管(CRT)复用器耦合到CRT显示器。在一些实施例中，分立的图形处理器可直接耦合到诸如例如模拟电视(TV)的显示器设备，或高清多媒体接口(HDMI)/数字视频互动(DVI)显示端口或显示端口(DisplayPort)接口。
系统代理40包括功率控制单元(PCU)244。此外，系统代理240和功率控制单元实现用于监视和管理处理器核210和图形处理器核220的操作的逻辑。这些操作方面将参照图3-6进行说明。
首先参照图5，图5是示出根据一些实施例的在没有同步媒体处理的情况下的电子设备功率消耗的时序图。图5所示的时序图描绘了在视频回放操作期间具体化为个人计算机系统的电子设备中的处理器核210的功率状态(由曲线510表示)以及图形处理器核220的功率状态(由曲线515表示)。图5中的x轴时间的度量单位为毫秒，y轴功率的度量单位为瓦。一些操作系统(OS)使用周期性的“时钟节拍”(tick)调度处理器核上的工作，时钟节拍例如通过媒体回放应用设定为每1毫秒一次。在每个OS时钟节拍上，处理器核220执行一个或多个与媒体回放相关的任务。举例而言，处理器核可从存储介质取得更多视频/音频数据、执行安全软件以保护在系统存储器中取得的视频/音频内容、利用图形驱动程序来将更多视频帧馈送到视频处理器中、解码和后处理音频流、缩混音频、在显示器上渲染经解码/后处理的视频帧、同步视频和音频流等。这些周期性活动猝发通过图5的曲线510中的周期性峰值反映。在一些实施例中，CPU偶尔必须执行更长的任务，从而导致更长的活动窗口，这也可从图5中看出。
在处理器核210执行任务的同时，图形处理器核220正忙于对之前CPU传送给它的视频帧执行硬件解码以及后处理。出于本发明的目的，从时序图需要注意的一个显著特征是处理器核210和图形处理器核220基本彼此独立地操作。处理器核210的功率状态和图形处理器核220的功率状态之间没有同步。因此，参照图5，处理器核210和图形处理器核220的活动水平不总是重叠。当处理器核210和图形处理器核220被集成到单个IC中时，由于处理器核210或图形处理器核220活动时IC保持加电状态，处理器核210和图形处理器核220之间的活动重叠的缺乏减少了该集成电路可被置于低功耗状态即休眠状态的时间量。
如本文中所述，在媒体回放期间，系统代理的功率控制单元(PCU)244实现便于同步处理器核210和图形处理器核220的活动的操作，这增加了集成电路可被置于低功耗状态即休眠状态的时间量。因此，在一些实施例中，PCU244形成电子设备中的中央处理器核210的功率状态的预测模型，然后利用该预测模型使电子设备中的图形处理器核220的活动与中央处理器核210的活动周期同步。
现参照图3，图3是示出根据一些实施例的用于在电子设备中实现同步媒体处理的方法中的操作的流程图，其中在操作310，视频流在电子设备200中被发起。该视频流可源自储存在计算机可读介质上的媒体源。例如，该视频流可源自储存在数字视频盘(DVD)或诸如硬盘驱动器的磁介质上的视频，或可经由电子通信网络流送。
在操作315，PCU 244监测电子设备200的中央处理器核210的状态转变，并标识重复的活动模式。作为示例，在诸如计算机系统的实现诸如高级配置和电源接口(ACPI)规范的功率管理系统的电子设备中，PCU 244可监测电子设备200的中央处理器内核210何时从低功率休眠状态(例如，C2或更高状态)转变到运行状态(例如，C1或C0状态)。
在操作320，PCU 244形成电子设备200的中央处理器核210在视频回放期间的状态转变的预测模型。作为示例，返回参照图5，PCU 244可形成一预测模型，该模型注意电子设备200的中央处理器核210每1毫秒将从低功率休眠状态改变到运行状态，且将保持在运行状态约300微秒，然后转变回低功率状态。本领域技术人员将认识到，在其他实施例中，电子设备200的中央处理器核可在不同调度上改变状态，并且预测模型将适应经改变的调度。
然后，操作320中形成的预测模型可被用来便于使电子设备中的图形处理器核220的活动与中央处理器核210的活动周期同步。图4是示出用于在电子设备中实现同步媒体处理的方法中的操作的流程图。在一些实施例中，图4的一些操作可由PCU 244实现。
现参照图4，在操作410，例如，通过播放储存在计算机可读介质或经由通信网络可访问的视频，视频流可在电子设备中被发起。媒体处理典型地通过媒体应用程序发至中央处理器核210的周期性中断来实现，以调度视频和/或音频流的下一部分的处理。在操作415，确定媒体处理中断是否被中央处理器核210接收到。如果媒体处理中断没有被接收到，则只要图形处理器核可以足够快地处理视频流以便继续呈现，PCU 244就抑制图形处理器核220的活动。因此，在操作420，PCU 244确定图形处理器核220的处理速度是否降低至低于维持继续显示视频流所需的阈值。本领域的技术人员将认识到所述阈值将取决于例如特定图形处理器核220的处理速度、关联硬件以及视频流内容而改变。
在操作420，如果图形处理器核220的处理速率保持在特定电子设备200的阈值以上，则PCU 244可抑制图形处理器核220的活动，从而使得整个集成电路保持在低功率状态。因此，如果在操作420图形处理器核220的处理速率保持在特定电子设备200的阈值以上，则控制可返回到操作415并且PCU 244可继续监测中央处理器核210的活动。
相比之下，如果在操作420图形处理器核220的处理速率在特定电子设备200的阈值以下，则PCU 244可不考虑中央处理器核210的状态而激活图形处理器核220，以允许图形处理器核220处理足够的视频流从而保证在设备200上继续显示视频流。因此，如果在操作420图形处理器核220的处理速率降低至低于特定电子设备200的阈值，则控制可返回到操作425，且PCU 244可激活设备的图形处理器核220并使其处理足够的视频流以允许GPU速率再次超过最小GPU速率阈值(操作430)，从而不影响视频帧的呈现。在一些实施例中，通过图形处理器核220处理的视频流数据可被缓冲到存储位置以等待中央处理器核210改变至活动状态。
返回参照操作415，如果中央处理器核210已经接收到媒体中断，则PCU 244利用图3中所描述的操作中形成的预测模型来使图形处理器核220的活动与中央处理器核210的预测活动同步。因此，如果在操作440没有视频处理未决，则控制返回到操作415。相比之下，如果在操作440有视频处理未决，则控制进行到操作445且图形处理器核220被激活并处理视频流(操作450)。
在操作455，如果系统仍在中央处理器核210的预测活动周期之内，则控制返回到操作450且处理继续。相比之下，如果在操作455中央处理器核210不在由图3中形成的模型所确定的预测活动周期之内，则控制进行到操作450并且PCU 244暂停图形处理器核220的活动。在操作465，与图像处理器核220相关联的状态信息可被储存在合适的存储位置，例如与设备200相关联的易失性或非易失性存储器模块中。该保存状态将使得图形处理器核220从暂停点恢复它们的操作，下一时刻它们又变得活动。在操作470，PCU 244将图形处理器核220的功率降低到低功率状态，例如休眠状态。而后控制返回到操作415。
因此，图4的操作使PCU 244能够实现利用在操作320中形成的预测模型来便于使电子设备中的图形处理器核220的活动与中央处理器核210的活动周期同步的过程。图6是示出根据一些实施例的实现同步媒体处理的电子设备中的功耗的时序图。图6中所示的时序图描绘了在视频回放操作期间具体化为个人计算机系统的电子设备中的处理器核210的功率状态(由线条610表示)以及图形处理器核220的功率状态(由线条615表示)。图6中的中央处理器核210和图形处理器核220的活动都和图5相似，除了图6中的中央处理器和图形处理器核是以同步方式操作的。如图6所证实的，PCU 244迫使电子设备中的图形处理器核220的功率状态与中央处理器核210活动周期同步。如前所述，该同步允许封装中央处理核和图形核二者的集成电路进入更长时间周期的深睡眠状态并且最终转变为省电。
图7是根据一个实施例的被调适成实现同步媒体处理的计算机系统的示意图。计算机系统700包括计算设备702以及电源适配器704(例如，以供电到计算设备702)。计算设备702可以是诸如膝上型(或笔记本)计算机、个人数字助理、桌面计算设备(例如，工作站或台式计算机)、安装在支架上的计算设备等等的任何合适的计算设备。
电可从一个或多个以下源向计算设备702的各个组件(例如，通过计算设备的电源706)供电：一个或多个电池组、交流电(AC)插座(例如，通过诸如电源适配器704的变压器和/或适配器)、汽车电源、飞机电源等等。在一些实施例中，电源适配器704可将电源输出(例如，约110VAC到240VAC电压的交流电插座电压)转换成在7VDC到12.6VDC范围之间的直流(DC)电压。因此，电源适配器704可以是AC/DC适配器。
计算设备702也可包括一个或多个中央处理单元(CPU)708。在一些实施例中，CPU 408可以是包括来自美国加利福尼亚州圣克拉拉市的英特公司的包括奔
Figure BSA00000407967400082
II处理器系列、奔
Figure BSA00000407967400083
III处理器、奔
Figure BSA00000407967400084
IV处理器的奔
Figure BSA00000407967400085
处理器系列或CORE2 DUO处理器中的一个或多个处理器。替代地，可以使用诸如英特尔的安XEONTM，以及赛处理器的其他CPU。同样，可使用来自其他制造商的一个或多个处理器。此外，该处理器可具有单核或多核设计。
芯片组712可被耦合到或集成到CPU 708。芯片组712可包括存储器控制中枢(MCH)714。MCH 714可包括耦合到主系统存储器718的存储器控制器716。主系统存储器718储存数据和由CPU 708或包括在系统700的任何其他设备执行的指令序列。在一些实施例中，主系统存储器718包括随机存取存储器(RAM)；不过，主系统存储器718可使用诸如动态(RAM)、同步DRAM(SDRAM)等等的其他存储器类型来实现。附加的设备(诸如多个CPU和/或多个系统存储器)也可耦合到总线710。
MCH 714也可包括耦合到图形加速器722的图形接口720。在一些实施例中，图形接口720可经由加速图形端口(AGP)耦合到图形加速器722。在一些实施例中，显示器(诸如平板显示器)740可通过例如信号转换器耦合到图形接口720，该信号转换器将储存在诸如视频存储器或系统存储器的存储设备中的图像的数字表示转变为通过显示器解释并显示的显示信号。由显示设备产生的显示器740信号在被显示器解释然后在其上显示之前可通过多个控制设备传递。
中枢接口724将MCH 714耦合到平台控制中枢(PCH)726。PCH 726为耦合到计算机系统的输入/输出(I/O)设备提供接口。PCH 726可耦合到外围组件互连(PCI)总线。因此，PCH 726包括提供到PCI总线730的接口的PCI桥728。该PCI桥728提供CPU 708与外围设备之间的数据通路。此外，可利用诸如可从美国加利福尼亚州圣克拉拉市的英特
Figure BSA00000407967400091
公司获得PCI ExpressTM架构的其他类型的I/O互连拓扑。
PCI总线730可耦合到音频设备732以及一个或多个盘驱动器734。其他设备可耦合到PCI总线730。此外，CPU 708和MCH 714可结合形成单个芯片。此外，在其他实施例中，图形加速器722可被包括在MCH 714内。
此外，在各个实施例中，耦合到PCH 726的其它外设可包括：集成驱动电子电路(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、通用串行总线(USB)端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持(例如，数字视频接口(DVI))，等等。因此，计算设备702可包括易失性和/或非易失性存储器。
本发明提及的术语“逻辑指令”涉及可被一个或多个机器用于实现一个或多个逻辑操作的表达。举例而言，逻辑指令可包括可被处理器编译器解释的用于对一个或多个数据对象执行一个或多个操作的指令。然而，这仅仅是机器可读指令的一个示例，且本发明实施例并不限于这个方面。
本发明提及的术语“计算机可读介质”涉及能保持可被一个或多个机器理解的表达的介质。举例而言，计算机可读介质可包括用于储存计算机可读指令或数据的一个或多个存储设备。这样的存储设备可包括存储介质，诸如例如光、磁或半导体存储介质。然而，这仅仅是计算机可读介质的一个示例，且本发明实施例并不限于这个方面。
本发明提及的术语“逻辑”涉及用于实现一个或多个逻辑操作的结构。例如，逻辑可包括基于一个或多个输入信号提供一个或多个输出信号的电路。这样的电路可包括接收数字输入并提供数字输出的有限状态机，或响应一个或多个模拟输入信号提供一个或多个模拟输出信号的电路。这样的电路可设置在专用集成电路(ASIC)或现场可编程门阵列(FPGA)中。同样，逻辑可包括储存在存储器中的机器可读指令，该存储器结合处理电路执行这些机器可读指令。然而，这些仅仅是提供逻辑的结构的示例且实施例不限于这个方面。
本发明描述的一些方法可具体化为计算机可读介质上的逻辑指令。这些逻辑指令在处理器上执行时可使处理器被编程为实现所述方法的专用机器。该处理器在被逻辑指令配置时用于执行本发明所述方法，构成用于实现所述方法的结构。替代地，本发明所述方法可简化为例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等上的逻辑。
在描述和权利要求中，可能使用了术语耦合和连接以及它们的派生词。在特定实施例中，连接可能用于指示两个或多个元件相互直接物理接触和/或电接触。耦合可能表示两个或多个元件直接物理接触和/或电接触。然而，耦合还可表示两个或多个元件相互不直接接触，但仍相互配合和/或相互作用。
在本说明书通篇中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在本说明书各处出现的短语“在一个实施例中”并不一定均指代同一实施例。
尽管以结构特征和/或方法动作专属的语言描述了实施例，但应当理解，所要求保护的主题可不限于所描述的特定特征或动作。相反，上述特定特征和动作被公开作为实现所要求保护的主题的示例形式。

Claims (25)

1.一种用于在电子设备中处理媒体流的方法，包括：
在所述电子设备中的功率控制单元中形成所述电子设备中的第一处理单元的功率状态的预测模型；以及
利用所述预测模型使所述电子设备中的第二处理单元的活动与所述第一处理单元中的活动周期同步。
2.如权利要求1所述的方法，其特征在于，在所述电子设备中的功率控制单元中形成第一处理单元的功率状态的预测模型包括：
在所述电子设备中发起视频流回放；
在所述功率控制单元中监测在所述视频流回放期间所述第一处理单元中的状态转变；以及
利用与所述状态转变相关联的时序信息形成所述第一处理单元的功率状态的预测模型。
3.如权利要求1所述的方法，其特征在于，利用所述预测模型使所述电子设备中的图形处理单元的活动与所述第一处理单元中的活动周期同步包括：
在图形帧处理期间暂停所述第二处理单元的执行；以及
保存与所述图形帧相关联的状态信息。
4.如权利要求1所述的方法，其特征在于，利用所述预测模型使所述电子设备中的图形处理单元的活动与所述第一处理单元中的活动周期同步进一步包括：
当所述第一处理单元从低功率状态转变到活动状态时，激活所述图形处理单元。
5.如权利要求4所述的方法，其特征在于，还包括：
在所述第二处理单元上处理所述视频流；以及
当所述预测模型指示所述第一处理单元进入低功率状态时，暂停所述第 二处理单元的执行。
6.如权利要求3所述的方法，其特征在于，还包括：
在所述功率控制单元中监测所述第二处理单元的视频处理速率；以及
当所述视频处理速率降到低于预定阈值时，激活所述第二处理单元。
7.如权利要求1所述的方法，其特征在于：
按照来自在所述电子设备上执行的操作系统的时钟节拍周期性地激活所述第一处理单元。
8.一种装置，包括逻辑，所述逻辑用于：
形成中央处理单元的功率状态的预测模型；
利用所述预测模型使所述电子设备中的图形处理单元的活动与所述中央处理单元中的活动周期同步。
9.如权利要求8所述的装置，其特征在于，进一步包括逻辑，所述逻辑用于：
在所述电子设备中发起视频流回放；
在功率控制单元中监测在视频流回放期间所述中央处理单元的状态转变；以及
利用与所述状态转变相关联的时序信息形成所述中央处理单元的功率状态的预测模型。
10.如权利要求8所述的装置，其特征在于，进一步包括逻辑，所述逻辑用于：
在图形帧处理期间暂停所述图形处理单元的执行；以及
保存与所述图形帧相关联的状态信息。
11.如权利要求8所述的装置，其特征在于，进一步包括逻辑，所述逻辑用于：
当所述中央处理单元从低功率状态转变到活动状态时，激活所述图形处理单元。
12.如权利要求8所述的装置，其特征在于，进一步包括逻辑，所述逻辑 用于：
在所述图形处理单元上处理所述视频流；以及
当所述预测模型指示所述中央处理单元进入低功率状态时，暂停所述图形处理单元的执行。
13.如权利要求8所述的装置，其特征在于，进一步包括逻辑，所述逻辑用于：
在功率控制单元中监测所述图形处理单元的视频处理速率；以及
当所述视频处理速率降到低于预定阈值时，激活所述图形处理单元。
14.如权利要求8所述的装置，其特征在于：
按照来自操作系统的时钟节拍周期性地激活所述中央处理单元。
15.一种计算机程序产品，包括储存在计算机可读介质上的逻辑指令，所述逻辑指令在由处理设备执行时将处理器配置成通过执行操作在电子设备中处理媒体流，所述操作包括：
在所述电子设备的功率控制单元中形成所述电子设备中的中央处理单元的功率状态的预测模型；以及
利用所述预测模型使所述电子设备中的图形处理单元的活动与所述中央处理单元中的活动周期同步。
16.如权利要求15所述的计算机程序产品，其特征在于，在所述电子设备中的功率控制单元中形成中央处理单元的功率状态的预测模型包括：
在所述电子设备中发起视频流回放；
在所述功率控制单元中监测在视频流回放期间所述中央处理单元中的状态转变；以及
利用与所述状态转变相关联的时序信息形成所述中央处理单元的功率状态的预测模型。
17.如权利要求15所述的计算机程序产品，其特征在于，利用所述预测模型使所述电子设备中的图形处理单元的活动与所述中央处理单元中的活动周期同步包括： 
在图形帧处理期间暂停所述图形处理单元的执行；以及
保存与所述图形帧相关联的状态信息。
18.如权利要求17所述的计算机程序产品，其特征在于，利用所述预测模型使所述电子设备中的图形处理单元的活动与所述中央处理单元中的活动周期同步进一步包括：
当所述中央处理单元从低功率状态转变到活动状态时，激活所述图形处理单元。
19.如权利要求18所述的计算机程序产品，其特征在于，还包括：
在所述图形处理单元上处理所述视频流；以及
当所述预测模型指示所述中央处理单元进入低功率状态时，暂停所述图形处理单元的执行。
20.如权利要求17所述的计算机程序产品，其特征在于，还包括：
在所述功率控制单元中监测所述图形处理单元的视频处理速率；以及
当所述视频处理速率降到低于预定阈值时，激活所述图形处理单元。
21.如权利要求15所述的计算机程序产品，其特征在于：
按照来自在所述电子设备上执行的操作系统的时钟节拍周期性地激活所述中央处理单元。
22.一种电子设备，包括：
中央处理单元；
图形处理单元；
功率控制单元，包括逻辑，所述逻辑用于：
形成所述电子设备中的中央处理单元的功率状态的预测模型；
利用所述预测模型使所述电子设备中的图形处理单元的活动与所述中央处理单元中的活动周期同步。
23.如权利要求8所述的电子设备，其特征在于，所述功率控制单元进一步包括逻辑，所述逻辑用于：
在所述电子设备中发起视频流回放； 
在所述功率控制单元中监测在所述视频流回放期间所述中央处理单元的状态转变；以及
利用与所述状态转变相关联的时序信息形成所述中央处理单元的功率状态的预测模型。
24.如权利要求8所述的电子设备，其特征在于，所述功率控制单元进一步包括逻辑，所述逻辑用于：
在图形帧处理期间，暂停所述图形处理单元的执行；以及
保存与所述图形帧相关联的状态信息。
25.如权利要求8所述的电子设备，其特征在于，所述功率控制单元进一步包括逻辑，所述逻辑用于：
当所述中央处理单元从低功率状态转变到活动状态时，激活所述图形处理单元。 
CN201010621112.0A 2009-12-23 2010-12-22 同步媒体处理 Expired - Fee Related CN102157182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/655,124 2009-12-23
US12/655,124 US8279213B2 (en) 2009-12-23 2009-12-23 Synchronized media processing

Publications (2)

Publication Number Publication Date
CN102157182A true CN102157182A (zh) 2011-08-17
CN102157182B CN102157182B (zh) 2015-06-24

Family

ID=44150393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010621112.0A Expired - Fee Related CN102157182B (zh) 2009-12-23 2010-12-22 同步媒体处理

Country Status (6)

Country Link
US (1) US8279213B2 (zh)
JP (1) JP5021804B2 (zh)
KR (1) KR101235513B1 (zh)
CN (1) CN102157182B (zh)
DE (1) DE102010053298A1 (zh)
TW (1) TWI507992B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8607083B2 (en) * 2010-04-01 2013-12-10 Intel Corporation Method and apparatus for interrupt power management
US8452997B2 (en) * 2010-04-22 2013-05-28 Broadcom Corporation Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US9665377B2 (en) 2011-07-20 2017-05-30 Nxp Usa, Inc. Processing apparatus and method of synchronizing a first processing unit and a second processing unit
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US8856566B1 (en) 2011-12-15 2014-10-07 Apple Inc. Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened
EP2798804A4 (en) * 2011-12-26 2015-09-23 Intel Corp COMMUNICATION BETWEEN COPROCESSORS WITH DIRECT CONNECTION SYNCHRONIZATION
US9390461B1 (en) 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
US9035956B1 (en) 2012-05-08 2015-05-19 Apple Inc. Graphics power control with efficient power usage during stop
US9250665B2 (en) 2012-06-07 2016-02-02 Apple Inc. GPU with dynamic performance adjustment
JP5993730B2 (ja) * 2012-12-03 2016-09-14 Ｎｅｃパーソナルコンピュータ株式会社 情報処理装置、その制御方法、及びプログラム
JP6054203B2 (ja) * 2013-02-28 2016-12-27 株式会社東芝 情報処理装置、デバイス制御方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004192656A (ja) * 2004-01-30 2004-07-08 Fujitsu Ltd 携帯情報機器及びコンピュータシステム
JP2005062798A (ja) * 2003-07-30 2005-03-10 Sony Computer Entertainment Inc 回路動作制御装置および情報処理装置
US20090019185A1 (en) * 2003-02-14 2009-01-15 Kardach James P Non Main CPU/OS Based Operational Environment
US20090109230A1 (en) * 2007-10-24 2009-04-30 Howard Miller Methods and apparatuses for load balancing between multiple processing units

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348445B2 (ja) * 1992-08-10 2002-11-20 富士通株式会社 並列計算機のシミュレーション方法およびシミュレータ
JP3175757B2 (ja) * 1996-08-13 2001-06-11 日本電気株式会社 デバッグシステム
US7564810B2 (en) 2002-05-08 2009-07-21 Microsoft Corporation Method and system for managing power consumption of a network interface module in a wireless computing device
JP4493626B2 (ja) * 2006-05-25 2010-06-30 株式会社ソニー・コンピュータエンタテインメント マルチプロセッサシステム、ライブラリモジュール、および描画処理方法
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090019185A1 (en) * 2003-02-14 2009-01-15 Kardach James P Non Main CPU/OS Based Operational Environment
JP2005062798A (ja) * 2003-07-30 2005-03-10 Sony Computer Entertainment Inc 回路動作制御装置および情報処理装置
JP2004192656A (ja) * 2004-01-30 2004-07-08 Fujitsu Ltd 携帯情報機器及びコンピュータシステム
US20090109230A1 (en) * 2007-10-24 2009-04-30 Howard Miller Methods and apparatuses for load balancing between multiple processing units

Also Published As

Publication number Publication date
JP2011238206A (ja) 2011-11-24
US8279213B2 (en) 2012-10-02
DE102010053298A1 (de) 2011-07-14
TWI507992B (zh) 2015-11-11
TW201135599A (en) 2011-10-16
JP5021804B2 (ja) 2012-09-12
KR101235513B1 (ko) 2013-02-21
CN102157182B (zh) 2015-06-24
US20110148890A1 (en) 2011-06-23
KR20110073363A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102157182B (zh) 同步媒体处理
CN108604113B (zh) 用于处理单元的以帧为基础的时钟速率调整
KR101574047B1 (ko) 타겟 디바이스로 명령을 전송하기 위한 기술
TWI431465B (zh) 用以調整電力消耗之方法、製造物品、裝置及系統
CN102193765B (zh) 显示信息更新的装置及方法
US20150277530A1 (en) Dynamic power supply unit rail switching
US20130283290A1 (en) Power-efficient interaction between multiple processors
KR101610271B1 (ko) 디스플레이 출력 스터터 방법 및 시스템
CN103645793A (zh) 基于等待时间准则的平台功率管理
CN102109899A (zh) 计算机、显示器、及计算机的显示方法
CN104092959A (zh) 一种dvi视频信号的切换实现方法
US11763414B2 (en) Glitchless GPU switching at a multiplexer
JP2010277350A (ja) 電子機器
CN101620463A (zh) 信息处理设备和唤醒控制方法
US20100332902A1 (en) Power efficient watchdog service
US9263000B2 (en) Leveraging compression for display buffer blit in a graphics system having an integrated graphics processing unit and a discrete graphics processing unit
US10951055B2 (en) Energy-saving hub
US20040268168A1 (en) Method and apparatus to reduce power consumption by a display controller
CN204595693U (zh) 一种基于申威处理器和申威套片的计算机主板
CN202975894U (zh) 一种基于云计算服务的移动登录终端
CN202615516U (zh) 双屏显示的pos机
CN204440882U (zh) 5v供电显示器
CN202018813U (zh) 断电时可保留屏幕信息的显示器
CN219320718U (zh) 显示屏扩展多接口转换装置
EP3693833A1 (en) Energy-saving hub

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150624

Termination date: 20181222