JP2011238206A - 同期メディア処理 - Google Patents
同期メディア処理 Download PDFInfo
- Publication number
- JP2011238206A JP2011238206A JP2010263410A JP2010263410A JP2011238206A JP 2011238206 A JP2011238206 A JP 2011238206A JP 2010263410 A JP2010263410 A JP 2010263410A JP 2010263410 A JP2010263410 A JP 2010263410A JP 2011238206 A JP2011238206 A JP 2011238206A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- electronic device
- graphics
- central processing
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Sources (AREA)
Abstract
【解決手段】中央演算処理装置と、グラフィックスプロセッシングユニットと、電力制御ユニットとを備える電子デバイスであって、電力制御ユニットは、電子デバイスにおける中央演算処理装置の電力状態予測モデルを構築し、予測モデルを使用して、電子デバイスのグラフィックスプロセッシングユニットの活動と、中央演算処理装置における活動周期とを同期させる論理を有する。
【選択図】図1
Description
Claims (25)
- 電子デバイスにおいてメディアストリームを処理する方法であって、
前記電子デバイスの電力制御ユニットにおいて、前記電子デバイスの第1プロセッシングユニットの電力状態予測モデルを構築する段階と、
前記予測モデルを用いて、前記電子デバイスの第2プロセッシングユニットの活動を、前記第1プロセッシングユニットの活動周期と同期させる段階と
を備える方法。 - 前記電子デバイスの電力制御ユニットにおいて、第1プロセッシングユニットの電力状態予測モデルを構築する前記段階は、
前記電子デバイスにおいて、動画ストリームの再生を開始する段階と、
前記電力制御ユニットにおいて、前記動画ストリームの再生の間の前記第1プロセッシングユニットにおける状態遷移を監視する段階と、
前記状態遷移と関連付けられたタイミング情報を使用して、前記第1プロセッシングユニットの前記電力状態予測モデルを構築する段階とを有する請求項1に記載の方法。 - 前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記第1プロセッシングユニットの活動周期と同期させる前記段階は、
グラフィックスフレームの処理の間は、前記第2プロセッシングユニットの実行を中断する段階と、
前記グラフィックスフレームに関連付けられた状態情報を記憶する段階とを有する請求項1に記載の方法。 - 前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記第1プロセッシングユニットの活動周期と同期させる前記段階は、
前記第1プロセッシングユニットが低電力状態からアクティブ状態へと遷移する場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする段階をさらに有する請求項1に記載の方法。 - 前記第2プロセッシングユニットにおいて動画ストリームを処理する段階と、
前記予測モデルが、前記第1プロセッシングユニットが低電力状態に入ることを示した場合に、前記第2プロセッシングユニットの実行を中断する段階とをさらに備える請求項4に記載の方法。 - 前記電力制御ユニットにおいて、前記第2プロセッシングユニットの動画処理レートを監視する段階と、
前記動画処理レートが予め定められた閾値を下回った場合に、前記第2プロセッシングユニットをアクティブ状態にする段階とをさらに備える請求項3に記載の方法。 - 前記電子デバイスにおいて動作するオペレーティングシステムからのティックにより、前記第1プロセッシングユニットを周期的にアクティブ状態とする請求項1に記載の方法。
- 中央演算処理装置の電力状態予測モデルを構築し、前記予測モデルを用いて、電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる論理を備える装置。
- 前記電子デバイスにおいて動画ストリームの再生を開始し、
前記電子デバイスの電力制御ユニットにおいて、前記動画ストリームの再生の間の前記中央演算処理装置の状態遷移を監視し、
前記状態遷移と関連付けられたタイミング情報を使用して、前記中央演算処理装置の前記電力状態予測モデルを構築する論理をさらに備える請求項8に記載の装置。 - グラフィックスフレームの処理の間は、前記グラフィックスプロセッシングユニットの実行を中断し、
前記グラフィックスフレームに関連付けられた状態情報を記憶する論理をさらに含む請求項8に記載の装置。 - 前記中央演算処理装置が低電力状態からアクティブ状態へと遷移する場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする論理をさらに含む請求項8に記載の装置。
- 前記グラフィックスプロセッシングユニットにおいて動画ストリームを処理し、
前記予測モデルが、前記中央演算処理装置が低電力状態に入ることを示した場合に、前記グラフィックスプロセッシングユニットの実行を中断する論理をさらに含む請求項8に記載の装置。 - 前記電子デバイスの電力制御ユニットにおいて、前記グラフィックスプロセッシングユニットの動画処理レートを監視し、
前記動画処理レートが予め定められた閾値を下回った場合に、前記グラフィックスプロセッシングユニットをアクティブ状態にする論理をさらに含む請求項8に記載の装置。 - 前記中央演算処理装置は、オペレーティングシステムからのティックにより、周期的にアクティブ状態とされる請求項8に記載の装置。
- コンピュータ可読媒体に格納される論理命令を備えるコンピュータプログラム物品であって、
前記論理命令は、プロセッシングデバイスによって実行されると、プロセッサを、オペレーションの実行により電子デバイスにおけるメディアストリームを処理するよう設定し、
前記オペレーションは、
前記電子デバイスの電力制御ユニットにおいて、前記電子デバイスにおける中央演算処理装置の電力状態予測モデルを構築する段階と、
前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる段階と
を備えるコンピュータプログラム物品。 - 前記電子デバイスの電力制御ユニットにおいて、前記電子デバイスの中央演算処理装置の電力状態予測モデルを構築する前記段階は、
前記電子デバイスにおいて、動画ストリームの再生を開始する段階と、
前記電力制御ユニットにおいて、前記動画ストリームの再生の間の前記中央演算処理装置における状態遷移を監視する段階と、
前記状態遷移と関連付けられたタイミング情報を使用して、前記中央演算処理装置の前記電力状態予測モデルを構築する段階とを有する請求項15に記載のコンピュータプログラム物品。 - 前記予測モデルを用いて、前記電子デバイスのグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる前記段階は、
グラフィックスフレームの処理の間は、前記グラフィックスプロセッシングユニットの実行を中断する段階と、
前記グラフィックスフレームに関連付けられた状態情報を記憶する段階とを有する請求項15に記載のコンピュータプログラム物品。 - 前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる前記段階は、
前記中央演算処理装置が低電力状態からアクティブ状態へと遷移する場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする段階をさらに有する請求項17に記載のコンピュータプログラム物品。 - 前記グラフィックスプロセッシングユニットにおいて動画ストリームを処理する段階と、
前記予測モデルが、前記中央演算処理装置が低電力状態に入ることを示した場合に、前記グラフィックスプロセッシングユニットの実行を中断する段階とをさらに備える請求項18に記載のコンピュータプログラム物品。 - 前記電力制御ユニットにおいて、前記グラフィックスプロセッシングユニットの動画処理レートを監視する段階と、
前記動画処理レートが予め定められた閾値を下回った場合に、前記グラフィックスプロセッシングユニットをアクティブ状態にする段階とをさらに備える請求項17に記載のコンピュータプログラム物品。 - 前記電子デバイスにおいて動作するオペレーティングシステムからのティックにより、前記中央演算処理装置を周期的にアクティブ状態とする請求項15に記載のコンピュータプログラム物品。
- 中央演算処理装置と
グラフィックスプロセッシングユニットと、
電力制御ユニットと
を備える電子デバイスであって、
前記電力制御ユニットは、
前記電子デバイスにおける前記中央演算処理装置の電力状態予測モデルを構築し、前記予測モデルを使用して、前記電子デバイスにおける前記グラフィックスプロセッシングユニットの活動と、前記中央演算処理装置の活動周期とを同期させる論理を有する電子デバイス。 - 前記電力制御ユニットは、
前記電子デバイスにおいて動画ストリームの再生を開始し、前記電力制御ユニットにおいて、前記動画ストリームの再生の間の前記中央演算処理装置の状態遷移を監視し、
前記状態遷移と関連付けられたタイミング情報を使用して、前記中央演算処理装置の前記電力状態予測モデルを構築する論理をさらに有する請求項22に記載の電子デバイス。 - 前記電力制御ユニットは、
グラフィックスフレームの処理の間は、前記グラフィックスプロセッシングユニットの実行を中断し、前記グラフィックスフレームに関連付けられた状態情報を記憶する論理をさらに有する請求項22に記載の電子デバイス。 - 前記電力制御ユニットは、
前記中央演算処理装置が、低電力状態からアクティブ状態へと遷移した場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする論理をさらに有する請求項22に記載の電子デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/655,124 US8279213B2 (en) | 2009-12-23 | 2009-12-23 | Synchronized media processing |
US12/655,124 | 2009-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011238206A true JP2011238206A (ja) | 2011-11-24 |
JP5021804B2 JP5021804B2 (ja) | 2012-09-12 |
Family
ID=44150393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263410A Expired - Fee Related JP5021804B2 (ja) | 2009-12-23 | 2010-11-26 | 同期メディア処理 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8279213B2 (ja) |
JP (1) | JP5021804B2 (ja) |
KR (1) | KR101235513B1 (ja) |
CN (1) | CN102157182B (ja) |
DE (1) | DE102010053298A1 (ja) |
TW (1) | TWI507992B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014109919A (ja) * | 2012-12-03 | 2014-06-12 | Nec Personal Computers Ltd | 情報処理装置、その制御方法、及びプログラム |
JP2014167781A (ja) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | 情報処理装置、デバイス制御方法及びプログラム |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8607083B2 (en) * | 2010-04-01 | 2013-12-10 | Intel Corporation | Method and apparatus for interrupt power management |
US8452997B2 (en) * | 2010-04-22 | 2013-05-28 | Broadcom Corporation | Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor |
US8924752B1 (en) | 2011-04-20 | 2014-12-30 | Apple Inc. | Power management for a graphics processing unit or other circuit |
WO2013011353A1 (en) * | 2011-07-20 | 2013-01-24 | Freescale Semiconductor, Inc. | Processing apparatus and method of synchronizing a first processing unit and a second processing unit |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
US8856566B1 (en) | 2011-12-15 | 2014-10-07 | Apple Inc. | Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened |
WO2013097071A1 (en) * | 2011-12-26 | 2013-07-04 | Intel Corporation | Direct link synchronization communication between co-processors |
US9390461B1 (en) | 2012-05-08 | 2016-07-12 | Apple Inc. | Graphics hardware mode controls |
US9035956B1 (en) | 2012-05-08 | 2015-05-19 | Apple Inc. | Graphics power control with efficient power usage during stop |
US9250665B2 (en) | 2012-06-07 | 2016-02-02 | Apple Inc. | GPU with dynamic performance adjustment |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659939A (ja) * | 1992-08-10 | 1994-03-04 | Fujitsu Ltd | 並列計算機のシミュレーション方法 |
JPH10111815A (ja) * | 1996-08-13 | 1998-04-28 | Nec Corp | デバッグシステム |
JP2007316940A (ja) * | 2006-05-25 | 2007-12-06 | Sony Computer Entertainment Inc | マルチプロセッサシステム、ライブラリモジュール、および描画処理方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564810B2 (en) | 2002-05-08 | 2009-07-21 | Microsoft Corporation | Method and system for managing power consumption of a network interface module in a wireless computing device |
US7080271B2 (en) * | 2003-02-14 | 2006-07-18 | Intel Corporation | Non main CPU/OS based operational environment |
JP3919740B2 (ja) * | 2003-07-30 | 2007-05-30 | 株式会社ソニー・コンピュータエンタテインメント | 回路動作制御装置および情報処理装置 |
JP2004192656A (ja) * | 2004-01-30 | 2004-07-08 | Fujitsu Ltd | 携帯情報機器及びコンピュータシステム |
US7949887B2 (en) * | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
US8284205B2 (en) * | 2007-10-24 | 2012-10-09 | Apple Inc. | Methods and apparatuses for load balancing between multiple processing units |
-
2009
- 2009-12-23 US US12/655,124 patent/US8279213B2/en active Active
-
2010
- 2010-11-26 JP JP2010263410A patent/JP5021804B2/ja not_active Expired - Fee Related
- 2010-12-02 TW TW099141905A patent/TWI507992B/zh not_active IP Right Cessation
- 2010-12-02 DE DE102010053298A patent/DE102010053298A1/de not_active Ceased
- 2010-12-22 KR KR1020100132754A patent/KR101235513B1/ko active IP Right Grant
- 2010-12-22 CN CN201010621112.0A patent/CN102157182B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659939A (ja) * | 1992-08-10 | 1994-03-04 | Fujitsu Ltd | 並列計算機のシミュレーション方法 |
JPH10111815A (ja) * | 1996-08-13 | 1998-04-28 | Nec Corp | デバッグシステム |
JP2007316940A (ja) * | 2006-05-25 | 2007-12-06 | Sony Computer Entertainment Inc | マルチプロセッサシステム、ライブラリモジュール、および描画処理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014109919A (ja) * | 2012-12-03 | 2014-06-12 | Nec Personal Computers Ltd | 情報処理装置、その制御方法、及びプログラム |
JP2014167781A (ja) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | 情報処理装置、デバイス制御方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5021804B2 (ja) | 2012-09-12 |
TW201135599A (en) | 2011-10-16 |
TWI507992B (zh) | 2015-11-11 |
KR101235513B1 (ko) | 2013-02-21 |
US8279213B2 (en) | 2012-10-02 |
DE102010053298A1 (de) | 2011-07-14 |
CN102157182B (zh) | 2015-06-24 |
US20110148890A1 (en) | 2011-06-23 |
CN102157182A (zh) | 2011-08-17 |
KR20110073363A (ko) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5021804B2 (ja) | 同期メディア処理 | |
JP4376897B2 (ja) | プロセッサ電力状態を考慮するメモリコントローラ | |
US8145928B2 (en) | Methods and systems for power management in a data processing system | |
US9529646B2 (en) | Power-efficient interaction between multiple processors | |
US9104499B2 (en) | System for minimizing resource latency between processor application states in a portable computing device by scheduling resource state set transitions | |
KR101677820B1 (ko) | 스케줄링된 리소스 셋트 천이들을 이용하여 휴대용 컴퓨팅 디바이스에 대한 워크 로드 추정을 통한 전력 절약 | |
JP2002543486A (ja) | 集積デバイスを低電力状態からパワーアップする方法および装置 | |
CN104024980A (zh) | 连接的待机睡眠状态 | |
US20140164661A1 (en) | Methods and Systems for Time Keeping in a Data Processing System | |
EP3134805B1 (en) | Latency-based power mode units for controlling power modes of processor cores, and related methods and systems | |
US9223384B2 (en) | Synthesizing intermediate performance levels in integrated circuits, and related processor systems, methods, and computer-readable media | |
US20100023662A1 (en) | Bus mastering method | |
AU2011218741A1 (en) | Methods and systems for power management in a data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5021804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |