JP2011238206A - 同期メディア処理 - Google Patents

Abstract

【課題】中央演算処理装置とグラフィックスプロセッシングユニットとが協働して動作するようにする。
【解決手段】中央演算処理装置と、グラフィックスプロセッシングユニットと、電力制御ユニットとを備える電子デバイスであって、電力制御ユニットは、電子デバイスにおける中央演算処理装置の電力状態予測モデルを構築し、予測モデルを使用して、電子デバイスのグラフィックスプロセッシングユニットの活動と、中央演算処理装置における活動周期とを同期させる論理を有する。
【選択図】図１

Description

ここに記載する主題は概して電子デバイス分野に関係し、より詳しくはメディアプレーヤを有する電子デバイスにおける電力管理技術に係る。

コンピューティングシステム等の電子デバイスのなかには、単一の集積回路（ＩＣ）に集積されたり、通信バスにより連結される別個のＩＣ上にあったりしてよい１つ以上のプロセッサコア及び１つ以上のグラフィックスプロセッサコアを利用するものがある。これらのプロセッサコア及びグラフィックスプロセッサコアを協働して動作させる技術が必要とされている。

以下、添付の図面を参照して、本発明を説明する。

一部の実施形態における同期メディア処理を実装するよう適合可能な電子デバイスの概略図である。 一部の実施形態における同期メディア処理を実装するよう適合される電子デバイスのコンポーネントの概略図である。 一部の実施形態における、電子デバイスに同期メディア処理を実装する方法における動作を示すフローチャートである。 一部の実施形態における、電子デバイスに同期メディア処理を実装する方法におけるオペレーションを示すフローチャートである。 一部の実施形態に係る同期メディア処理を行わない電子デバイスにおける、電力消費を描いたタイミング図である。 一部の実施形態における、同期メディア処理を実装する電子デバイスの電力消費を示すタイミング図である。 一実施形態における、スイッチ可能なグラフィックスプロセッサを実装するよう適合可能なコンピューティングシステムの概略図である。

本明細書において、電子デバイスに同期メディア処理を実装するシステム及び方法を例示する。以下の記載においては、多くの特定の詳細を述べることで様々な実施形態の完全な理解を促す。しかし、当業者にとってはこれら様々な実施形態がこれらの特定の詳細なしに実行可能であることは明らかである。また、特定の実施形態を曖昧にするのを回避する目的から、公知の方法、手順、コンポーネント、及び回路については詳細に図示及び記載していない。

図１は、ある実施形態に係る同期メディア処理を実装するよう適合可能な例示的な電子デバイスの概略図である。一実施形態では、デバイス１００は、コンピューティングデバイス１０８と、スクリーン１０４を有するディスプレイ１０２を含む１つ以上の付随する入出力デバイス、１つ以上のスピーカ１０６、キーボード１１０、１つ以上の他の入出力デバイス１１２、及びマウス１１４を含む。他の入出力デバイス１１２には、タッチスクリーン、音声起動入力デバイス、トラックボール、及びデバイス１００にユーザからの入力を受け取らせることのできる任意の他のデバイスが含まれてよい。

コンピューティングデバイス１０８は、ランダムアクセスメモリ（ＲＡＭ）及び／又はリードオンリーメモリ（ＲＯＭ）として実装されてよいシステムハードウェア１２０及びメモリ１３０を含む。コンピューティングデバイス１０８にはファイル格納装置１８０が通信可能な状態に連結されていてもよい。ファイル格納装置１８０は、１つ以上のハードドライブ、ＣＤ−ＲＯＭドライブ、ＤＶＤ−ＲＯＭドライブ、その他の種類の格納デバイスといった、コンピューティングデバイス１０８の内部にあるものであってよい。また、ファイル格納装置１８０は、１つ以上の外部のハードドライブ、ネットワーク接続ストレージ、又は別個のストレージネットワークといった、コンピュータ１０８の外部にあるものであってもよい。

システムハードウェア１２０は、１つ以上の中央プロセッサコア１２２、１つ以上のグラフィックスプロセッサコア１２４、１つ以上のネットワークインターフェース１２６、及び１つ以上のバス構造１２８を含むことができる。一実施形態では、プロセッサコア１２２は、米国カリフォルニア州サンタクララに本社をおくインテルコーポレーション社から入手可能なインテル（登録商標）Ｃｏｒｅ２Ｄｕｏ（登録商標）プロセッサとして具現化することができる。ここで利用される用語"プロセッサ"は、これらに限定されないが、マイクロプロセッサ、マイクロコントローラ、ＣＩＳＣ（ｃｏｍｐｌｅｘ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｉｎｇ）マイクロプロセッサ、ＲＩＳＣ（ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ）マイクロプロセッサ、ＶＬＩＷ（ｖｅｒｙ Ｌｏｎｇ ｉｎｓｔｒｕｃｔｉｏｎ ｗｏｒｄ）マイクロプロセッサ、その他の種類のプロセッサ又は処理回路といった任意の種類の演算素子を意味する。

グラフィックスプロセッサコア１２４はグラフィック及び／又はビデオ処理を管理する付属のプロセッサとして機能してもよい。グラフィックスプロセッサコア１２４は、コンピューティングデバイス１００のマザーボード上に集積されてもよいし、マザーボード上に拡張スロットを介して連結されてもよい。

一実施形態では、ネットワークインターフェース１２６は、イーサネット（登録商標）インターフェース（例えばＩＥＥＥ８０２．３−２００２）等の有線インターフェース、又は、ＩＥＥＥ８０２．１１ａ、ｂ、又はｇに準拠したインターフェース（例えば、システムＬＡＮ／ＭＡＮ間のＩＴ‐テレコミュニケーション及び情報交換用のＩＥＥＥ規格――パートＩＩ：無線ＬＡＮ媒体アクセス制御（ＭＡＣ）及び物理層（ＰＨＹ）仕様補正版４：２．４ＧＨｚ帯域におけるさらに高いデータレートへの拡張、８０２．１１Ｇ−２００３）であってよい。無線インターフェースの別の例としては、ＧＰＲＳ（ｇｅｎｅｒａｌ ｐａｃｋｅｔ ｒａｄｉｏ ｓｅｒｖｉｃｅ）インターフェースが挙げられる（例えば、ＧＰＲＳハンドセット要件に関するガイドライン、モバイル通信に関するグローバルシステム／ＧＳＭアソシエーション、バージョン３．０．１、２００２年１２月を参照のこと）。

バス構造１２８は、システムハードウェア１２８の様々なコンポーネントを接続する。一実施形態では、バス構造１２８は、１１ビットのバス、ＩＳＡ（Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）、ＭＳＡ（Ｍｉｃｒｏ‐Ｃｈａｎｎｅｌ Ａｒｃｈｉｔｅｃｔｕｒｅ）、ＥＩＳＡ（Ｅｘｔｅｎｄｅｄ ＩＳＡ）、ＩＤＥ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、ＶＬＢ（ＶＥＳＡ Ｌｏｃａｌ Ｂｕｓ）、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＡＧＰ（Ａｄｖａｎｃｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）、ＰＣＭＣＩＡ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃｉａｔｉｏｎ ｂｕｓ）、及びＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｆａｃｅ）等であってよいがこれらに限定はされない様々な種類のバスアーキテクチャを利用する、メモリバス、周辺バス又は外部バス、及び／又は、ローカルバスを含む様々な種類のバス構造のうちの１つ以上であってよい。

メモリ１３０は、コンピューティングデバイス１０８の管理動作のためのオペレーティングシステム１４０を含んでよい。一実施形態では、オペレーティングシステム１４０は、システムハードウェア１２０にインターフェースを提供するハードウェアインターフェースモジュール１５４を含む。加えて、オペレーティングシステム１４０は、コンピューティングデバイス１０８の動作に利用されるファイルを管理するファイルシステム１５０、及び、コンピューティングデバイス１０８上で実行される処理を管理する処理制御サブシステム１５２を含むことができる。

オペレーティングシステム１４０は、システムハードウェア１２０と協働して動作することで、遠隔ソースからデータパケット及び／又はデータストリームを送受信することのできる１つ以上の通信インターフェースを含む、あるいは管理することができる。オペレーティングシステム１４０はさらに、オペレーティングシステム１４０と、メモリ１３０に存在する１つ以上のアプリケーションモジュールとの間のインターフェースを提供するシステム呼び出しインターフェースモジュール１４２を含んでよい。オペレーティングシステム１４０は、ＵＮＩＸ（登録商標）オペレーティングシステム又はその任意の派生物（例えばＬｉｎｕｘ（登録商標）、Ｓｏｌａｒｉｓ等）として、Ｗｉｎｄｏｗｓ（登録商標）ブランドのオペレーティングシステムとして、又はその他のオペレーティングシステムとして具現化することができる。

様々な実施形態では、コンピューティングデバイス１０８は、パーソナルコンピュータ、ラップトップコンピュータ、情報携帯端末（ＰＤＡ）、モバイル電話機、娯楽デバイス、又はその他のコンピューティングデバイスとして具現化することができる。

一実施形態では、メモリ１３０は、グラフィックスプロセッサコア１２４の電力状態の、コンピューティングデバイス１００の中央プロセッサコア１２２の電力状態への同期を促す電力制御ユニット１６２を含む。一実施形態では、電力制御ユニット１６２は、プロセッサコア１２２により実行されると、プロセッサコア１２２に、コンピューティングデバイス１００内のグラフィックスプロセッサ１２４間のスイッチを管理する動作を実装させることのできる、コンピュータ可読媒体に符号化されたロジック命令を含むことができる。他の実施形態では、電力制御ユニットは、コンピューティングデバイス１００の低電力コントローラと関連付けられたロジック回路として実装されてもよい。

図２は、一部の実施形態における同期メディア処理を実装するよう適合される電子デバイス２００の要素のより簡潔な概略図である。図２を参照すると、一部の実施形態の電子デバイスは、１つ以上のプロセッサコア２１０、１つ以上のグラフィックスプロセッサコア２２０、ラストレベルキャッシュ（ＬＬＣ）モジュール２３０、及び、システムエージェント２４０を含む。グラフィックスプロセッサコア２２０は、プロセッサコア２２０から、電子デバイス２００のメディア出力にグラフィックの出力を搬送する１つ以上のメディアパイプ２２４を含む。一部の実施形態のメディアパイプ２２４は、液晶ディスプレイ（ＬＣＤ）等のディスプレイに、ＬＶＤＳ（Ｌｏｗ‐ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）マルチプレックサにより連結することができ、ＣＲＴ（陰極線管）ディスプレイにＣＲＴマルチプレクサにより連結することができる。一部の実施形態では別々のグラフィックスプロセッサが、アナログテレビ（ＴＶ）受像機又は高精細マルチメディアインターフェース／デジタルビデオインタラクティブ（ＨＤＭＩ）／（ＤＶＩ）ディスプレイポート又はディスプレイポートインターフェース等の表示デバイスに直接連結されてもよい。

システムエージェント２４０は電力制御ユニット（ＰＣＵ）２４４を含む。システムエージェント２４０及び電力制御ユニットは、特に、プロセッサコア２１０及びグラフィックスプロセッサコア２２０の動作を監視及び調整するロジックを実装する。これら動作の態様に関しては図３から図６を参照しながら後述する。

図５は、ある実施形態に係る同期メディア処理を行わない電子デバイスにおける、電力消費を描いたタイミング図である。図５に示すタイミング図では、電子デバイスとしてのパーソナルコンピュータシステムにおいて、動画再生オペレーションが行われている間の、プロセッサコア２１０の電力状態が線５１０で示されており、グラフィックスプロセッサコア２２０の電力状態が線５１５で示されている。図５のｘ軸は、時間（ミリ秒）を表し、ｙ軸は、電力（ワット）を表している。あるオペレーティングシステム（ＯＳ）では、メディア再生アプリケーションによって設定される周期的な"ｔｉｃｋ（ティック）"と呼ばれる、例えば、１ミリ秒（ｍｓ）に１回といった周期の単位で、プロセッサコアにワークをスケジュールする。ＯＳのティック毎に、プロセッサコア２２０は、メディア再生に関連する１つ以上のタスクを実行する。例えば、プロセッサコアが、記憶媒体から動画／音声データをさらにフェッチし、そのフェッチした動画／音声コンテンツをシステムメモリにおいて保護するためにセキュリティソフトウェアを実行し、グラフィックスドライバを使用して更なる動画フレームをビデオプロセッサに入力し、音声ストリームをデコード及び後処理し、音声をダウンミックスし、デコード／後処理された動画フレームを表示して、動画と音声のストリームを同期させる。このように周期的に短い期間で多くの活動が発生するが、これが図５の線５１０における周期的なピークに反映されている。ある実施形態では、ＣＰＵはしばしば、長いタスクを実行しなければならず、活動の長い継続時間枠が発生するが、これも図５に示されている。

プロセッサコア２１０がタスクを実行する間、グラフィックスプロセッサコア２２０は、ＣＰＵにより前もって提供された動画フレームのハードウェアデコード及び後処理の実行でビジー状態となる。本開示の目的において、タイミング図に示される注目すべき特徴は、プロセッサコア２１０及びグラフィックスプロセッサコア２２０が、実質的に互いに独立して動作していることである。プロセッサコア２１０及びグラフィックスプロセッサコア２２０の電力状態の間に同期関係は存在していない。したがって、図５に示すように、プロセッサコア２１０及びグラフィックスプロセッサコア２２０の活動レベルは、常に重なることはない。このプロセッサコア２１０とグラフィックスプロセッサコア２２０とが、１つのＩＣに統合された場合、プロセッサコア２１０の活動期間とグラフィックスプロセッサコア２２０の活動期間との間に重複が生じないため、プロセッサコア２１０かグラフィックスプロセッサコア２２０のいずれかが常にアクティブな状態の間はＩＣに電源供給が必要であることから、ＩＣを低消費電力状態、すなわちスリープ状態にできる時間が短くなってしまう。

以下に記載されるように、システムエージェントの電力制御ユニット（ＰＣＵ）２４４は、メディア再生の間のプロセッサコア２１０の活動とグラフィックスプロセッサコア２２０の活動とを同期するのを容易にするオペレーションを実装しているので、ＩＣを低消費電力状態、すなわちスリープ状態にできる時間の長さを増やすことができる。ある実施形態では、ＰＣＵ２４４は、電子デバイスにおける中央プロセッサコア２１０の電力状態の予測モデルを生成し、この予測モデルを使用して、電子デバイスにおけるグラフィックスプロセッシングコア２２０の活動を、中央プロセッサコア２１０における活動周期と同期させる。

図３は、ある実施形態に係る電子デバイスの同期メディア処理を実装する方法におけるオペレーションを示したフローチャートである。オペレーション３１０で、動画ストリームが電子デバイス２００において開始される。動画ストリームは、コンピュータ可読媒体に格納されたメディアソースから提供されてもよい。例えば、動画ストリームは、デジタル・ビデオ・ディスク（ＤＶＤ）又はハードディスクのような磁気媒体に格納された動画から提供されてもよく、電子通信ネットワークを通じてストリームされてもよい。

オペレーション３１５において、ＰＣＵ２４４は、電子デバイス２００の中央プロセッサコア２１０の状態遷移を監視し、活動の繰り返しパターンを特定する。例えば、Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ（ＡＣＰＩ）規格のような電力管理システムを実装するコンピュータシステムのような電子デバイスにおいて、ＰＣＵ２４４は、電子デバイス２００の中央プロセッサコア２１０が、いつ低電力スリープ状態、例えば、Ｃ２以上のステートから、動作状態、例えばＣ１又はＣ０ステートへと遷移するかを監視する。

オペレーション３２０において、ＰＣＵ２４４は、動画再生の間の、電子デバイス２００の中央プロセッサコア２１０の状態遷移の予測モデルを構築する。例えば、図５に示すように、ＰＣＵ２４４は、電子デバイス２００の中央プロセッサコア２１０が、１ミリ秒毎に低電力スリープ状態から動作状態へと変化し、およそ３００マイクロ秒の間動作状態となり、再び低電力状態になるという予測モデルを構築してもよい。他の実施形態においては、電子デバイス２００の中央プロセッサコア２１０の状態を、上記とは異なるスケジュールで変化させてもよく、予測モデルもこの異なるスケジュールを反映させたものであってもよいことは、当業者にとって明らかである。

次いで、オペレーション３２０で構築された予測モデルを使用して、電子デバイス中のグラフィックスプロセッシングコア２２０の活動と、中央プロセッサコア２１０における活動周期とを同期させる。図４は、電子デバイスにおける同期メディア処理を実装する方法のオペレーションを示したフローチャートである。ある実施形態において、図４のオペレーションのいくつかを、ＰＣＵ２４４によって実装してもよい。

図４に示すように、オペレーション４１０では、例えば、コンピュータ可読媒体に格納された動画又は通信ネットワーク経由でアクセス可能な動画を再生することにより、動画ストリームが電子デバイスにおいて開始される。メディア処理では、典型的には、メディアアプリケーションが中央プロセッシングコア２１０に対して発行する周期的な割り込みを行うことにより、動画及び／又は音声ストリームの次の部分の処理をスケジュールする。オペレーション４１５では、メディア処理割り込みが中央プロセッサコア２１０で受信されたかを判断する。メディア処理割り込みが受信されていない場合は、ＰＣＵ２４４は、グラフィックスプロセッサコア２２０が動画の表示を継続可能な程度に動画ストリームを十分速く処理可能である範囲において、グラフィックスプロセッサコア２２０の活動を抑制する。オペレーション４２０では、ＰＣＵ２４４は、グラフィックスプロセッサコア２２０の処理速度が、動画ストリームの継続的な表示を維持するのに最低必要な閾値を下回ったかを判断する。例えば、特定のグラフィックスプロセッサコア２２０及び関連するハードウェアの処理スピード、若しくは動画ストリームの内容によって、この閾値が変わることは、当業者にとって明らかである。

オペレーション４２０において、グラフィックスプロセッサコア２２０の処理速度が、特定の電子デバイス２００における閾値を上回っている場合、ＰＣＵ２４４は、グラフィックスプロセッサコア２２０の活動を抑制することが可能であり、ＩＣ全体を低電力状態に維持することができる。オペレーション４２０において、グラフィックスプロセッサコア２２０の処理速度が、特定の電子デバイス２００における閾値を上回っている場合、制御をオペレーション４１５に戻し、ＰＣＵ２４４は、中央プロセッサコア２１０の活動の監視を続けることができる。

反対に、オペレーション４２０において、グラフィックスプロセッサコア２２０の処理速度が、特定の電子デバイス２００における閾値を下回っている場合には、ＰＣＵ２４４は、中央プロセッサコア２１０の状態に関わらずグラフィックスプロセッサコア２２０をアクティブ状態として、グラフィックスプロセッサコア２２０が、デバイス２００において動画ストリームが継続的に表示されるのを確実にするように動画ストリームを処理可能とすることができる。オペレーション４２０において、グラフィックスプロセッサコア２２０の処理速度が、特定の電子デバイス２００における閾値を下回っている場合には、制御をオペレーション４２５に戻し、ＰＣＵ２４４は、電子デバイスのグラフィックスプロセッサコア２２０をアクティブ状態とし、当該グラフィックスプロセッサコアが、再び最低限のＧＰＵレート閾値（オペレーション４３０）を超える動画ストリームを処理可能とし、動画フレームの表示に影響がでないようにすることができる。ある実施形態においては、グラフィックスプロセッサコア２２０によって処理される動画ストリームデータを、メモリロケーションにバッファし、中央プロセッサコア２１０がアクティブ状態に変化するのを待つようにしてもよい。

オペレーション４１５において、中央プロセッサコア２１０がメディア割り込みを受信した場合には、ＰＣＵ２４４は、図３で示したオペレーションで構築された予測モデルを使用して、グラフィックスプロセッサコア２２０の活動と、中央プロセッサコア２１０の予測された活動とを同期させる。オペレーション４４０において、未処理の動画が存在しない場合には、制御がオペレーション４１５に戻される。一方、オペレーション４４０において、未処理の動画が存在する場合には、制御はオペレーション４４５に移り、グラフィックスプロセッサコア２２０がアクティブ状態とされ、動画ストリームが処理される（オペレーション４５０）。

オペレーション４５５において、システムが依然として、中央プロセッサコア２１０の活動の予測された周期内にある場合には、制御がオペレーション４５０に戻され、処理が継続される。反対に、オペレーション４５５において、中央プロセッサコア２１０が図３で構築されたモデルによって決定される予測活動周期内にない場合には、制御はオペレーション４６０に移り、ＰＣＵ２４４は、グラフィックスプロセッサコア２２０の活動を一時中断させる。オペレーション４６５において、グラフィックスプロセッサコア２２０に関連付けられた状態情報を、デバイス２００と関連付けられた揮発性又は不揮発性メモリモジュールのような適当なメモリロケーションに格納してもよい。このように状態を保存することにより、グラフィックスプロセッサコア２２０が、次にアクティブ状態となった時に、中断した時点からオペレーションを開始することができる。オペレーション４７０において、ＰＣＵ２４４は、グラフィックスプロセッサコア２２０の電力状態を、例えば、スリープ状態のような低電力状態にする。そして、制御がオペレーション４１５に戻される。

このように、図４に示したオペレーションにより、オペレーション３２０で構築した予測モデルを使用して、電子デバイスにおけるグラフィックスプロセッシングコア２２０の活動と、中央プロセッサコア２１０における活動の周期とを同期させるのを容易にするプロセスをＰＣＵ２４４に実装するのを可能とする。図６は、ある実施形態による、同期メディア処理を実装する電子デバイスにおける消費電力の様子を描いたタイミングである。図６に示すタイミング図では、電子デバイスとしてパーソナルコンピュータシステムが採用され、動画再生オペレーションの間の、プロセッサコア２１０の電力状態が線６１０により示され、グラフィックスプロセッサコア２２０の電力状態が線６１５によって示されている。図６において、中央プロセッサコア２１０及びグラフィックスプロセッサコア２２０の活動は、中央プロセッサ及びグラフィックスプロセッサコアが同期して動作すること以外は、図５に示されるものと同じである。図６で明らかなように、ＰＣＵ２４４は、電子デバイス内のグラフィックスプロセッサコア２２０の電力状態と、中央プロセッサコア２１０における活動周期とを強制的に同期させる。上述したように、この同期により、中央プロセッシングコア及びグラフィックスコアの両方を内包するＩＣを、より長い期間、深いスリープ状態とすることが可能であり、最終的には、省電力につながる。

図７は、ある実施形態に係る、同期メディア処理の実装を採用可能なコンピュータシステムを概略的に示したものである。コンピュータシステム７００は、コンピューティングデバイス７０２及び（例えば、コンピューティングデバイス７０２に電力を供給するための）電源アダプタ７０４を含む。コンピューティングデバイス７０２は、ラップトップ（又はノートブック）コンピュータ、パーソナル・デジタル・アシスタント（ＰＤＡ）、デスクトップコンピューティングデバイス（例えば、ワークステーション又はデスクトップコンピュータ）、ラックに搭載されたコンピューティングデバイス等の好適なコンピューティングデバイスであってもよい。

電力は、（例えば、コンピューティングデバイス電源７０６を通じて）１つ又は複数の電力源により、コンピューティングデバイス７０２の様々な部品に供給されていてもよい。電力源としては、１つ以上の電池パック、交流（ＡＣ）コンセント（例えば、電源アダプタ７０４のような変圧器及び／又はアダプタを通じて）、自動車の電源装置、飛行機の電源装置等が挙げられる。ある実施形態では、電源アダプタ７０４は、電源の出力（例えば、ＡＣコンセントのおよそ１１０〜２４０ＶＡＣ電圧）を、およそ７〜１２．６ＶＤＣの間の直流（ＤＣ）電圧に変換してもよい。この場合、電源アダプタ７０４は、ＡＤ／ＤＣアダプタであってもよい。

また、コンピューティングデバイス７０２は、１つ以上の中央演算処理装置（ＣＰＵ）７０８を含んでもよい。ある実施形態では、ＣＰＵ４０８は、カリフォルニア州サンタクララに本社を置くインテル（登録商標）コーポレーション製の、ペンティアム（登録商標）ＩＩプロセッサシリーズ、ペンティアム（登録商標）ＩＩＩプロセッサシリーズ、ペンティアム（登録商標）ＩＶ又はＣＯＲＥ２Ｄｕｏプロセッサを含む１つ以上のペンティアム（登録商標）ファミリーのプロセッサであってもよい。あるいは、インテル（登録商標）のＩｔａｎｉｕｍ（登録商標）、ＸＥＯＮ（登録商標）及びＣｅｌｅｒｏｎ（登録商標）プロセッサのようなプロセッサであってもよい。また、他の製造者によって製造された１つ以上のプロセッサを利用してもよい。また、プロセッサは、シングルコア設計であってもよいし、マルチコア設計であってもよい。

チップセット７１２を、ＣＰＵ７０８と連結する又は一緒に集積させてもよい。チップセット７１２は、メモリコントロールハブ（ＭＣＨ）７１４を含んでもよい。ＭＣＨ７１４は、メインシステムメモリ７１８に連結されるメモリコントローラ７１６を含んでもよい。メインシステムメモリ７１８は、データ及びＣＰＵ７０８、又はシステム７００に含まれる他のデバイスによって実行される命令シーケンスを格納してもよい。ある実施形態では、メインシステムメモリ７１８は、ランダムアクセスメモリ（ＲＡＭ）を含んでもよい。また、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）のようなその他の種類のメモリを使用して、メインシステムメモリ７１８を実装してもよい。また、複数のＣＰＵ及び／又は複数のシステムメモリのようなデバイスをさらに、バス７１０に連結させてもよい。

ＭＣＨ７１４は、また、グラフィックスアクセルレーター７２２と連結されたグラフィックスインターフェース７２０を含んでもよい。ある実施形態では、グラフィックスインターフェース７２０は、グラフィックスアクセルレーター７２２と、加速グラフィックスポート（ＡＧＰ）を通じて連結されていてもよい。また、ある実施形態では、ディスプレイ７４０（例えば、フラットパネルディスプレイ）を、例えば、動画メモリ又はシステムメモリのような記憶デバイスに格納された画像のデジタル表現を、ディスプレイによって表示される表示信号に変換するシステムシグナルコンバータを通じて、グラフィックスインターフェース７２０に連結させてもよい。ディスプレイデバイスによって生成されたディスプレイ７４０の信号は、様々な制御装置を通過した後に変換されて、ディスプレイに表示される。

ハブインターフェース７２４は、ＭＣＨ７１４をプラットフォームコントロールハブ（ＰＣＨ）７２６に連結する。ＰＣＨ７２６は、コンピュータシステム７００に連結された入出力（Ｉ／Ｏ）デバイスのインターフェースを提供する。ＰＣＨ７２６は、ＰＣＩ（ペリフェラル・コンポーネント・インターコネクト）バスに接続されていてもよい。この場合、ＰＣＨ７２６は、ＰＣＩバス７３０のインターフェースを提供するＰＣＩブリッジ７２８を含んでもよい。ＰＣＩブリッジ７２８は、ＣＰＵ７０８と周辺機器との間のデータパスを提供する。加えて、米国カリフォルニア州サンタクララに本社をおくインテルコーポレーションから入手可能なＰＣＩエクスプレス（登録商標）アーキティチャのような他の種類のＩ／Ｏインターコネクトトポロジーを利用してもよい。

ＰＣＩバス７３０を、オーディオデバイス７３２及び１つ以上のディスクドライブ７３４と連結してもよい。また、他のデバイスをＰＣＩバス７３０と連結させてもよい。加えて、ＣＰＵ７０８及びＭＣＨ７１４を組み合わせて、１つのチップを形成してもよい。さらに、他の実施形態では、ＭＣＨ７１４内に、グラフィックスアクセルレーター７２２を配置してもよい。

さらに、様々な実施形態において、他の周辺機器をＰＣＨ７２６と連結させてもよく、そのような周辺機器としては、例えば、ＩＤＥ（ｉｎｔｅｇｒａｔｅｄ ｄｒｉｖｅ ｅｌｅｃｔｒｏｎｉｃｓ）又はＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ）ハードドライブ、ＵＳＢ（Ｕｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）ポート、キーボード、マウス、パラレルポート、シリアルポート、フロッピー（登録商標）ディスクドライブ、デジタルアウトプットサポート（例えば、デジタルビデオインターフェース（ＤＶＩ））等が挙げられる。コンピューティングデバイス７０２は、揮発性及び／又は不揮発性メモリを含んでもよい。

本明細書において、"論理命令（ロジックインストラクション）"という言葉は、１つ以上の論理オペレーションを実行するために１つ以上の機械が理解可能な表現に関して使用されている。例えば、論理命令は、１つ以上のデータオブジェクトについて１つ以上のオペレーションを実行するためのプロセッサコンパイラが翻訳可能な命令を含む。しかしながら、これは単なる機械可読命令の一例に過ぎず、実施形態はこの点に関して限定されない。

本明細書において、"機械可読媒体"という言葉は、１つ以上の機械が理解可能な表現を保持可能なメディアに関して使用されている。例えば、コンピュータ可読媒体は、コンピュータ可読命令又はデータを格納する１つ以上の記憶デバイスを含む。そのような記憶デバイスとしては、例えば、光学、磁気又は半導体記憶媒体が含まれる。しかしながら、これは、コンピュータ可読媒体の単なる一例に過ぎず、実施形態はこの点に関して限定されない。

本明細書において、"論理（ロジック）"という言葉は、１つ以上の論理オペレーションを実行するための構造に関して使用されている。例えば、論理は、１つ以上の入力信号に基づいて１つ以上の出力信号を供給する回路を含む。このような回路としては、デジタル入力を受信してデジタル出力を供給する有限状態機械、又は１つ以上のアナログ信号に応じて１つ以上のアナログ出力信号を提供する回路を含む。このような回路は、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）又はＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）に設けられていてもよい。また、論理は、メモリに格納される機械可読命令を含んでもよく、機械可読命令を実行する処理回路と共に提供されていてもよい。しかしながら、これらは、論理を提供する構造の単なる一例に過ぎず、実施形態はこの点に関して限定されない。

本明細書に記載された方法のいくつかを、コンピュータ可読媒体における論理命令として具現化してもよい。プロセッサにおいて実行される場合、論理命令は、プロセッサを上述のような方法を実装する専用機械としてプログラムさせる。本明細書に記載された方法を実行する論理命令によって、プロセッサが構成される場合、プロセッサは、上述の方法を実行する構造によって構成される。また、本明細書に記載された方法は、例えば、ＦＰＧＡやＡＳＩＣにおける論理に要約されていてもよい。

本明細書の記載及び特許請求の範囲において"連結された（ｃｏｕｐｌｅｄ）"及び"接続された（ｃｏｎｎｅｃｔｅｄ）"、若しくはこれらの派生語が使用されている。特定の実施形態において、"接続された"という言葉は、２つ以上の要素が直接物理的に又は電気的に互いに接触していることを意味する。一方、"連結された"という言葉も、２つ以上の要素が直接物理的に又は電気的に接触していることを意味すると同時に、直接互いに接続されていないが互いに協働又は相互作用する関係にあることも意味する。

また、本明細書において、本発明の「一実施形態」又は「ある実施形態」との言葉は、実施形態に関連する特定の特徴、構造及び特性が、少なくとも本発明の実施形態の一つに含まれていることを意味する。したがって、本明細書中の様々な箇所で使用されている「一実施形態において」という表現は、同一の実施形態を意味している場合もあるが、示していない場合もある。

実施形態が特定の構造的な特徴及び／又は方法的な動作として説明されたが、特許請求の範囲に含まれる特徴は、上述した特定の構造又は動作に限定されるものではない。むしろ、特定の特徴や動作は、特許請求の範囲の技術的特徴を実装する形態例として開示されているものである。

Claims (25)

1. 電子デバイスにおいてメディアストリームを処理する方法であって、
   前記電子デバイスの電力制御ユニットにおいて、前記電子デバイスの第１プロセッシングユニットの電力状態予測モデルを構築する段階と、
   前記予測モデルを用いて、前記電子デバイスの第２プロセッシングユニットの活動を、前記第１プロセッシングユニットの活動周期と同期させる段階と
   を備える方法。
2. 前記電子デバイスの電力制御ユニットにおいて、第１プロセッシングユニットの電力状態予測モデルを構築する前記段階は、
   前記電子デバイスにおいて、動画ストリームの再生を開始する段階と、
   前記電力制御ユニットにおいて、前記動画ストリームの再生の間の前記第１プロセッシングユニットにおける状態遷移を監視する段階と、
   前記状態遷移と関連付けられたタイミング情報を使用して、前記第１プロセッシングユニットの前記電力状態予測モデルを構築する段階とを有する請求項１に記載の方法。
3. 前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記第１プロセッシングユニットの活動周期と同期させる前記段階は、
   グラフィックスフレームの処理の間は、前記第２プロセッシングユニットの実行を中断する段階と、
   前記グラフィックスフレームに関連付けられた状態情報を記憶する段階とを有する請求項１に記載の方法。
4. 前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記第１プロセッシングユニットの活動周期と同期させる前記段階は、
   前記第１プロセッシングユニットが低電力状態からアクティブ状態へと遷移する場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする段階をさらに有する請求項１に記載の方法。
5. 前記第２プロセッシングユニットにおいて動画ストリームを処理する段階と、
   前記予測モデルが、前記第１プロセッシングユニットが低電力状態に入ることを示した場合に、前記第２プロセッシングユニットの実行を中断する段階とをさらに備える請求項４に記載の方法。
6. 前記電力制御ユニットにおいて、前記第２プロセッシングユニットの動画処理レートを監視する段階と、
   前記動画処理レートが予め定められた閾値を下回った場合に、前記第２プロセッシングユニットをアクティブ状態にする段階とをさらに備える請求項３に記載の方法。
7. 前記電子デバイスにおいて動作するオペレーティングシステムからのティックにより、前記第１プロセッシングユニットを周期的にアクティブ状態とする請求項１に記載の方法。
8. 中央演算処理装置の電力状態予測モデルを構築し、前記予測モデルを用いて、電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる論理を備える装置。
9. 前記電子デバイスにおいて動画ストリームの再生を開始し、
   前記電子デバイスの電力制御ユニットにおいて、前記動画ストリームの再生の間の前記中央演算処理装置の状態遷移を監視し、
   前記状態遷移と関連付けられたタイミング情報を使用して、前記中央演算処理装置の前記電力状態予測モデルを構築する論理をさらに備える請求項８に記載の装置。
10. グラフィックスフレームの処理の間は、前記グラフィックスプロセッシングユニットの実行を中断し、
    前記グラフィックスフレームに関連付けられた状態情報を記憶する論理をさらに含む請求項８に記載の装置。
11. 前記中央演算処理装置が低電力状態からアクティブ状態へと遷移する場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする論理をさらに含む請求項８に記載の装置。
12. 前記グラフィックスプロセッシングユニットにおいて動画ストリームを処理し、
    前記予測モデルが、前記中央演算処理装置が低電力状態に入ることを示した場合に、前記グラフィックスプロセッシングユニットの実行を中断する論理をさらに含む請求項８に記載の装置。
13. 前記電子デバイスの電力制御ユニットにおいて、前記グラフィックスプロセッシングユニットの動画処理レートを監視し、
    前記動画処理レートが予め定められた閾値を下回った場合に、前記グラフィックスプロセッシングユニットをアクティブ状態にする論理をさらに含む請求項８に記載の装置。
14. 前記中央演算処理装置は、オペレーティングシステムからのティックにより、周期的にアクティブ状態とされる請求項８に記載の装置。
15. コンピュータ可読媒体に格納される論理命令を備えるコンピュータプログラム物品であって、
    前記論理命令は、プロセッシングデバイスによって実行されると、プロセッサを、オペレーションの実行により電子デバイスにおけるメディアストリームを処理するよう設定し、
    前記オペレーションは、
    前記電子デバイスの電力制御ユニットにおいて、前記電子デバイスにおける中央演算処理装置の電力状態予測モデルを構築する段階と、
    前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる段階と
    を備えるコンピュータプログラム物品。
16. 前記電子デバイスの電力制御ユニットにおいて、前記電子デバイスの中央演算処理装置の電力状態予測モデルを構築する前記段階は、
    前記電子デバイスにおいて、動画ストリームの再生を開始する段階と、
    前記電力制御ユニットにおいて、前記動画ストリームの再生の間の前記中央演算処理装置における状態遷移を監視する段階と、
    前記状態遷移と関連付けられたタイミング情報を使用して、前記中央演算処理装置の前記電力状態予測モデルを構築する段階とを有する請求項１５に記載のコンピュータプログラム物品。
17. 前記予測モデルを用いて、前記電子デバイスのグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる前記段階は、
    グラフィックスフレームの処理の間は、前記グラフィックスプロセッシングユニットの実行を中断する段階と、
    前記グラフィックスフレームに関連付けられた状態情報を記憶する段階とを有する請求項１５に記載のコンピュータプログラム物品。
18. 前記予測モデルを用いて、前記電子デバイスにおけるグラフィックスプロセッシングユニットの活動を、前記中央演算処理装置の活動周期と同期させる前記段階は、
    前記中央演算処理装置が低電力状態からアクティブ状態へと遷移する場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする段階をさらに有する請求項１７に記載のコンピュータプログラム物品。
19. 前記グラフィックスプロセッシングユニットにおいて動画ストリームを処理する段階と、
    前記予測モデルが、前記中央演算処理装置が低電力状態に入ることを示した場合に、前記グラフィックスプロセッシングユニットの実行を中断する段階とをさらに備える請求項１８に記載のコンピュータプログラム物品。
20. 前記電力制御ユニットにおいて、前記グラフィックスプロセッシングユニットの動画処理レートを監視する段階と、
    前記動画処理レートが予め定められた閾値を下回った場合に、前記グラフィックスプロセッシングユニットをアクティブ状態にする段階とをさらに備える請求項１７に記載のコンピュータプログラム物品。
21. 前記電子デバイスにおいて動作するオペレーティングシステムからのティックにより、前記中央演算処理装置を周期的にアクティブ状態とする請求項１５に記載のコンピュータプログラム物品。
22. 中央演算処理装置と
    グラフィックスプロセッシングユニットと、
    電力制御ユニットと
    を備える電子デバイスであって、
    前記電力制御ユニットは、
    前記電子デバイスにおける前記中央演算処理装置の電力状態予測モデルを構築し、前記予測モデルを使用して、前記電子デバイスにおける前記グラフィックスプロセッシングユニットの活動と、前記中央演算処理装置の活動周期とを同期させる論理を有する電子デバイス。
23. 前記電力制御ユニットは、
    前記電子デバイスにおいて動画ストリームの再生を開始し、前記電力制御ユニットにおいて、前記動画ストリームの再生の間の前記中央演算処理装置の状態遷移を監視し、
    前記状態遷移と関連付けられたタイミング情報を使用して、前記中央演算処理装置の前記電力状態予測モデルを構築する論理をさらに有する請求項２２に記載の電子デバイス。
24. 前記電力制御ユニットは、
    グラフィックスフレームの処理の間は、前記グラフィックスプロセッシングユニットの実行を中断し、前記グラフィックスフレームに関連付けられた状態情報を記憶する論理をさらに有する請求項２２に記載の電子デバイス。
25. 前記電力制御ユニットは、
    前記中央演算処理装置が、低電力状態からアクティブ状態へと遷移した場合に、前記グラフィックスプロセッシングユニットをアクティブ状態とする論理をさらに有する請求項２２に記載の電子デバイス。

Images