CN102156502A - 一种用于模拟集成电路不同电压域的无静态功耗电路装置 - Google Patents

一种用于模拟集成电路不同电压域的无静态功耗电路装置 Download PDF

Info

Publication number
CN102156502A
CN102156502A CN 201010604631 CN201010604631A CN102156502A CN 102156502 A CN102156502 A CN 102156502A CN 201010604631 CN201010604631 CN 201010604631 CN 201010604631 A CN201010604631 A CN 201010604631A CN 102156502 A CN102156502 A CN 102156502A
Authority
CN
China
Prior art keywords
grid
drain electrode
ven
inv1
inv2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010604631
Other languages
English (en)
Other versions
CN102156502B (zh
Inventor
黄胜明
张怀东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Botuo Electronic Technology Co., Ltd.
Original Assignee
WUXI GENGXIN INTEGRATION TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI GENGXIN INTEGRATION TECHNOLOGY CO LTD filed Critical WUXI GENGXIN INTEGRATION TECHNOLOGY CO LTD
Priority to CN 201010604631 priority Critical patent/CN102156502B/zh
Publication of CN102156502A publication Critical patent/CN102156502A/zh
Application granted granted Critical
Publication of CN102156502B publication Critical patent/CN102156502B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种用于模拟集成电路不同电压域的无静态功耗电路装置，其可以让使能电路达到零静态功耗。其包括4个连接端口:电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1～M6是PMOS晶体管，M7和M8是NMOS晶体管，INV1～INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接；M2的栅极和M3的漏极、M3和M4的栅极以及电容Cst的一端连接；M4和M5的漏极、M6的栅极以及M7的漏极连接；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。

Description

一种用于模拟集成电路不同电压域的无静态功耗电路装置
技术领域
本发明涉及模拟集成电路的无静态功耗电路技术领域，具体为一种用于模拟集成电路不同电压域的无静态功耗电路装置。
背景技术
电源管理集成电路如低压差电压调节器(LDO)和开关电压调节器(BUCK和BOOST)广泛应用于便携式电子产品/系统(如手机)中, 使能电路通常是这些电源管理等模拟集成电路要用到的一个单元电路。但是,在一个便携式电子系统中，电源管理电路的使能控制端通常由数字电路部分控制，而数字电路部分的电源电压和电源管理电路本身的电源电压一般不一致(处于不同电压域)。例如，数字部分电源电压为0.8~1.2V，电路本身的模拟部分电源电压为3.3~5.0V。因此,实际应用中, 便携式电子系统会较长时间处于睡眠待机状态时，使能电路在导通的情况下将有静态功耗。所以,电源管理电路的低功耗设计是必然的趋势。
发明内容
针对上述问题，本发明提供了一种用于模拟集成电路不同电压域的无静态功耗电路装置，其可以让使能电路达到零静态功耗。
其技术方案是这样的：其包括4个连接端口: 电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1、M2、M3、M4、M5、M6 是PMOS晶体管，M7和M8是NMOS晶体管，INV1、INV2、INV3、INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接在一起；M2的栅极和 M3的漏极、M3和M4的栅极以及电容Cst的一端连接在一起；M4和M5的漏极、M6的栅极以及M7的漏极连接在一起；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接在一起；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。
本发明采用上述电路，其可以使使能电路达到零静态功耗的前提下，其采用了小的电阻值和电容值，占用的芯片面积都很小。
附图说明
图1为用于模拟集成电路不同电压域的无静态功耗电路装置的电路原理图。
具体实施方式
本发明包括4个连接端口: 电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1、M2、M3、M4、M5、M6 是PMOS晶体管，M7和M8是NMOS晶体管，INV1、INV2、INV3、INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接在一起；M2的栅极和 M3的漏极、M3和M4的栅极以及电容Cst的一端连接在一起；M4和M5的漏极、M6的栅极以及M7的漏极连接在一起；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接在一起；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。
下面结合附图描述本发明的工作过程：当Vdd刚从0V上升到其应有值时，PMOS管M3需要对电容Cst充电。由于M3/M2/M4构成电流镜，且M2和M4的宽度为M3的2倍以上，M2和M4也有电流流过。结果是M6的栅极被充电至高电平Vdd，同时，电容Cbs上的电压V_Cbs升高。由于VEN_in接地，倒相器INV1的输出电压等于V_Cbs，使NMOS管M8导通，再使M5导通和M6截止。因此，INV3的输入为低电平，其输出为高电平，再经INV4反相，使VEN_out=0，即Vdd刚从0V上升时不会导致误使能。此时，倒相器INV3输出高电平，使PMOS管M1关断。当VEN_in上升至1V时，INV1中的NMOS管导通，使M8关断。同时，VEN_in通过电阻R1连接到导相器INV2中PMOS管的源极，因此，INV2的输出等于VEN_in，使NMOS管M7导通，之后PMOS管M6导通，M5截止。这样，INV3的输入端变为高电平，经过两级倒项器后，实现使能高电平输出(VEN_out=Vdd)。此时，倒相器INV3的输出为低电平，使M1导通，电容Cbs上的电压被充电至VEN_in(1V)。当VEN_in从1V下降至0V时，由于Cbs上所存储的电荷，使INV1的输出为1V，同时，INV2的输出为低电平(0V)，因此，M7截止，M8导通，再使M5导通和M6截止。因此，INV3的输入为低电平，其输出为高电平，再经INV4反相，使VEN_out=0，实现非使能。与此同时，Cbs上所存储的电荷通过INV1中的PMOS管向INV2和M8的输入端构成的寄生电容充电，直到Cbs上的电压下降至INV1中的 PMOS管微导通为止。之后，Cbs上的漏电将由M2补充，因为Cst同样存在着漏电。这样，Cbs上的电压使M8一直处于微导通状态，而M7则完全处于截止状态。因此，非使能状态能够保持。电容Cbs和Cst设计为0.5pF～1pF, R1设计为5K～10K。

Claims (1)

1.一种用于模拟集成电路不同电压域的无静态功耗电路装置，其特征在于：其包括4个连接端口: 电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1、M2、M3、M4、M5、M6 是PMOS晶体管，M7和M8是NMOS晶体管，INV1、INV2、INV3、INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接在一起；M2的栅极和 M3的漏极、M3和M4的栅极以及电容Cst的一端连接在一起；M4和M5的漏极、M6的栅极以及M7的漏极连接在一起；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接在一起；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。
CN 201010604631 2010-12-24 2010-12-24 一种用于模拟集成电路不同电压域的无静态功耗电路装置 Expired - Fee Related CN102156502B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010604631 CN102156502B (zh) 2010-12-24 2010-12-24 一种用于模拟集成电路不同电压域的无静态功耗电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010604631 CN102156502B (zh) 2010-12-24 2010-12-24 一种用于模拟集成电路不同电压域的无静态功耗电路装置

Publications (2)

Publication Number Publication Date
CN102156502A true CN102156502A (zh) 2011-08-17
CN102156502B CN102156502B (zh) 2013-04-10

Family

ID=44438033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010604631 Expired - Fee Related CN102156502B (zh) 2010-12-24 2010-12-24 一种用于模拟集成电路不同电压域的无静态功耗电路装置

Country Status (1)

Country Link
CN (1) CN102156502B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105743489A (zh) * 2016-03-28 2016-07-06 苏州瑞铬优电子科技有限公司 一种无静态功耗的电平转换电路
CN106301293A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 D型触发器及其信号传输方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754037A (en) * 1996-07-30 1998-05-19 Dallas Semiconductor Corporation Digitally adaptive biasing regulator
US20020047740A1 (en) * 2000-10-24 2002-04-25 Fujitsu Limited Level shift circuit and semiconductor device
CN101027620A (zh) * 2004-07-09 2007-08-29 莫赛德技术公司 用于最小化集成电路静态漏电的系统和方法
CN101075749A (zh) * 2007-06-21 2007-11-21 清华大学 零静态功耗感应方式控制的供电控制电路
CN101252292A (zh) * 2007-02-20 2008-08-27 精工爱普生株式会社 集成电路装置及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754037A (en) * 1996-07-30 1998-05-19 Dallas Semiconductor Corporation Digitally adaptive biasing regulator
US20020047740A1 (en) * 2000-10-24 2002-04-25 Fujitsu Limited Level shift circuit and semiconductor device
CN101027620A (zh) * 2004-07-09 2007-08-29 莫赛德技术公司 用于最小化集成电路静态漏电的系统和方法
CN101252292A (zh) * 2007-02-20 2008-08-27 精工爱普生株式会社 集成电路装置及电子设备
CN101075749A (zh) * 2007-06-21 2007-11-21 清华大学 零静态功耗感应方式控制的供电控制电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301293A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 D型触发器及其信号传输方法
CN106301293B (zh) * 2015-05-19 2019-02-26 中芯国际集成电路制造(上海)有限公司 D型触发器及其信号传输方法
CN105743489A (zh) * 2016-03-28 2016-07-06 苏州瑞铬优电子科技有限公司 一种无静态功耗的电平转换电路

Also Published As

Publication number Publication date
CN102156502B (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
US8786324B1 (en) Mixed voltage driving circuit
US9531336B2 (en) Operational amplifier and driving circuit
CN110475190B (zh) 一种mems传感器及启动电路
CN102707755A (zh) 一种内置补偿电容的线性电压调整器
CN102594299B (zh) 一种方波发生器电路
CN102931959A (zh) 一种用于上电复位电路中掉电后快速放电的电路
CN202711110U (zh) 一种低成本的上电时序控制电路
CN102156502B (zh) 一种用于模拟集成电路不同电压域的无静态功耗电路装置
CN103235625B (zh) 一种低电压跟随的电压基准电路
CN103269217A (zh) 输出缓冲器
CN103117740A (zh) 低功耗电平位移电路
CN203491978U (zh) 输出级电路、ab类放大器及电子设备
CN108829174B (zh) 线性稳压器电路
CN109582073B (zh) 一种半周期电容比例可编程带隙基准电路
EP2530842A1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
CN104079020B (zh) 电脑及其充电电路
CN103135642B (zh) 一种环路补偿电路
CN112650351B (zh) 一种亚阈值电压基准电路
CN208226983U (zh) Ldo和por的复用电路
CN204536968U (zh) 一种无外置电容的大功率ldo电路
Deleuran et al. A capacitor-free, fast transient response linear voltage regulator in a 180nm CMOS
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
CN219018797U (zh) 一种可实现模拟电路无静态功耗的电路装置
CN104867465A (zh) 负压信号生成电路
US20130127520A1 (en) Tracking circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHANGZHOU BOTUO ELECTRONICS TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: WUXI GENGXIN INTEGRATION TECHNOLOGY CO., LTD.

Effective date: 20130311

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 214028 WUXI, JIANGSU PROVINCE TO: 213000 CHANGZHOU, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20130311

Address after: 213000, room 3, building 18, 503 Huashan Road, Xinbei District, Jiangsu, Changzhou

Applicant after: Changzhou Botuo Electronic Technology Co., Ltd.

Address before: 214028 No. 21-1 Changjiang Road, New District, Jiangsu, Wuxi 603

Applicant before: Wuxi Gengxin Integration Technology Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130410

Termination date: 20131224