CN219018797U - 一种可实现模拟电路无静态功耗的电路装置 - Google Patents

Abstract

本实用新型涉及电源系统技术领域，具体公开了一种可实现模拟电路无静态功耗的电路装置，包括一种可实现模拟电路无静态功耗的电路装置，包括高压Vdd、低压Vss、输入Vin和输出Vout；PMOS晶体管PM1、PM2、PM3、PM4、PM5、PM6，NMOS晶体管NM1、NM2和反相器INV1、INV2、INV3、INV4；INV1的电源连接PM2的漏极；INV2的电源连接到电阻R1的另一端；INV2的输出端连接到NM1的栅极和PM1的漏极，本实用新型的电路装置在睡眠待机状态下，输入Vin仅仅通过电阻R1，也就是说在睡眠待机状态下的使能电路仅在电阻R1产生损耗，在电阻R1阻值较大的情况下，这个损耗可以忽略不计，达到无静态功耗的目的。

Description

一种可实现模拟电路无静态功耗的电路装置

技术领域

本实用新型涉及电源系统技术领域，具体涉及一种可实现模拟电路无静态功耗的电路装置。

背景技术

电源管理集成电路如低压差电压调节器(LDO)和开关电压调节器(BUCK和BOOST)广泛应用于便携式电子产品中，如手机、平板电脑等。

使能电路通常是这些电源管理等模拟集成电路要用到的一个电路单元。但是，在一个便携式电子系统中，电源管理电路的使能控制端通常由数字电路控制，而数字电路部分的电源电压为0.8～1.2V，电路本身的模拟部分电源电压为3.3～5.0V。因此，实际应用中，便携式电子系统会较长时间处于睡眠待机状态，使能电路在导通的情况下将有静态功耗。所以，电源管理电路的低功耗设计是必然趋势。

针对上述问题，本实用新型方案提出了一种可实现模拟电路无静态功耗的电路装置，其可以让使能电路达到零静态功耗。

实用新型内容

本实用新型的目的在于提供一种可实现模拟电路无静态功耗的电路装置，解决以下技术问题：

如何让电源管理电路的使能电路达到零静态功耗。

本实用新型的目的可以通过以下技术方案实现：

一种可实现模拟电路无静态功耗的电路装置，包括：

高压Vdd、低压Vss、输入Vin和输出Vout；PMOS晶体管PM1、PM2、PM3、PM4、PM5、PM6，NMOS晶体管NM1、NM2和反相器INV1、INV2、INV3、INV4；

所述输入Vin连接电阻R1和反相器INV1的输入端；INV1的电源连接PM2的漏极；INV1的输入端连接到NM2的栅极和反相器INV2的输入端；INV2的电源连接到电阻R1的另一端；INV2的输出端连接到NM1的栅极和PM1的漏极；PM4和PM5的漏极和PM6的栅极以及NM1的漏极连接；PM5的栅极和PM6的漏极以及NM2的漏极以及反相器INV3的输入端连接；INV3的输出端连接到INV4的输入端和PM1的栅极；PM2、PM3、PM4、PM5、PM6的源极、INV3和INV4的电源端均连接至高压Vdd，INV1、INV2、INV3、INV4的接地端、及NM1和NM2的源极均连接至低压Vss。

通过上述技术方案：在睡眠待机状态下，输入Vin仅仅通过电阻R1，也就是说在睡眠待机状态下的使能电路仅在电阻R1产生损耗，在电阻R1阻值较大的情况下，这个损耗可以忽略不计，达到无静态功耗的目的。

优选的：所述输出Vout为INV4的输出端。

优选的：所述PM1的源极和PM2的漏极以及电容C1的一端连接；PM2的栅极和PM4的栅极及PM3的漏极和栅极以及电容C2的一端连接，电容C1和C2的另一端连接至低压Vss。

优选的：所述高压Vdd为电路本身的模拟部分电源，其电压范围在3.3～5.0V，所述低压Vss为接地电压。

优选的：所述输入Vin是数字电路部分的电源电压，其电压范围在0.8～1.2V。

电阻R1的阻值范围在1～5MΩ。

本实用新型的有益效果：

(1)本实用新型的电路装置在睡眠待机状态下，输入Vin仅仅通过电阻R1，也就是说在睡眠待机状态下的使能电路仅在电阻R1产生损耗，在电阻R1阻值较大的情况下，这个损耗可以忽略不计，达到无静态功耗的目的。

(2)本实用新型使用的电气元件种类少，相同的电气元件可以由同一个熟练工进行组装，便于减少加工的组装流程，提升组装效率。

附图说明

下面结合附图对本实用新型作进一步的说明。

图1是本实用新型的待机无静态功耗电路原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

本实用新型实施例中的一种可实现模拟电路无静态功耗的电路装置，参考图1，包括：

高压Vdd、低压Vss、输入Vin和输出Vout；PMOS晶体管PM1、PM2、PM3、PM4、PM5、PM6，NMOS晶体管NM1、NM2和反相器INV1、INV2、INV3、INV4；

输入Vin连接电阻R1和反相器INV1的输入端；INV1的电源连接PM2的漏极；INV1的输入端连接到NM2的栅极和反相器INV2的输入端；INV2的电源连接到电阻R1的另一端；INV2的输出端连接到NM1的栅极和PM1的漏极；PM4和PM5的漏极和PM6的栅极以及NM1的漏极连接；PM5的栅极和PM6的漏极以及NM2的漏极以及反相器INV3的输入端连接；INV3的输出端连接到INV4的输入端和PM1的栅极；PM2、PM3、PM4、PM5、PM6的源极、INV3和INV4的电源端均连接至高压Vdd，INV1、INV2、INV3、INV4的接地端、及NM1和NM2的源极均连接至低压Vss。

输出Vout为INV4的输出端，将INV4的输出端直连在电源上，可以减少零部件的使用。

PM1的源极和PM2的漏极以及电容C1的一端连接；PM2的栅极和PM4的栅极及PM3的漏极和栅极以及电容C2的一端连接，电容C1和C2的另一端连接至低压Vss，电容C1和电容C2的作用为在电路切换状态时维持电路稳定，减少不必要的消耗。

高压Vdd为电路本身的模拟部分电源，其电压范围在3.3～5.0V，一般为5.0V，低压Vss为接地电压，一般为0V。

输入Vin是数字电路部分的电源电压，其电压范围在0.8～1.2V。

电阻R1的阻值范围在1～5MΩ。

使用原理：在待机状态下，输出Vout为低电平状态，由于待机情况下大部分电路处于断路状态，待机消耗主要来自于数字电路，此时数字电路部分的电源电压的对应的导通电路为，从输入Vin到电阻R1，再经过栅极为低电平的反相器INV2，最终到达NM2的栅极，在这个导通电路中，输入Vin仅仅通过电阻R1，也就是说在睡眠待机状态下的使能电路仅在电阻R1产生损耗，在电阻R1阻值较大的情况下，这个损耗可以忽略不计，达到无静态功耗的目的，然后在切换使能电路的状态时，电容C1和电容C2会维持使能电路从断电到通电状态过程中电路的稳定性，减少使能电路的开关切换过程中的消耗。

以上对本实用新型的一个实施例进行了详细说明，但所述内容仅为本实用新型的较佳实施例，不能被认为用于限定本实用新型的实施范围。凡依本实用新型申请范围所作的均等变化与改进等，均应仍归属于本实用新型的专利涵盖范围之内。

Claims (6)

1.一种可实现模拟电路无静态功耗的电路装置，其特征在于，包括高压Vdd、低压Vss、输入Vin和输出Vout；PMOS晶体管PM1、PM2、PM3、PM4、PM5、PM6，NMOS晶体管NM1、NM2和反相器INV1、INV2、INV3、INV4；

所述输入Vin连接电阻R1和反相器INV1的输入端；INV1的电源连接PM2的漏极；INV1的输入端连接到NM2的栅极和反相器INV2的输入端；INV2的电源连接到电阻R1的另一端；INV2的输出端连接到NM1的栅极和PM1的漏极；PM4和PM5的漏极和PM6的栅极以及NM1的漏极连接；PM5的栅极和PM6的漏极以及NM2的漏极以及反相器INV3的输入端连接；INV3的输出端连接到INV4的输入端和PM1的栅极；PM2、PM3、PM4、PM5、PM6的源极、INV3和INV4的电源端均连接至高压Vdd，INV1、INV2、INV3、INV4的接地端、及NM1和NM2的源极均连接至低压Vss。

2.根据权利要求1所述的一种可实现模拟电路无静态功耗的电路装置,其特征在于，所述输出Vout为INV4的输出端。

3.根据权利要求1所述的一种可实现模拟电路无静态功耗的电路装置,其特征在于，所述PM1的源极和PM2的漏极以及电容C1的一端连接；PM2的栅极和PM4的栅极及PM3的漏极和栅极以及电容C2的一端连接，电容C1和C2的另一端连接至低压Vss。

4.根据权利要求1所述的一种可实现模拟电路无静态功耗的电路装置,其特征在于，所述高压Vdd为电路本身的模拟部分电源，其电压范围在3.3～5.0V，所述低压Vss为接地电压。

5.根据权利要求1所述的一种可实现模拟电路无静态功耗的电路装置,其特征在于，所述输入Vin是数字电路部分的电源电压，其电压范围在0.8～1.2V。

6.根据权利要求1所述的一种可实现模拟电路无静态功耗的电路装置,其特征在于，所述电阻R1的阻值范围在1～5MΩ。

Images