CN102136466A - 栅驱动mosfet的静电放电测试结构及系统 - Google Patents
栅驱动mosfet的静电放电测试结构及系统 Download PDFInfo
- Publication number
- CN102136466A CN102136466A CN 201010102369 CN201010102369A CN102136466A CN 102136466 A CN102136466 A CN 102136466A CN 201010102369 CN201010102369 CN 201010102369 CN 201010102369 A CN201010102369 A CN 201010102369A CN 102136466 A CN102136466 A CN 102136466A
- Authority
- CN
- China
- Prior art keywords
- resistance
- electrostatic discharge
- discharge testing
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种栅驱动MOSFET的静电放电测试结构，包括MOSFET和可调电阻，MOSFET的栅极与栅极焊盘连接，MOSFET的源极与源极焊盘连接，栅极焊盘与源极焊盘间连接可调电阻，可调电阻接入栅驱动MOSFET的静电放电测试结构的电阻值根据栅偏置的需要进行调节。本发明还公开了一种栅驱动MOSFET的静电放电测试系统。根据本发明的结构和系统能够有效减小栅驱动MOSFET的静电放电测试结构和系统在版图设计中占据的空间，提高栅驱动MOSFET的静电放电测试结构和系统的版图设计的效率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种栅驱动金属氧化物半导体场效应晶体管(MetatOxide Semicoductor Field Effect Transistor，以下简称：MOSFET)的静电放电(Electrostatic Discharge)测试结构及系统。
背景技术
互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，以下简称CMOS)技术已经步入亚微米时代，但随之而来的高级工艺开发的复杂性给提高静电放电网络的鲁棒性带来了很多困难。现有技术为解决这一问题，通常通过采用栅驱动(gate-driven)技术来提高静电放电网络的鲁棒性，而采用栅驱动技术需要产生栅偏置，因此在版图设计开发过程中需要解决由于采用栅驱动技术所带来的如何有效地产生栅偏置效应的问题。
图1A是现有技术进行静电放电测试时栅偏置对N型MOSFET的人体放电模型(Human Body Model，以下简称HBM)的静电放电鲁棒性的影响的效果图。如图1A所示，其中，横坐标为栅偏压VG(单位为伏特)，纵坐标为HBM击穿电压(单位为千伏特)，沟道宽度W＝600微米的N型MOSFET器件的HBM击穿电压随栅偏置变化曲线为101A，沟道宽度W＝200微米的NMOSFET器件的HBM击穿电压随栅偏置变化曲线为102A。当栅偏置增加时，击穿电压也会相应增加。而击穿电压越大，N型MOSFET的鲁棒性就越强。由此可以看出，栅偏置在静电放电测试过程中可以有效提高静电放电网络的鲁棒性。但因为静电放电耐压能力在栅遭受过应力时会降低，因此当栅偏置增大到一定程度时，击穿电压会相应减小。因此，随着栅偏置的变化，击穿电压存在一个峰值。此时就需要选择合适大小的栅偏置，来使击穿电压达到最大值，从而使静电放电网络的鲁棒性最强。
图1B是现有技术进行栅驱动MOSFET的静电放电测试的栅驱动MOSFET的静电放电测试结构的结构图。如图1B所示，MOSFET101B的漏极与漏极焊盘102B连接，MOSFET101B的源极与源极焊盘103B连接。在MOSFET101B的栅极和源极焊盘103B间接有多晶硅电阻104B。此时，在漏极端加脉冲时，通过栅漏电容耦合效应，使MOSFET101B的栅上出现一个短暂的电压，进而达到产生栅偏置的目的。因为与电阻104B的不同电阻值相对应有不同的栅偏压和弛豫时间，因此MOSFET101B的栅极上产生的电压和电压的保持时间都会有所不同。此时，由于电阻104B的电阻值是固定的，要获取不同栅偏置的MOSFET的静电放电测试效果，就要针对不同栅偏置相应设计包括具有相应电阻值的电阻104B在内的测试结构，而这些结构类似的测试结构在版图设计中会占据很大空间。进而导致设计人员在选择电阻值时，为了节约版图空间，谨慎、保守地选择电阻值，这对MOSFET静电放电测试结构的版图设计也是不利的。
现有技术在采用栅驱动技术进行MOSFET的静电放电测试结构的版图设计过程中，产生栅偏置效应的MOSFET的静电放电测试结构有以下几种：第一种栅驱动MOSFET的静电放电测试结构是直接在MOSFET上施加栅偏置，而这种静电放电测试结构由于技术上的困难而很难实现，因此很少使用。第二种栅驱动MOSFET的静电放电测试结构是在栅极和源极间串联电阻，通过栅漏电容耦合效应产生栅偏置，但采用这种MOSFET的静电放电测试结构存在浪费版图空间，版图设计效率低的问题。
同时，现有技术在进行栅驱动MOSFET的静电放电测试时，栅驱动MOSFET的静电放电测试系统中有多个栅驱动MOSFET的静电放电测试结构，这些测试结构中的MOSFET的栅极和源极间均接有用来产生栅偏置的电阻。采用这种技术方案，会使各个栅驱动MOSFET的静电放电测试结构中的电阻在整个栅驱动MOSFET的静电放电测试系统中占据很大的版图空间，从而造成版图空间的浪费。
因此，如何设计栅驱动MOSFET的静电放电测试结构和系统来减小栅驱动MOSFET的静电放电测试结构在版图设计中占据的空间，提高栅驱动MOSFET的静电放电测试结构的版图设计的效率就成为亟待解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为解决栅驱动MOSFET的静电放电测试结构和系统在版图设计中占据的空间大的问题，提高栅驱动MOSFET的静电放电测试结构和系统的版图设计的效率，本发明提供了一种栅驱动MOSFET的静电放电测试结构，包括金属氧化物半导体场效应晶体管和可调电阻，
所述金属氧化物半导体场效应晶体管的栅极与栅极焊盘连接，所述金属氧化物半导体场效应晶体管的源极与源极焊盘连接，
所述栅极焊盘与所述源极焊盘间连接所述可调电阻，所述可调电阻接入所述栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值根据栅偏置的需要进行调节。
进一步的，所述连接通过包括金属线在内的导体进行。
进一步的，所述可调电阻包括线形电阻，所述线形电阻有多个电阻焊盘，所述多个电阻焊盘中的两个电阻焊盘间的线形电阻长度与所述两个电阻焊盘间的电阻值成正比。
进一步的，所述源极焊盘和所述栅极焊盘分别与所述多个电阻焊盘中的第一电阻焊盘和第二电阻焊盘连接，所述第一电阻焊盘到第二电阻焊盘间的线形电阻长度等于需要接入所述栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值所对应的线形电阻长度。
本发明还提供了一种栅驱动MOSFET的静电放电测试系统，包括：多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构，
所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构中的每一个包括：金属氧化物半导体场效应晶体管，
所述金属氧化物半导体场效应晶体管的栅极与栅极焊盘连接，所述金属氧化物半导体场效应晶体管的源极与源极焊盘连接，
其中，所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构共享一个可调电阻，
所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构中的待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的金属氧化物半导体场效应晶体管的栅极焊盘与源极焊盘间连接所述可调电阻，所述可调电阻接入所述待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值根据栅偏置的需要进行调节；
所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构中不进行静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的金属氧化物半导体场效应晶体管的栅极焊盘和源极焊盘间断开与所述可调电阻的连接。
进一步的，所述可调电阻包括线形电阻，所述线形电阻有多个电阻焊盘，所述多个电阻焊盘中的两个电阻焊盘间的线形电阻长度与所述两个电阻焊盘间的电阻值成正比。
进一步的，所述待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的所述金属氧化物半导体场效应晶体管的所述栅极焊盘和所述源极焊盘分别与所述多个电阻焊盘中的第一电阻焊盘和第二电阻焊盘连接，
所述第一电阻焊盘到所述第二电阻焊盘间的线形电阻长度等于需要接入所述待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值所对应的线形电阻长度。
本发明提供了一种栅驱动MOSFET的静电放电测试结构及系统，以减小栅驱动MOSFET的静电放电测试结构和系统在版图设计中占据的空间，提高版图设计的效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A是现有技术进行栅驱动MOSFET的静电放电测试时栅偏置对N型MOSFET的人体放电模型的静电放电鲁棒性的影响的效果图；
图1B是现有技术进行栅驱动MOSFET的静电放电测试的栅驱动MOSFET的静电放电测试结构的结构图；
图2是根据本发明的一个实施例的栅驱动MOSFET的静电放电测试结构的结构图；
图3A是根据本发明的一个实施例的栅驱动MOSFET的静电放电测试结构的线形电阻的结构图；
图3B是根据本发明的一个实施例的栅驱动MOSFET的静电放电测试系统的结构图；
图3C是根据本发明的优选实施例的栅驱动MOSFET的静电放电测试系统的结构图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的结构和系统，以便说明本发明是如何解决栅驱动MOSFET的静电放电测试结构和系统在版图设计中占据的空间大，浪费版图空间，版图设计的效率低的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图2是根据本发明的一个实施例的栅驱动MOSFET的静电放电测试结构的结构图。如图2所示，本实施例的栅驱动MOSFET的静电放电测试结构可以包括MOSFET202，其中MOSFET202的栅极与栅极焊盘204连接，源极与源极焊盘203连接。
举例来说，在栅驱动MOSFET的静电放电测试结构的版图设计过程中，将MOSFET202的栅极连接到测试结构的版图上与其对应的栅极焊盘204上，将MOSFET202的源极连接到测试结构的版图上与其对应的源极焊盘203上，同时，MOSFET202的漏极连接到测试结构的版图上与其对应的漏极焊盘201上。这里的连接不局限于通过金属线进行连接，也包括本领域技术人员通过其他导体进行连接。
栅极焊盘204与源极焊盘203间连接可调电阻205，可调电阻205接入栅驱动MOSFET的静电放电测试结构的电阻值根据栅偏置的需要进行调节。
具体地，为通过采用栅驱动技术来提高静电放电网络的鲁棒性，需要相应产生栅偏置。因此要在栅极焊盘204与源极焊盘203间连接可调电阻205来产生栅偏置。可调电阻205可选择压控可调电阻等可调电阻元件，所选择的可调电阻元件只需保证可调电阻205接入栅驱动MOSFET的静电放电测试结构的电阻值可根据栅偏置的需要进行调节即可。由于栅偏置的大小和持续时间与栅极焊盘204与源极焊盘203间连接的可调电阻205的电阻值的大小存在对应关系，因此，可调电阻205接入栅驱动MOSFET的静电放电测试结构的电阻值可根据栅偏置的需要进行选择，并且通过使用可调电阻205，这种选择是在不对可调电阻205进行替换，不针对不同的电阻值设计不同的栅驱动MOSFET的静电放电测试结构的前提下进行的。栅极焊盘204与源极焊盘203可以直接通过金属线或其他导体与可调电阻205连接。通过选择合适的接入栅驱动MOSFET的静电放电测试结构的电阻值，产生栅驱动MOSFET的静电放电测试结构所需要的栅偏置。
本实施例的栅驱动MOSFET的静电放电测试结构可以在栅驱动MOSFET的静电放电测试结构的版图设计过程中，不需针对不同的电阻值设计不同的栅驱动MOSFET的静电放电测试结构，进而不需考虑针对不同的电阻值所设计的不同的栅驱动MOSFET的静电放电测试结构所占的版图空间。达到节约版图空间，避免重复劳动，提高版图设计的效率的目的。
优选地，图3A是根据本发明的一个优选实施例的栅驱动MOSFET的静电放电测试结构的线形电阻的结构图。如图3A所示，本优选实施例的结构在图2所示的结构的基础上，可以进一步包括：
可调电阻为线形电阻302，线形电阻302有多个电阻焊盘301与其连接，这些电阻焊盘301中的任意两个电阻焊盘301间的线形电阻302长度与这两个电阻焊盘301间的电阻值成正比。可调电阻205采用线形电阻302可以保证所选线形电阻302的长度与电阻值相对应，并且电阻焊盘301可以根据实际需要进行数量和位置的调整，从而容易得到栅驱动MOSFET的静电放电测试时所需的电阻值。此时，只需知道接入栅驱动MOSFET的静电放电测试结构的线形电阻302的长度，即可对应得出线形电阻302接入栅驱动MOSFET的静电放电测试结构的电阻值。与采用压控可调电阻等可调电阻元件相比，在设计栅驱动MOSFET的静电放电测试结构的过程中，可以省去调节可调电阻元件的电阻值的步骤，可以进一步节约设计栅驱动MOSFET的静电放电测试结构的时间，进一步提高栅驱动MOSFET的静电放电测试结构的设计效率。
源极焊盘203与线形电阻302的电阻焊盘301中的第一电阻焊盘3012连接。源极焊盘203通过与线形电阻302的电阻焊盘301中的第一电阻焊盘3012连接，进而与线形电阻302的与第一电阻焊盘3012所对应的位置连接。
栅极焊盘204与线形电阻302的电阻焊盘301中的第二电阻焊盘3011连接。栅极焊盘204通过与线形电阻302的电阻焊盘301中的第二电阻焊盘3011连接，进而与线形电阻302的与第二电阻焊盘3011所对应的位置连接。此时，栅极焊盘204和源极焊盘203间所连接的线形电阻301的长度就是第一电阻焊盘3012和第二电阻焊盘3011在线形电阻302上所对应的位置间的线形电阻302长度，而这个长度也相应对应着线形电阻302接入栅驱动MOSFET的静电放电测试结构的电阻值。需要说明的是，这里为了方便说明，对图3A所示的第一电阻焊盘3012和第二电阻焊盘3011进行了一定的限定，但本领域技术人员应该明了，就本发明所公开的技术方案来说，源极焊盘203和栅极焊盘204所连接的线形电阻302的电阻焊盘301中的第一电阻焊盘3012和第二电阻焊盘3011是任意的，只要保证栅极焊盘204连接的电阻焊盘301到源极焊盘203连接的电阻焊盘301间的线形电阻长度等于需要接入栅驱动MOSFET的静电放电测试结构的电阻值的大小所对应的线形电阻的长度。也就是说，在保证栅极焊盘204连接的电阻焊盘301到源极焊盘203连接的电阻焊盘301间的线形电阻长度等于需要接入栅驱动MOSFET的静电放电测试结构的电阻值的大小所对应的线形电阻302的长度的前提下，源极焊盘203和栅极焊盘204可以与线形电阻302的任意两个电阻焊盘301连接。
图3B是根据本发明的一个实施例的栅驱动MOSFET的静电放电测试系统的结构图。如图3B所示，本实施例的栅驱动MOSFET的静电放电测试系统包括：
两个栅驱动MOSFET的静电放电测试结构A和B。
栅驱动MOSFET的静电放电测试结构A包括：MOSFET202A，栅驱动MOSFET的静电放电测试结构B包括：MOSFET202B。
MOSFET202A的栅极与栅极焊盘204A连接，MOSFET202A的源极与源极焊盘203A连接，MOSFET202A的漏极与漏极焊盘201A连接。MOSFET202B的栅极与栅极焊盘204B连接，MOSFET202B的源极与源极焊盘203B连接，MOSFET202A的漏极与漏极焊盘201B连接。
两个栅驱动MOSFET的静电放电测试结构A和B共享一个可调电阻205。也就是说，通过两个栅驱动MOSFET的静电放电测试结构A和B共享一个可调电阻205，在版图中节约了一个电阻的空间，从而达到了节约版图空间的目的。可调电阻205可选择压控可调电阻等可调电阻元件，只需保证可调电阻205接入MOSFET的静电放电测试结构的电阻值可按需要进行调节即可。
两个栅驱动MOSFET的静电放电测试结构A和B中的待静电放电测试的栅驱动MOSFET的静电放电测试结构的MOSFET的栅极焊盘与源极焊盘间连接可调电阻205。
现以栅驱动MOSFET的静电放电测试结构A为待静电放电测试的栅驱动MOSFET的静电放电测试结构为例进行说明。
待静电放电测试的栅驱动MOSFET的静电放电测试结构A的MOSFET202A的栅极焊盘204A与源极焊盘203A间连接可调电阻205，可调电阻205接入栅驱动MOSFET的静电放电测试结构A的电阻值可根据栅偏置的需要进行调节。可调电阻205接入栅驱动MOSFET的静电放电测试结构A的电阻值可根据栅偏置的需要进行选择，并且这种选择是在不对可调电阻205进行替换，不针对不同的电阻值设计不同的栅驱动MOSFET的静电放电测试结构的前提下进行的。可调电阻205可选择压控可调电阻等可调电阻元件，所选择的可调电阻元件只需保证可调电阻205接入待静电放电测试的栅驱动MOSFET的静电放电测试结构A的电阻值可根据栅偏置的需要进行调节即可。栅极焊盘204A与源极焊盘203A可以直接通过金属线或其他导体与可调电阻205连接。通过合适的接入栅驱动MOSFET的静电放电测试结构A的电阻值，产生栅驱动MOSFET的静电放电测试结构A所需要的栅偏置。
两个栅驱动MOSFET的静电放电测试结构A和B中不进行静电放电测试的栅驱动MOSFET的静电放电测试结构B的MOSFET的栅极焊盘204B和源极焊盘203B间断开与可调电阻205的连接。也就是说，不进行静电放电测试的栅驱动MOSFET的静电放电测试结构B通过断开栅极焊盘204B和源极焊盘203B与可调电阻205的连接，实现了将栅驱动MOSFET的静电放电测试结构B与可调电阻205的断开。从而保证了不进行静电放电测试的栅驱动MOSFET的静电放电测试结构B不会对待静电放电测试的栅驱动MOSFET的静电放电测试结构A产生干扰。
需要进行说明的是，虽然本实施例仅给出了两个栅驱动MOSFET的静电放电测试结构A和B的实现方式。但本发明并非局限于此，本领域技术人员应该明了，根据本实施例所披露的内容进行简单的扩展，是完全可以得出3个及3个以上的栅驱动MOSFET的静电放电测试结构共享一个可调电阻205的具体实施方式，因此，包括3个及3个以上栅驱动MOSFET的静电放电测试结构的栅驱动MOSFET的静电放电测试系统也应纳入本发明的范围。
本实施例通过多个栅驱动MOSFET的静电放电测试结构共享一个可调电阻205，在版图中节约了电阻所占的空间，达到了节约版图空间的目的。
优选地，图3C是根据本发明的优选实施例的栅驱动MOSFET的静电放电测试系统的结构图。如图3C所示，可调电阻为线形电阻302，线形电阻302有多个电阻焊盘与其连接，这些电阻焊盘中的任意两个电阻焊盘间的线形电阻302的长度与这两个电阻焊盘间的电阻值成正比。
两个栅驱动MOSFET的静电放电测试结构A和B中待静电放电测试的栅驱动MOSFET的静电放电测试结构A的栅极焊盘204A和源极焊盘203A分别与两个电阻焊盘中的第一电阻焊盘301AG和第二电阻焊盘301AS连接。
栅极焊盘204A连接的第一电阻焊盘301AG到源极焊盘203A连接的第二电阻焊盘301AS间的线形电阻长度等于需要接入栅驱动MOSFET的静电放电测试结构的电阻值的大小所对应的线形电阻的长度。
需要说明的是，源极焊盘203A和栅极焊盘204A所连接的线形电阻302的电阻焊盘是任意的，只要保证栅极焊盘204连接的电阻焊盘到源极焊盘203A连接的电阻焊盘间的线形电阻长度等于需要接入栅驱动MOSFET的静电放电测试结构的电阻值的大小所对应的线形电阻的长度。也就是说，在保证栅极焊盘204A连接的电阻焊盘到源极焊盘203A连接的电阻焊盘间的线形电阻长度等于需要接入栅驱动MOSFET的静电放电测试结构的电阻值的大小所对应的线形电阻的长度的前提下，源极焊盘203A和栅极焊盘204A可以与任意两个线形电阻302的电阻焊盘连接。
两个栅驱动MOSFET的静电放电测试结构A和B中不进行静电放电测试的栅驱动MOSFET的静电放电测试结构B的栅极焊盘204B和源极焊盘203B间断开与线形电阻302的连接。栅驱动MOSFET的静电放电测试结构B的栅极焊盘204B和源极焊盘203B间断开与线形电阻302的连接可通过断开栅极焊盘204B与第一电阻焊盘301BG和源极焊盘203B与第二电阻焊盘301BS之间的连接实现。这样就实现了将栅驱动MOSFET的静电放电测试结构B与可调电阻302的断开。从而保证了不进行静电放电测试的栅驱动MOSFET的静电放电测试结构B不会对待静电放电测试的栅驱动MOSFET的静电放电测试结构A产生干扰。
需要进行说明的是，虽然本实施例仅给出了两个栅驱动MOSFET的静电放电测试结构A和B的实现方式。但本发明并非局限于此，本领域技术人员应该明了，根据本实施例所披露的内容进行简单的扩展，是完全可以得出3个及3个以上的栅驱动MOSFET的静电放电测试结构共享一个线形电阻302的具体实施方式，因此，包括3个及3个以上栅驱动MOSFET的静电放电测试结构的栅驱动MOSFET的静电放电测试系统也应纳入本发明的范围。
本实施例通过多个栅驱动MOSFET的静电放电测试结构共享一个线形电阻302。在设计栅驱动MOSFET的静电放电测试结构的过程中，可以省去调节可调电阻元件的电阻值的步骤，可以进一步节约设计栅驱动MOSFET的静电放电测试结构的时间，进一步提高栅驱动MOSFET的静电放电测试结构的设计效率。
本发明的栅驱动MOSFET的静电放电测试结构和系统可以在栅驱动MOSFET的静电放电测试结构的版图设计过程中，不需针对不同的电阻值设计不同的栅驱动MOSFET的静电放电测试结构，进而不需考虑针对不同的电阻值所设计的不同的栅驱动MOSFET的静电放电测试结构所占的版图空间。同时，通过多个栅驱动MOSFET的静电放电测试结构共享一个电阻，达到节约版图空间，避免重复劳动，提高版图设计的效率的目的。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (7)
1.一种栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构，包括金属氧化物半导体场效应晶体管和可调电阻，
所述金属氧化物半导体场效应晶体管的栅极与栅极焊盘连接，所述金属氧化物半导体场效应晶体管的源极与源极焊盘连接，
所述栅极焊盘与所述源极焊盘间连接所述可调电阻，所述可调电阻接入所述栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值根据栅偏置的需要进行调节。
2.根据权利要求1所述的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构，其特征在于，所述连接通过包括金属线在内的导体进行。
3.根据权利要求1或2所述的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构，其特征在于，所述可调电阻包括线形电阻，所述线形电阻有多个电阻焊盘，所述多个电阻焊盘中的两个电阻焊盘间的线形电阻长度与所述两个电阻焊盘间的电阻值成正比。
4.根据权利要求3所述的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构，其特征在于，所述源极焊盘和所述栅极焊盘分别与所述多个电阻焊盘中的第一电阻焊盘和第二电阻焊盘连接，所述第一电阻焊盘到所述第二电阻焊盘间的线形电阻长度等于需要接入所述栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值所对应的线形电阻长度。
5.一种栅驱动金属氧化物半导体场效应晶体管的静电放电测试系统，包括：多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构，
所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构中的每一个包括：金属氧化物半导体场效应晶体管，
所述金属氧化物半导体场效应晶体管的栅极与栅极焊盘连接，所述金属氧化物半导体场效应晶体管的源极与源极焊盘连接，
其中，所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构共享一个可调电阻，
所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构中的待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的金属氧化物半导体场效应晶体管的栅极焊盘与源极焊盘间连接所述可调电阻，所述可调电阻接入所述待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值根据栅偏置的需要进行调节；
所述多个栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构中不进行静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的金属氧化物半导体场效应晶体管的栅极焊盘和源极焊盘间断开与所述可调电阻的连接。
6.根据权利要求5所述的栅驱动金属氧化物半导体场效应晶体管的静电放电测试系统，其特征在于，所述可调电阻包括线形电阻，所述线形电阻有多个电阻焊盘，所述多个电阻焊盘中的两个电阻焊盘间的线形电阻长度与所述两个电阻焊盘间的电阻值成正比。
7.根据权利要求6所述的栅驱动金属氧化物半导体场效应晶体管的静电放电测试系统，其特征在于，所述待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的所述金属氧化物半导体场效应晶体管的所述栅极焊盘和所述源极焊盘分别与所述多个电阻焊盘中的第一电阻焊盘和第二电阻焊盘连接，所述第一电阻焊盘到所述第二电阻焊盘间的线形电阻长度等于需要接入所述待静电放电测试的栅驱动金属氧化物半导体场效应晶体管的静电放电测试结构的电阻值所对应的线形电阻长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010102369 CN102136466B (zh) | 2010-01-27 | 2010-01-27 | 栅驱动mosfet的静电放电测试结构及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010102369 CN102136466B (zh) | 2010-01-27 | 2010-01-27 | 栅驱动mosfet的静电放电测试结构及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102136466A true CN102136466A (zh) | 2011-07-27 |
| CN102136466B CN102136466B (zh) | 2013-04-10 |
Family
ID=44296199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010102369 Active CN102136466B (zh) | 2010-01-27 | 2010-01-27 | 栅驱动mosfet的静电放电测试结构及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102136466B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108233910A (zh) * | 2016-12-15 | 2018-06-29 | 英飞凌科技德累斯顿有限公司 | 电子电路 |
| CN109285510A (zh) * | 2018-09-11 | 2019-01-29 | 重庆惠科金渝光电科技有限公司 | 一种显示器、显示装置和接地电阻调节方法 |
| CN109782147A (zh) * | 2018-12-26 | 2019-05-21 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅mosfet高温栅偏测试方法 |
| CN112331616A (zh) * | 2021-01-06 | 2021-02-05 | 晶芯成(北京)科技有限公司 | Esd保护电路、esd保护结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073783A (ja) * | 2005-09-08 | 2007-03-22 | Oki Electric Ind Co Ltd | 半導体装置 |
| KR100907894B1 (ko) * | 2007-12-26 | 2009-07-15 | 주식회사 동부하이텍 | 정전기 방전 보호회로 |
-
2010
- 2010-01-27 CN CN 201010102369 patent/CN102136466B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108233910A (zh) * | 2016-12-15 | 2018-06-29 | 英飞凌科技德累斯顿有限公司 | 电子电路 |
| CN108233910B (zh) * | 2016-12-15 | 2021-07-27 | 英飞凌科技德累斯顿有限公司 | 电子电路 |
| CN109285510A (zh) * | 2018-09-11 | 2019-01-29 | 重庆惠科金渝光电科技有限公司 | 一种显示器、显示装置和接地电阻调节方法 |
| CN109285510B (zh) * | 2018-09-11 | 2021-04-02 | 重庆惠科金渝光电科技有限公司 | 一种显示器、显示装置和接地电阻调节方法 |
| CN109782147A (zh) * | 2018-12-26 | 2019-05-21 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅mosfet高温栅偏测试方法 |
| CN112331616A (zh) * | 2021-01-06 | 2021-02-05 | 晶芯成(北京)科技有限公司 | Esd保护电路、esd保护结构及其制造方法 |
| CN112331616B (zh) * | 2021-01-06 | 2021-04-09 | 晶芯成(北京)科技有限公司 | Esd保护电路、esd保护结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102136466B (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103715672B (zh) | 箝位电路、半导体装置和半导体装置的箝位方法 | |
| DE102015223713B4 (de) | Vorrichtung zum ESD-Schutz und Herstellungsverfahren | |
| US8310007B2 (en) | Integrated power supplies and combined high-side plus low-side switches | |
| US10418809B2 (en) | Power management integrated circuit for driving inductive loads | |
| DE102014111360B4 (de) | Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen | |
| KR101157759B1 (ko) | 집적 레지스터를 가진 고전압 트랜지스터 장치 | |
| CN101728826B (zh) | 一种采用结型场效应晶体管的输入浪涌保护装置 | |
| CN102136466B (zh) | 栅驱动mosfet的静电放电测试结构及系统 | |
| EP1175700B1 (de) | Halbleiter-bauelement | |
| DE69838805T2 (de) | Festkörperrelais | |
| CN100517689C (zh) | 静电破坏保护装置 | |
| CN101630673B (zh) | 静电放电保护电路 | |
| CN105515472A (zh) | 电机驱动电流检测电路及控制系统 | |
| US20150085406A1 (en) | Electrostatic Discharge Clamp Circuit For Ultra-Low Power Applications | |
| US9306064B2 (en) | Semiconductor device and integrated apparatus comprising the same | |
| DE102008034158B4 (de) | Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben | |
| Lee et al. | Novel ESD protection structure with embedded SCR LDMOS for smart power technology | |
| CN104269440B (zh) | 堆栈式n型晶体管以及静电保护电路 | |
| US20060028776A1 (en) | Electrostatic discharge protection for an integrated circuit | |
| Duvvury et al. | Device integration for ESD robustness of high voltage power MOSFETs | |
| Shrivastava et al. | Part I: Mixed-signal performance of various high-voltage drain-extended MOS devices | |
| CN100341152C (zh) | 半导体集成电路器件 | |
| CN103516340B (zh) | 一种最大电压选择电路、方法及子选择电路 | |
| CN106526442B (zh) | Ldmos晶体管的自热效应评价方法以及自热效应评价系统 | |
| DE102019121726A1 (de) | Intelligenter halbleiterschalter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20130107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130107 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |