CN102119436A - 在下游制程中使用图案辨识来对准图案 - Google Patents

在下游制程中使用图案辨识来对准图案 Download PDF

Info

Publication number
CN102119436A
CN102119436A CN2009801310515A CN200980131051A CN102119436A CN 102119436 A CN102119436 A CN 102119436A CN 2009801310515 A CN2009801310515 A CN 2009801310515A CN 200980131051 A CN200980131051 A CN 200980131051A CN 102119436 A CN102119436 A CN 102119436A
Authority
CN
China
Prior art keywords
substrate
implantation
physical location
treatment
treatment substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801310515A
Other languages
English (en)
Inventor
保罗·J·墨菲
尼可拉斯·P·T·贝特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN102119436A publication Critical patent/CN102119436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H01J2237/31706—Ion implantation characterised by the area treated
    • H01J2237/3171—Ion implantation characterised by the area treated patterned
    • H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

揭示一种经改良且可降低制程费用的处理基板的方法，其例如是用以制造太阳能电池。使用光罩或不使用微影或光罩，在基板上形成掺杂区。在植入完成后，根据视觉辨认确定被植入的实际区。在后续处理中使用此信息来维持对准。这些信息也可以被反馈至离子植入设备以调整植入参数。这些技术也可以应用在其他离子植入机中。

Description

在下游制程中使用图案辨识来对准图案
背景技术
一般来说，太阳能电池与其他半导体元件是以相同的制程制造，通常都是以硅为基板材料。半导体太阳能电池是一种简单元件，其具有内建电场，所述内建电场用来分离半导体材料中经由吸收光子所产生的电荷载子。一般来说，对半导体材料进行不同型态的掺杂可以形成p-n接面(二极管)，而p-n接面形成电场。把相反极性的杂质掺杂于一部分的半导体基板(亦即表面区)中可以形成p-n接面，而p-n接面可作为将光能转换成电能的光电元件。
图1为一个代表性基板100的剖面图，其包括太阳能电池。如箭头所示，光子10经由上表面105进入太阳能电池100。光子通过抗反射涂层110，其中抗反射涂层110用来增加穿透基板100的光子数量并且降低从基板反射出去的光子数量。
在基板100的内部形成p-n接面120。接面和基板100的上表面105大致平行，但是两者也有可能不平行。制造太阳能电池以使光子经由n型掺杂区进入基板，其中n型掺杂区又称为射极区130。虽然在本说明书中是以叙述p型基极和n型射极为例，但是本说明书的范围也涵盖使用n型基极和p型射极来制造太阳能电池。具有充足能量的光子(高于半导体的能隙)可以将半导体材料内的电子由价带激发至传导带。而这个自由电子就会在价带中留下相对应的正电洞。为了产生可以驱动外部负载(external load)的光电流，必须分离这些电子空洞对(electron hole，e-h)。而p-n接面处的内建电场就能达成上述分离。如此一来，与扩散至元件的空乏区的少数载子相似，产生于p-n接面的空乏区处的任何电子空洞对都会被分离。由于大部分的入射光子会在元件的表面区附近被吸收，因此只有在射极中产生的少数载子需要扩散至射极深度以到达空乏区，并且被扫至另一侧。因此，为了增加光生电流的汇集并且降低载子在射极内再结合的机会，较佳是使射极区130为相当浅的形式。
有一些光子会经过射极区130并且进入基极140。接着这些光子会激发基极140内的电子，其中基极140内的电子可以自由移动至射极区130，而在基极140中留下相对应的空洞。由于p-n接面的存在会造成电荷分离，所以由光子生成的额外载子(电子和空洞)就可以用来驱动外部负载以完成整个回路。
藉由外部负载使射极区130和基极140进行外部连接就可以传导电流并提供动力。为了达成此目的，将通常是金属的接点150配置在射极区130和基极140的外表面。由于基极140无法直接接收光子，所以接点150b通常会沿着整个外表面配置。相反地，由于射极区130的外表面可以接收光子，因此射极区130的外表面不能全部被接点覆盖。然而，若是电子必须行经较远的距离才能到达接点，那么电池的串联电阻就会增加、并且降低输出功率。为了平衡自由电子行走到接点的距离和所暴露的射极区表面160的尺寸，通常会使用指状接点150a。图2是图1的太阳能电池的上视图。接点通常是以较薄的型态形成，且其沿着太阳能电池的宽度延伸。在这种配置方式下，自由电子就不需要行走很长的距离，同时也可以暴露出大部分的射极外表面以接触到光子。在晶圆侧上的指状接点150a通常为0.1mm且具有+/-0.1mm的准确度。指状接点150a之间的间隙通常为1-5mm。虽然在此是以上述的尺寸为例，但是也可能应用其他尺寸。
进一步强化太阳能电池的方法是加入重掺杂基板接点区。图3是一种强化型太阳能电池的剖面图。这个太阳能电池和图1所示的太阳能电池基本上相同，但是其包含了n型重掺杂接点区170。重掺杂接点区170对应于金属指状接点150a固定于基板100的位置。采用重掺杂接点区170可以使基板100和金属指状接点150a之间具有较好的接触并且显著地降低电池的串联电阻。在基底表面上形成重掺杂区的模式通常被称为选择性射极设计。重掺杂区可以藉由在这些区中植入离子而产生。因此，“植入区”和“掺杂区”在本说明书中可能会交替使用。
在太阳能电池的选择性射极设计中，由于射极层的暴露区中的掺质/杂质的剂量较低，因此只有少数载子会因为再结合而损失，故太阳能电池的选择性射极设计也会具有高效率的优点。接点区下的重掺杂提供了电场，其可汇集产生于射极中的大部分载子并且把过量的少数载子驱回至p-n接面。
这些结构通常是使用传统的微影(或硬光罩)和热扩散来制成。另一种方法是结合植入步骤和传统的微影光罩，其中微影光罩可以在活化掺质的步骤之前轻易地移除。还有另一种方法是使用植入机的荫光罩或模板光罩来界定用于接点的重掺杂区。这些技术都是利用固定式光罩层，此固定式光罩层是直接配置在基板上或是在束线中。
然而这些方法都有重大的缺点。例如上述列举的过程都须多个处理步骤。这使得制造成本过高并且增加晶圆断裂的机率。这些方法也会因为必须对太阳能电池晶圆进行特殊处理而受限，例如光罩和基板的对准、以及在离子植入期间，由光罩所扩散的原料之间的污染。
因此尝试在降低成本和在基板上掺杂图案上进行改进。虽然有些改进方法对于降低成本及制程时间是成功的，但是常常都是以降低准确性作为其代价。一般来说，在半导体制程中，必须相当准确地对准光罩。后续处理步骤都仰赖此准确性。例如在图4中，在植入重掺杂区170后，金属指状接点150a被涂附在基板上。每一个处理通常都需要对应于某一参考点或基准点进行。参考点可以是基板的边缘或角落，或是基板上的特定标定点或特征。因为这些处理步骤通常都是参考一特定点，所以维持高度准确性是有其必要的。而上述的降低成本及缩减处理步骤的尝试可能会降低此一准确性，如此可能影响由这些方法所制造的元件的效能和产率。
因此，对于能制造出步骤简单而不繁琐的太阳能电池、同时又能维持适当的准确性，以使后续处理步骤能正确地进行是有必要的。虽然在此是以应用于太阳能电池为例，但其同样适用于其他掺杂应用中。
发明内容
揭示一种经改良且可降低制程费用的处理基板的方法，其例如是用以制造太阳能电池。使用光罩或不使用微影或光罩，在基板上形成掺杂区。在植入完成后，根据视觉辨认确定被植入的实际区。在后续处理中使用此信息来维持对准。这些信息也可以被反馈至离子植入设备以调整植入参数。这些技术也可以应用在其他离子植入机中。
附图说明
图1是一种现有的太阳能电池的剖面图。
图2是图1的太阳能电池的上视图。
图3是一种利用选择性射极设计的太阳能电池的剖面图。
图4a是图3的太阳能电池的上视图。
图4b是图4a的太阳能电池的上视图，其中太阳能电池具有未对准植入区。
图4c是图4a的太阳能电池的上视图，其中太阳能电池具有未对准植入区和重定位接点，且重定位接点的位置是根据植入区的实际位置而定。
图5是一种代表性的坐标系统；
图6是依照本发明的一实施例的一种代表性离子植入机的示意图。
图7是对基板进行植入的一实施例，以形成如图4所示的掺杂区。
图8是基板的一实施例，其中基板具有植入区和基准点。
图9是基板的一实施例，其中基板具有由于对准失误而产生的植入区。
图10是制程控制的第一实施例，其用于具有植入区的基板。
图11是制程控制的第二实施例，其用于具有植入区的基板。
图12是制程控制的第三实施例，其用于具有植入区的基板。
图13是一种已进行植入的基板。
具体实施方式
图4a为利用本发明方法所制造的太阳能电池的上视图。太阳能电池形成在半导体基板100上。基板可以是任何尺寸，且其可以是但不限于圆形、矩形、或方形。但是基板100的宽度较佳小于对基板100进行离子植入中的离子束的宽度，但其非必然要求。然而对于基板的垂直方向来说是则无此限制。也就是说，基板100可以是任一长度或原筒型的太阳能电池材料。一般来说，太阳能电池的基板是非常细薄，通常是300微米或更薄。
如上所述，太阳能电池具有n型掺杂射极区和p型掺杂基极。基板通常是以p型掺杂形成并形成基极，同时使用离子植入来产生射极区。图6为代表性的离子植入机600的方块图。离子源610产生所需种类的离子，例如磷或硼。一组电极(未绘示)通常用来吸引来自离子源的离子。藉由对想要的离子施加相反极性的电位，电极会吸引离子源的离子，并且离子会加速通过电极。接着这些被吸引的离子会形成离子束，并且通过源滤器620。源滤器的位置较佳为靠近离子源。离子束内的离子会在圆柱630中加速/减速至所需的能量位准。具有隙孔645的质量分析磁铁640被用来移除离子束内不要的物质，使得具有所需的能量及质量特性的离子束650可以通过隙孔645。
在一实施例中，离子束650是点束。在这个情况下，离子束通过扫瞄器660，扫瞄器660较佳为偏折离子束650以生成扫瞄束655的静电扫瞄器，其中个别的细束657具有从扫描源665发散出来的轨道。在一实施例中，扫瞄器660包括与扫瞄产生器联通的分离扫描板。扫瞄产生器产生扫描电压波形，例如正弦、锯齿、或三角波形，其具有可以施加至扫描板的振幅和频率。在一较佳实施例中，扫描波形通常非常接近三角形波(固定的斜率)，以使扫描束在几乎相同的时间中能够均匀地暴露出基板的每个位置。三角形波的波动(deviation)可以使离子束呈现一致。如图6所示，所生成的电场使离子束发散。
调整角度校正器670以将发散的离子细束657偏折成一组具有平行轨道的细束。角度校正器670较佳包括磁圈和被间隔以形成间隙的磁极块，其中离子细束通过此间隙。被致能的线圈可以在间隙中产生磁场，并根据所施加的磁场的强度和方向来偏折离子束。可以经由改变通过磁圈的电流来调整磁场。另外，例如平行透镜等其他结构也可以用来执行相同的功能。
经角度校正器670偏折后的扫描束对准基板，例如将进行处理的太阳能电池。扫描束的高度(Y轴)通常远小于其宽度(X轴)。这个高度远小于基板，所以在任何时间点下，只有一部分的基板会暴露于离子束。为了使整个基板暴露于离子束，基板必须相对于离子束位置而移动。
基板例如太阳能电池，其附着于基板载台上。基板载台可以在多个方向上移动。例如基板载台可以在垂直于扫描束的方向上移动。图5为例示的坐标系统。假设离子束是在XZ平面上。离子束可以是束带，或是扫描点束。基板载台可以在Y方向上移动。如此一来，在基板100的宽度小于离子束的宽度(在X轴)的前提下，整个基板100表面就可以暴露于离子束下。
除了束线离子植入机以外，也可以使用等离子掺杂系统。等离子掺杂系统利用电子回旋共振等离子源来形成含有掺质的等离子，例如氦气等离子源、电容耦合等离子源、感应耦合等离子源、直流辉光放电源、微波源、或射频源。使用脉冲或直流电压施加偏压至位于含有此等离子的腔室中的基板，并且使离子加速至基板的表面。也可以使用其他离子植入机，包括那些具有质量分析的植入机。
有很多方法可以用来产生如图4a所示的掺杂图案。在一实施例中，掺杂区170是由传统的植入技术产生。例如，藉由使基板100暴露于离子束中，离子束可以植入基板100的表面。图7说明放置在离子源和基板100之间的光罩12。光罩12包括一个或多个允许离子13通过的隙孔14。光罩12会阻挡没有通过隙孔14的离子13。这些暴露于离子束下的区域会变成植入区或掺杂区170。如果在区170中植入足够的离子，则区170将会变成非晶化区域。那些没有接收到离子的区域将仍为未掺杂、或轻度掺杂区160。
如图7所示，植入区170形成在基板100上形成并且对应于光罩12的位置。在一些实施例中，在基板100表面上可以看见植入区170。在一些实施例中，可以将离子13剂量设定成可以藉由光罩12生成为可见图案的植入区170。在其他实施例中，剂量可以是足以使区域进行非晶化的剂量。
在其他实施例中，也可以不用光罩而产生图4a所示的图案。在一实施例中，调整基板载台的移动，以在需植入的区停留较长的时间。也就是说，在通过不需植入的基板部分(亦即未掺杂区160)时，基板载台会在Y方向上移动地较快。一旦离子束被定位在要掺杂的区(亦即植入区170)上时，基板载台在Y方向上的移动速度会减缓。当离子束通过此区时，基板载台会一直保持这个缓慢的速度。一旦这个区被完全暴露后，基板载台的可转换速度会增加，以便快速地通过其他区160。这个过程会一直重复至整个基板都被植入为止。
在点束的例子中，根据基板的位置，类似的技术也可以应用于在Y方向上以可变动的速度移动基板载台。如果基板载台也在X方向上移动以扫描晶圆，则载台可以在X方向上改变速度来达成上述同样的效果。也就是说，当基板的区160被暴露时，基板载台会在X方向上快速移动，但当植入区170被暴露时，其速度减缓。另外，如果需要的话，可以同时改变基板载台在X和Y方向上的速度。
另外，可控制扫瞄器660以产生相似的结果。例如在扫描点束的例子中，基板载台在Y方向上移动，并且扫瞄器660使点束在X方向上移动。藉由改变用以控制扫瞄器的锯齿波形频率，将可以调整点束在基板上移动的速度。在一种情况下，当离子束通过未掺杂区160时，扫瞄器控制信号的频率会提升；并且在离子暴露至植入区170的时候，其频率会降低。如此一来，未掺杂区160的暂留时间就会小于植入区170的暂留时间。在另一种情况下，调整扫瞄器控制信号波形，以使定位好的点束在通过未掺杂区160时不会撞击到基板，并且只会在植入区170中时才会进行扫描。也可以结合扫瞄器输入波形的调整和基板载台在Y方向上的速度变化。
诸如改变离子剂量、扫描速率、束流或束能量等的其他方法也可以在不使用光罩的情况下形成植入区170。用来植入离子的技术并不限于上述，所有诸如此类的技术都涵盖在本发明的范围中。
对于产生所需的植入图案来说，让系统了解基板相对于离子束的位置是很重要的。也就是说，为了提供适当的离子量，系统必须了解哪些区正在进行暴露。这些信息可以由下列方式确定。
第一，系统可以仅仰赖计时。也就是说，根据从运转开始所经过的时间，基板载台和其他系统元件会达到同步化。这样的计时产生了对所有后续处理步骤都能正确运作的植入图案。例如，如果基板载台的速度模式已知，则可以计算出要被植入的区。当然如果在最初位置、速度或是其他参数上有任何错误的话，那这些计算也就不会正确。
更为准确的方法是包括参考点或是基准点，其例如是沿着基板的边缘。系统可以根据这些参考点而确定基板与离子束的相对位置，进而适当地操作。这个方法为较佳是因为系统在运转之前不需要任何与植入图案相关的信息。基板上的图案提供系统有关于正确植入基板所需的信息。本领域技术人员熟知这些图案和标记系统。图8是具有植入区及基准点的基板的实施例。如上所述，基准点(或参考点)可以是基板100的特定标记或特征。
图9是具有未对准植入区的基板的实施例。这可能是因为光罩没有对准或是在上述没有光罩的技术中发生错误。在一些实施例中，不正确的植入或是不正确的植入参数也可能产生未对准的问题。基板100会因为未对准的光罩而产生植入区50。这些植入区和在图9中以虚线所示的所需植入区51不同。在图9所示的实施例中，未对准是可以测量的。
图10是对具有植入区的基板进行制程控制的第一实施例。植入步骤40会对基板的区域进行掺杂。足够的离子量会使这个区进行非晶化。接着测量步骤41会测量基板的植入区或植入区图案。在一特定实施例中，这个步骤测量相对于基准点的植入区图案，其中基准点例如是基板的边缘。在一些实施例中，测量步骤41可以是目测。线性电荷耦合元件(charge-coupled device，CCD)阵列、二维CCD阵列、激光表面计量学、椭圆测量术、荧光发光术、根据扫描激光的反射、具有可以从晶圆聚光的透镜的扫描式光二极管、或是简单的光学都可以用来作为测量步骤41。这些测量技术也可以应用到电磁光谱的紫外光区。
图13说明了被植入的基板200。在这个实施例中，基板200以条纹式的图案植入。浅色条纹210是基板200被植入的部分。这些区都是可以目测的。暗色区220是基板200未被植入的部分。任何数量的侦测系统都可以用来确定植入部分的位置。
藉由直接侦测基板、侦测反射、或侦测角度及测量信号的不足，CCD阵列可以测量到反射信号的强度。当调整角度时，基板的植入区也会有大约相同的改变。也就是说，当对着侦测光的晶圆角度改变时，非晶化区会缓慢地改变，同时当结晶的未植入区在特定的角度时，会在在反射中内出现具有尖刺峰。测量步骤41可以从基准点开始测量，基准点例如是标记点或是基板的边缘，并且测量至反射开始发生变化或超过一阀值的位置。在另一实施例中，测量步骤41包括CCD阵列，其用以测量基板中所有反射改变的区域，并且从资料计算出平均相称的形状或另一相称的形状。
在红外线(infrared，IR)光谱中的传送也可以用作测量步骤41。基板植入区所吸收的IR能量会高于基板未植入区所吸收的IR能量。当使用IR时，所产生的信号可以用相似于CCD阵列的方式处理。
也可以使用其他测量技术，例如结晶法测量。举例来说，可以用电子或x光散射来执行所需的测量。
测量步骤41可以根据基准点而测量多个轮廓(line)。利用已知光罩的几何形状，可以计算出影像点和光罩之间的转换相符函数。在一实施例中，测量基板上的许多个点。根据光束的散布、扭曲、光罩位置的侧偏差或角度偏差，可以使用演算法来决定有关基准点的最佳符合法(best fit)。
测量步骤41可以和用于供应链品质保证(supplier quality assurance，SQA)的设备控制系统相连接并且提供信息给错误资料处理器。在一些实施例中，测量步骤41可以比较资料和控制限度。例如，如果实际植入区偏离所需的区域太多，则可以建立容忍度，以丢弃基板或将基板标记为待移除。
在另一实施例中，在后续处理步骤中可以降低光罩对准误差。在测量步骤41之后，对基板进行处理步骤42。处理步骤42可以包括一个或多个离子植入步骤以及/或金属化步骤。在一特定实施例中，测量步骤41会确定在植入步骤40中光罩的实际位置。在对基进行处理步骤42时可以同时进行误差校正。测量步骤41可以将信息传输至厂房管理工具，而不是直接传输至个别的工具或设备控制系统。
处理步骤42可以预测或修正在植入步骤40中的光罩对准失误。在一特定实施例中，藉由调整将执行处理步骤的基板区，后续处理步骤42可以补偿在植入步骤40中的光罩对准失误或植入对准失误。后续处理步骤42可以个别地修正每一个基板。
处理步骤42的例子是例如是网板印刷(screen printing)或喷墨印刷(inkjet printing)含有铝及/或银合金的胶，其中所述胶在制造太阳能电池制造过程中作为时要用的接触用途铝及/或银的(screen printing)或喷墨印刷(inkjet printing)。处理步骤42可以有进行自己行的对准，用以修正光罩对准失误或植入时的对准失误未对准。在一特定实施例中，测量步骤41测量相对于基板边缘的植入图案。当植入图案例如是偏离标准值1mm时，则调整网板印刷或喷墨印刷，以使这些线与标准值之间的偏差小于1mm。这个特定实施例可以使用伺服驱动机(servomotor)，其能将基板送入网板印刷机并修正植入区的对准失误。
例如，图4a说明具有简单图案的基板，其具有三个垂直的植入区。厂房工具可以配置成用以处理基板，假设这三个植入区开始且停止于距离基准点特定距离的地方，在这个例子中是以基板的最左缘为基准点。假设第一植入区170a从离基板的最左缘20mm处开始，并且停止在离最左缘23mm处。同样地，第二植入区170b从离基板的最左缘40mm处开始，并且停止在离最左缘43mm处。最后，第三植入区170c从离基板的最左缘60mm处开始，并且停止在离最左缘63mm处。后续处理步骤就是在植入区的中间进行网板印刷或喷墨印刷。胶的宽度例如是1mm且在植入区170的中央。因此胶应该分别涂布在离基板的最左缘21、41和61mm处。
然而，在对基板进行植入后，测量步骤41会确定这三个植入区的实际位置如下：
植入区170a在离基板最左缘的19和22mm之间，
植入区170b在离基板最左缘的41和44mm之间，以及
植入区170c在离基板最左缘的62和65mm之间。
若没有对后续网板印刷或喷墨印刷步骤进行校正，则最左接点会沉积在植入区170a的右缘。中间接点会沉积在植入区170b的左缘，并且最右接点会沉积在植入区170c的外部。图4b说明图4a中具有这些未对准区的基板。
然而，藉由对基板进行目测并且将这些信息传递至设备的其他部分，测量步骤41可以确定这些新坐标。藉由这样的前馈系统，网板印刷或喷墨印刷步骤会调整接点150a的位置，使其分别在20、42和63mm处。图4c说明了根据上述植入区170的实际位置而定位接点所产生的基板。
其他处理步骤42的实例可以是遮蔽、激光系统、热蚀刻、网板印刷、喷墨印刷或其他印刷步骤。如上所述，对基板进行计算误差的检查。下游制程是对准基板的实际植入区。这些对准信息可以来自植入机、独立的测量工具或是经由厂房界面。对准可以防止系统在基板的不正确的部分上运作并且降低浪费和制造成本。
测量步骤41的结果有多种运用方式。在一实施例中，辨别每一个基板，例如是使用识别码。在对基板进行植入步骤40后，对基板进行测量步骤41。将产生的资料与基板的识别码一起储存至资料库。如此一来，后续处理步骤就可以查询资料库用来确定特定基板应进行的适量测和设定。
在另一实施例中，每一个处理步骤都配备了专用的测量设备，例如上述的那些设备。当对基板进行特定处理步骤时，元件就会测量基板。用这些测量来调整这些步骤执行于基板的方向与位置。在上述的例子中，可以将CCD相机和网板印刷设备配置在一起，以在印刷制程之前先测量植入区。由相机所确定的量测只被用于单一的处理步骤中。
在另一实施例中，如图11示，测量步骤41可以用来修正后续处理中的光罩定位43。在一些实施例中，其也可用来修正植入参数。光罩对准或植入参数的持续修正有助于减少微影步骤。如上述的说明例中，植入区170的测量值可以反馈至离子植入制程。这个信息可以用来调整植入的参数。在无光罩植入的例子中，例如基板载台的速度曲线、扫描速率、或其他参数会因为这个反馈而微调。藉由对无光罩离子植入站提供连续的反馈可能增加植入的准确度，如此一来无光罩植入的准确度可以高于现有准确度。这样的改进可以使后续工作站能够使用预定的参数，其不会因为测量步骤41而改变。
在另一实施例中，如图12所示，测量步骤41的结果可以同时用作植入步骤40的反馈信息以及提供资料至后续处理步骤42。
在一特定实施例中，从测量步骤41所获得的资料可以和在基板处理步骤42中所获得的测量资料相结合。这些资料可以用来对植入和图案对准进行统计制程管控(statistical process control，SPC)。信息(例如误差幅度和潜在的对准失误)都可以用来做为疑难排解或藉由提升产率、产能、或效能而改良基板的总产量。统计资料(例如平均值)可以用来对制造过程进行整体调整。在另一特定实施例中，控制系统或统计制程管控可以产生系统图案对准的地图(map)。这个地图可以允许进行手动或自动光罩对准或其他彼此相关的处理步骤。统计制程管控也可以与植入步骤40的植入机连结，亦即植入机可以启动或中止植入步骤40。
这种制程控制方法的例子就是用以制造太阳能电池或光电元件。这种制程控制方法的另一个例子是积体电路基板的制造。其他的基板也可以受惠于这种制程控制方法。
在本文中所用的措辞及用语仅用以描述本发明，并非用以限定本发明，并且本发明涵盖与所绘示或所述特征(或部分特征)有相同意义之措辞及用语。亦应了解，在不脱离本发明的精神和范围内，当可作各种润饰。其他润饰、改变以及替代都是有可能的。也就是，前文所述仅是作为例示之用，而非用以限定本发明。

Claims (19)

1.一种处理基板的方法，包括：
植入离子至基板的一部分；
利用侦测系统确定所述植入部分的实际位置；以及
在后续处理步骤中利用所述实际位置。
2.根据权利要求1所述的处理基板的方法，其中所述植入步骤是在没有使用光罩的情形下进行。
3.根据权利要求1所述的处理基板的方法，其中所述侦测系统选自于由电荷耦合元件相机、红外线相机、光二极管以及激光所组成的族群。
4.根据权利要求1所述的处理基板的方法，其中所述后续处理步骤包括网板印刷。
5.根据权利要求4所述的处理基板的方法，其中将胶施加在所述植入部分。
6.根据权利要求5所述的处理基板的方法，其中所述胶的施加位置是由所述实际述位置来决定。
7.根据权利要求1所述的处理基板的方法，其中所述实际位置是参照基准点。
8.根据权利要求1所述的处理基板的方法，其中所述基板包括标志符，且所述实际位置与所述标志符被储存在资料库中。
9.根据权利要求8所述的处理基板的方法，其中所述后续处理步骤从所述资料库中读取信息来确定所述实际位置。
10.根据权利要求1所述的处理基板的方法，其中离子的植入使所述基板的所述部分进行非晶化。
11.根据权利要求10所述的处理基板的方法，其中所述非晶化在所述基板上造成视觉差异，且所述侦测系统根据所述视觉差异确定所述非晶化部分。
12.根据权利要求1所述的处理基板的方法，还包括处理所述基板以制造太阳能电池。
13.一种系统，用来处理需进行多个处理步骤的基板，包括：
离子植入机，用以将离子植入所述基板的一部分；
侦测系统，用以确定所述植入部分的实际位置；以及
前馈系统，用以在后续处理步骤中运用所述实际位置。
14.根据权利要求13所述的系统，其中所述侦测系统选自于由电荷耦合元件相机、红外线相机、光二极管以及激光所组成的族群。
15.根据权利要求13所述的系统，还包括资料库，其中所述基板包括标志符，且所述实际位置与所述标志符被储存在资料库中。
16.根据权利要求15所述的系统，其中所述后续处理步骤从所述资料库中读取信息来确定所述实际位置。
17.根据权利要求13所述的系统，其中所述离子植入机对所述基板的一部分进行非晶化。
18.根据权利要求13所述的系统，其中所述基板被处理成太阳能电池。
19.一种产品，其由如权利要求1所述的处理基板的方法所制造。
CN2009801310515A 2008-06-20 2009-06-19 在下游制程中使用图案辨识来对准图案 Pending CN102119436A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7423108P 2008-06-20 2008-06-20
US61/074,231 2008-06-20
US12/487,046 2009-06-18
US12/487,046 US20100154870A1 (en) 2008-06-20 2009-06-18 Use of Pattern Recognition to Align Patterns in a Downstream Process
PCT/US2009/047926 WO2009155498A2 (en) 2008-06-20 2009-06-19 Use of pattern recognition to align patterns in a downstream process

Publications (1)

Publication Number Publication Date
CN102119436A true CN102119436A (zh) 2011-07-06

Family

ID=41434706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801310515A Pending CN102119436A (zh) 2008-06-20 2009-06-19 在下游制程中使用图案辨识来对准图案

Country Status (7)

Country Link
US (2) US20100154870A1 (zh)
EP (1) EP2301066A2 (zh)
JP (1) JP2011525303A (zh)
KR (1) KR20110027781A (zh)
CN (1) CN102119436A (zh)
TW (1) TW201003740A (zh)
WO (1) WO2009155498A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272428A (zh) * 2012-04-27 2015-01-07 瓦里安半导体设备公司 用于多植入的对位基板的系统与方法
TWI691807B (zh) * 2018-02-22 2020-04-21 荷蘭商Ａｓｍｌ荷蘭公司 基於參數之機率密度函數的控制

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2319087A1 (en) 2008-06-11 2011-05-11 Solar Implant Technologies Inc. Solar cell fabrication with faceting and ion implantation
DE102009018653B4 (de) * 2009-03-04 2015-12-03 SolarWorld Industries Thüringen GmbH Verfahren zur Herstellung von Halbleiterbauelementen unter Nutzung von Dotierungstechniken
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US8603900B2 (en) * 2009-10-27 2013-12-10 Varian Semiconductor Equipment Associates, Inc. Reducing surface recombination and enhancing light trapping in solar cells
KR20110089497A (ko) * 2010-02-01 2011-08-09 삼성전자주식회사 기판에의 불순물 도핑 방법, 이를 이용한 태양 전지의 제조 방법 및 이를 이용하여 제조된 태양 전지
US8735234B2 (en) * 2010-02-18 2014-05-27 Varian Semiconductor Equipment Associates, Inc. Self-aligned ion implantation for IBC solar cells
US8921149B2 (en) * 2010-03-04 2014-12-30 Varian Semiconductor Equipment Associates, Inc. Aligning successive implants with a soft mask
US8912082B2 (en) * 2010-03-25 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Implant alignment through a mask
US8084293B2 (en) * 2010-04-06 2011-12-27 Varian Semiconductor Equipment Associates, Inc. Continuously optimized solar cell metallization design through feed-forward process
US8216923B2 (en) * 2010-10-01 2012-07-10 Varian Semiconductor Equipment Associates, Inc. Integrated shadow mask/carrier for patterned ion implantation
FI20106357A0 (fi) * 2010-12-21 2010-12-21 Valtion Teknillinen Menetelmä ja laitteisto elektronisen rakenteen osaan kohdistettavan toimenpiteen tekemiseksi
US8768040B2 (en) 2011-01-14 2014-07-01 Varian Semiconductor Equipment Associates, Inc. Substrate identification and tracking through surface reflectance
MY175007A (en) 2011-11-08 2020-06-02 Intevac Inc Substrate processing system and method
JP2013172035A (ja) * 2012-02-21 2013-09-02 Sumitomo Heavy Ind Ltd 太陽電池の製造方法、太陽電池製造用マスク及び太陽電池製造システム
JP2013232607A (ja) * 2012-05-02 2013-11-14 Shin Etsu Chem Co Ltd 太陽電池セルの製造方法及び電極形成装置
JP2014007188A (ja) * 2012-06-21 2014-01-16 Mitsubishi Electric Corp 太陽電池の製造方法
MY178951A (en) 2012-12-19 2020-10-23 Intevac Inc Grid for plasma ion implant
KR101893309B1 (ko) * 2017-10-31 2018-08-29 캐논 톡키 가부시키가이샤 얼라인먼트 장치, 얼라인먼트 방법, 성막장치, 성막방법, 및 전자 디스바이스 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115517A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 位置合せマーク形成方法
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
US6040912A (en) * 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
US6586755B1 (en) * 2000-01-19 2003-07-01 Advanced Micro Devices, Inc. Feed-forward control of TCI doping for improving mass-production-wise statistical distribution of critical performance parameters in semiconductor devices
US6888632B2 (en) * 2003-02-28 2005-05-03 Therma-Wave, Inc. Modulated scatterometry
US7190458B2 (en) * 2003-12-09 2007-03-13 Applied Materials, Inc. Use of scanning beam for differential evaluation of adjacent regions for change in reflectivity
US7078712B2 (en) * 2004-03-18 2006-07-18 Axcelis Technologies, Inc. In-situ monitoring on an ion implanter
US7423277B2 (en) * 2006-03-14 2008-09-09 Axcelis Technologies, Inc. Ion beam monitoring in an ion implanter using an imaging device
US7619229B2 (en) * 2006-10-16 2009-11-17 Varian Semiconductor Equipment Associates, Inc. Technique for matching performance of ion implantation devices using an in-situ mask
US7804068B2 (en) * 2006-11-15 2010-09-28 Alis Corporation Determining dopant information
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
JPWO2008117355A1 (ja) * 2007-03-22 2010-07-08 パイオニア株式会社 半導体基板製造装置、半導体基板製造方法及び半導体基板
TWI450401B (zh) * 2007-08-28 2014-08-21 Mosel Vitelic Inc 太陽能電池及其製造方法
US7820460B2 (en) * 2007-09-07 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Patterned assembly for manufacturing a solar cell and a method thereof
US7723697B2 (en) * 2007-09-21 2010-05-25 Varian Semiconductor Equipment Associates, Inc. Techniques for optical ion beam metrology
US7727866B2 (en) * 2008-03-05 2010-06-01 Varian Semiconductor Equipment Associates, Inc. Use of chained implants in solar cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104272428A (zh) * 2012-04-27 2015-01-07 瓦里安半导体设备公司 用于多植入的对位基板的系统与方法
CN104272428B (zh) * 2012-04-27 2017-01-18 瓦里安半导体设备公司 用于多植入的对位基板的装置与方法
TWI691807B (zh) * 2018-02-22 2020-04-21 荷蘭商Ａｓｍｌ荷蘭公司 基於參數之機率密度函數的控制
US11143971B2 (en) 2018-02-22 2021-10-12 Asml Netherlands B.V. Control based on probability density function of parameter

Also Published As

Publication number Publication date
US20110198514A1 (en) 2011-08-18
EP2301066A2 (en) 2011-03-30
KR20110027781A (ko) 2011-03-16
TW201003740A (en) 2010-01-16
JP2011525303A (ja) 2011-09-15
WO2009155498A3 (en) 2010-03-25
US20100154870A1 (en) 2010-06-24
WO2009155498A2 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
CN102119436A (zh) 在下游制程中使用图案辨识来对准图案
CN103733300B (zh) 处理工件的方法及等离子体处理系统
US6930316B2 (en) Ion implantation system and ion implantation method
US20110237022A1 (en) Implant alignment through a mask
CN101317245B (zh) 离子植入波束角校准
US20120064661A1 (en) Continuously optimized solar cell metallization design through feed-forward process
CN107092166B (zh) 曝光系统、曝光装置及曝光方法
US20120252194A1 (en) Ion implantation method and ion implantation apparatus
JP2014529166A5 (zh)
TW200818231A (en) Beam angle adjustment in ion implanters
CN103493172A (zh) 无罩幕图案化植入的装置及方法
CN103229288A (zh) 图案化离子植入用的集成遮蔽光罩/载体
US4785187A (en) Alignment device
CN103229270B (zh) 离子植入的方法
CN101387834A (zh) 曝光系统以及半导体装置的制造方法
CN104714375B (zh) 一种晶片曝光设备及其曝光方法
JP6236434B2 (ja) 複数注入のために基板を位置合わせするための装置および方法
JP2015520941A5 (ja) 複数注入のために基板を位置合わせするための装置および方法
JP6920195B2 (ja) 基板をアクティブに位置合わせするアクティブ基板位置合わせシステム及び方法
US8921149B2 (en) Aligning successive implants with a soft mask
US8765583B2 (en) Angled multi-step masking for patterned implantation
CN103400741B (zh) 应用于太阳能电池片的离子束注入掺杂的设备和方法
KR101343866B1 (ko) 레이저를 이용한 태양전지 가공장치
Ninomiya et al. Productivity Improvement for the SHX—SEN’s Single‐Wafer High‐Current Ion Implanter
JPS5967626A (ja) イオン打ち込み方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110706

WD01 Invention patent application deemed withdrawn after publication