KR20110027781A - 후속 처리에서 패턴들의 정렬을 위한 패턴 인식의 이용 - Google Patents

후속 처리에서 패턴들의 정렬을 위한 패턴 인식의 이용 Download PDF

Info

Publication number
KR20110027781A
KR20110027781A KR1020117001168A KR20117001168A KR20110027781A KR 20110027781 A KR20110027781 A KR 20110027781A KR 1020117001168 A KR1020117001168 A KR 1020117001168A KR 20117001168 A KR20117001168 A KR 20117001168A KR 20110027781 A KR20110027781 A KR 20110027781A
Authority
KR
South Korea
Prior art keywords
substrate
regions
subsequent processing
implant
region
Prior art date
Application number
KR1020117001168A
Other languages
English (en)
Inventor
폴 제이. 머피
니콜라스 피.티. 베이트맨
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20110027781A publication Critical patent/KR20110027781A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H01J2237/31706—Ion implantation characterised by the area treated
    • H01J2237/3171—Ion implantation characterised by the area treated patterned
    • H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

예를 들어, 솔라 셀들을 생성하기 위하여, 기판들을 처리하는 개량된 더욱 저비용의 방법이 개시된다. 도핑 영역들은 마스크를 이용하거나, 리소그래피(lithography) 또는 마스크들을 이용하지 않고, 기판 위에 생성된다. 주입이 완료된 후, 주입된 정확한 영역을 결정하기 위하여 시각적 인식(visual recognition)이 이용된다. 그 다음으로, 이 정보는 이 정렬을 유지하기 위하여 후속 처리 단계들에 의해 이용될 수 있다. 이 정보는 주입 파라미터들을 수정하기 위하여 이온 주입 장비에 피드백될 수도 있다. 이 기술들은 다른 이온 주입기 응용들에서도 이용될 수 있다.

Description

후속 처리에서 패턴들의 정렬을 위한 패턴 인식의 이용{USE OF PATTERN RECOGNITION TO ALIGN PATTERNS IN A DOWNSTREAM PROCESS}
솔라 셀(solar cell)들은 기판 물질로서 실리콘을 주로 이용하는 다른 반도체 디바이스들을 위해 이용된 것과 동일한 처리들을 이용하여 전형적으로 제조된다. 반도체 솔라 셀은 반도체 물질에서 광자(photon)들의 흡수를 통해 발생된 전하 캐리어(charge carrier)들을 분리시키는 고유의 전기장(electric field)을 가지는 간단한 디바이스이다. 이 전기장은 반도체 물질의 차별적인 도핑에 의해 생성되는 p-n 접합 (다이오드)의 형성을 통해 전형적으로 생성된다. 반대 극성의 불순물들로 반도체 기판의 일부(예를 들어, 표면 영역)를 도핑하는 것은 광을 전기로 변환하는 광발전 디바이스(photovoltaic device)로서 이용될 수 있는 p-n 접합을 형성한다.
도 1은 솔라 셀을 포함하는 대표적인 기판(100)의 단면을 도시한다. 화살표들에 의해 나타낸 바와 같이, 광자들(10)은 상부 표면(105)을 통해 솔라 셀(100)에 진입한다. 이 광자들은 기판(100)을 관통하는 광자들의 개수를 최대화하고 기판으로부터 멀어지도록 반사되는 광자들의 개수를 최소화하도록 설계된 반사 방지 코팅(110)을 통과한다.
내부적으로, 기판(100)은 p-n 접합(120)을 가지도록 형성된다. 접합이 기판에 대해 평행하지 않을 수 있는 다른 구현예들이 존재하지만, 이 접합은 기판(100)의 상부 표면(105)에 대해 실질적으로 평행한 것으로 도시되어 있다. 솔라 셀은 광자들이 에미터(emitter)(130)로도 알려진 n-도핑 영역을 관통하여 기판에 진입하도록 제조된다. 이 개시 내용은 p-형 베이스(base)들 및 n-형 에미터들을 설명하고 있지만, 솔라 셀들을 생산하기 위하여 n-형 베이스들 및 p-형 에미터들이 이용될 수도 있고, 개시 내용의 범위 내에 있다. (반도체의 밴드갭(bandgap)을 초과하는) 충분한 에너지를 가지는 광자들은 반도체 물질의 가전자대(valence band) 내의 전자를 전도대(conduction band)로 활성화할 수 있다. 가전자대의 대응하는 양(positive)으로 하전된 정공(hole)은 이 자유 전자와 관련된다. 외부 부하를 구동할 수 있는 광전류를 발생시키기 위하여, 이 전자 정공(e-h) 쌍(pair)들은 분리될 필요가 있다. 이것은 p-n 접합에서의 고유의 전기장을 통해 행해진다. 따라서, p-n 접합의 공핍 영역에서 발생된 임의의 e-h 쌍들은 분리되고, 디바이스의 공핍 영역으로 확산하는 임의의 다른 소수 캐리어들도 마찬가지로 분리된다. 입사하는 광자들의 대다수는 디바이스의 표면 영역들 근처에서 흡수되므로, 에미터에서 발생된 소수 캐리어들은 공핍 영역에 도달하여 다른 측으로 가로질러 지나도록 하기 위하여 에미터의 깊이를 가로질러 확산할 필요가 있다. 따라서, 광에 의해 발생된 전류의 수집을 최대화하고 에미터에서 캐리어 재결합의 기회들을 최소화하기 위하여, 에미터 영역(130)을 매우 얕게 하는 것이 바람직하다.
일부 광자들은 에미터 영역(130)을 통과하고 베이스(140)에 진입한다. 다음으로, 이 광자들은 에미터 영역(130)으로 자유롭게 이동하는 베이스(140) 내의 전자들을 여기(excite)시킬 수 있는 반면, 관련된 정공들은 베이스(140)에 남아 있다. 이 p-n 접합의 존재로 인한 전하 분리의 결과로, 광자들에 의해 발생된 여분의 캐리어들(전자들 및 정공들)은 이후에 회로를 완성하기 위한 외부 부하를 구동하기 위해 이용될 수 있다.
외부 부하를 통해 에미터 영역(130)을 베이스(140)에 외부적으로 접속함으로써, 전류를 전도시키고 이에 따라 전력을 제공하는 것이 가능하다. 이를 달성하기 위하여, 전형적으로 금속인 컨택(contact)들(150)이 에미터 영역(130) 및 베이스(140)의 외부 표면 위에 배치된다. 베이스(140)는 광자들을 직접 받아들이지 않으므로, 전형적으로 그 컨택(150b)은 전체 외부 표면을 따라 배치된다. 이에 비해, 에미터 영역(130)의 외부 표면은 광자들을 받아들이므로, 컨택들에 의해 완전히 피복될 수 없다. 그러나, 전자들이 컨택까지 큰 거리들을 이동해야 한다면, 셀의 직렬 저항이 증가하며, 이것은 전력 출력을 떨어뜨린다. 이 2개의 고려사항들, 즉, 컨택까지 자유 전자들이 이동해야 할 거리와, 노출된 에미터 표면(160)의 양(amount)의 균형을 맞추는 시도를 함에 있어서, 대부분의 응용들은 핑거(finger) 형태의 컨택들(150a)을 이용한다. 도 2는 도 1의 솔라 셀의 평면도를 도시한다. 컨택들은 전형적으로 솔라 셀의 폭으로 연장되면서 비교적 얇도록 형성된다. 이러한 방식으로, 자유 전자들은 큰 거리들을 이동할 필요가 없지만, 에미터의 외부 표면의 많은 부분이 광자들에 노출된다. 웨이퍼의 전방 측 위의 전형적인 컨택 핑거들(150a)은 +/- 0.1mm의 정확도를 가지는 0.1 mm이다. 이 핑거들(150a)은 전형적으로 서로에 대해 1-5 mm 이격되어 있다. 이 수치들이 전형적이지만, 다른 수치들이 가능하고 본 명세서에서 고려된다.
솔라 셀들에 대한 추가적인 개량은 고농도로 도핑된 기판 컨택 영역들의 추가이다. 도 3은 이 개량된 솔라 셀의 단면을 도시한다. 셀은 도 1과 관련하여 위에서 설명된 바와 같지만, 고농도로 n-도핑 컨택 영역들(170)을 포함한다. 이 고농도로 도핑된 컨택 영역들(170)은 금속 핑거들(150a)이 기판(100)에 부착될 영역들에 대응한다. 이 고농도로 도핑된 컨택 영역들(170)의 도입은 기판(100) 및 금속 핑거들(150a) 사이의 더욱 양호한 컨택을 가능하게 하고, 셀의 직렬 저항을 상당히 떨어뜨린다. 기판의 표면 위의 고농도 도핑 영역들을 포함하는 이 패턴은 통상적으로 선택적 에미터 설계(selective emitter design)라고 칭한다. 이 고농도 도핑 영역들은 이 영역들에서 이온들을 주입함으로써 생성될 수 있다. 따라서, 용어들 "주입 영역들" 및 "도핑 영역"은 이 개시 내용의 전반에 걸쳐 교환 가능하게 이용될 수 있다.
솔라 셀을 위한 선택적 에미터 설계 또한 에미터 층의 노출된 영역들에서의 더 낮은 도펀트(dopant)/불순물(impurity) 도우즈(dose)로 인한 재결합을 통한 감소된 소수 캐리어 손실들에 의해 더 높은 효율의 셀들의 장점을 가진다. 컨택 영역들 하부에서의 더 높은 도핑은 에미터에서 발생된 다수 캐리어들을 수집하고 잉여 소수 캐리어(excess minority carrier)들을 다시 p-n 접합을 향해 밀어내는 필드(field)를 제공한다.
이러한 구조들은 전형적으로 전통적인 리소그래피(lithography)(또는 하드 마스크들) 및 열 확산(thermal diffusion)을 이용하여 만들어진다. 하나의 대안은 도펀트 활성화 이후에 용이하게 제거될 수 있는 전통적인 리소그래피 마스크와 관련하여 주입을 이용하는 것이다. 또 다른 대안은 컨택들을 위한 고농도 도핑 영역들을 형성하기 위하여 주입기에서 섀도 마스크(shadow mask) 또는 스텐실 마스크(stencil mask)를 이용하는 것이다. 이 기술들 모두는 (기판 위에 직접 또는 빔라인에서) 고정된 마스킹 층을 이용한다.
이 대안들은 모두 중요한 단점들을 가진다. 예를 들어, 특히 열거된 처리들은 다수의 처리 단계들을 포함한다. 이것은 제조 처리의 비용이 엄청나게 비싸게 하고, 웨이퍼 파손 비율을 증가시킬 수 있다. 이 옵션(option)들은 또한, 마스크의 기판과의 정렬, 및 이온 주입 중에 마스크로부터 분산된 물질들에 의한 교차 오염(cross contamination)과 같은 솔라 웨이퍼들의 특수한 취급과 관련된 제약들을 겪을 수 있다.
그 결과, 패턴을 기판 위에 도핑하기 위해 요구되는 비용 및 수고를 감소시키기 위한 노력들이 행해지고 있다. 이 노력들 중 일부는 비용 및 처리 시간을 감소시킴에 있어서 성공적일 수 있지만, 종종 이 변형예들은 정확도의 감소를 희생하여 도출된다. 전형적으로, 반도체 처리에서 마스크들은 매우 정확하게 정렬된다. 그 이후의 처리 단계들은 이 정확도에 의존한다. 예를 들어, 도 4를 참조하면, 고농도 도핑 영역들(170)이 주입된 후에, 금속 핑거들(150a)은 기판에 부착된다. 이 처리들의 각각은 일부 기준 마크(reference mark) 또는 기점(fiducial)에 대해 통상 수행된다. 이 마크는 기판의 에지(edge) 또는 모서리(corner)이거나, 기판 위의 특정 마크 또는 피처(feature)일 수 있다. 이 처리 단계들의 각각은 전형적으로 특정 지점으로 참조되므로, 높은 정확도가 유지되는 것이 필수적이다. 비용 및 처리 단계들을 감소시키기 위한 이러한 노력들은 이 정확성을 저하시킴으로써, 이 방법을 이용하여 만들어진 디바이스들의 성능 및 수율에 잠재적으로 영향을 준다.
그러므로, 적절한 정확성을 유지하여 후속 처리 단계들이 올바르게 위치되도록 하면서, 처리 단계들의 개수 및 복잡성이 감소되는 솔라 셀들을 제조할 필요성이 존재한다. 본 명세서에서 설명된 기술들은 솔라 셀들에 적용가능하지만, 다른 도핑 응용들에도 적용가능하다.
예를 들어, 솔라 셀들을 생성하기 위하여, 기판들을 처리하는 개량된 더욱 저비용의 방법이 개시된다. 도핑 영역들은 마스크를 이용하거나, 리소그래피(lithography) 또는 마스크들을 이용하지 않고, 기판 위에 생성된다. 주입이 완료된 후, 주입된 정확한 영역을 결정하기 위하여 시각적 인식(visual recognition)이 이용된다. 그 다음으로, 이 정보는 이 정렬을 유지하기 위하여 후속 처리 단계들에 의해 이용될 수 있다. 이 정보는 주입 파라미터들을 수정하기 위하여 이온 주입 장비에 피드백될 수도 있다. 이 기술들은 다른 이온 주입기 응용들에서도 이용될 수 있다.
도 1은 종래 기술의 솔라 셀의 단면을 도시한다.
도 2는 도 1의 솔라 셀의 평면도를 도시한다.
도 3은 선택적인 에미터 설계를 이용한 솔라 셀의 단면을 도시한다.
도 4a는 도 3의 솔라 셀의 평면도를 도시한다.
도 4b는 오정렬된 주입 영역들을 가지는 도 4a의 솔라 셀의 평면도를 도시한다.
도 4c는 주입 영역들의 실제 위치에 기초하여 오정렬된 주입 영역들 및 다시 위치결정된 컨택들을 가지는 도 4a의 솔라 셀의 평면도를 도시한다.
도 5는 대표적인 좌표계를 도시한다.
도 6은 실시예에 따라 이용되는 이온 주입기를 대표적으로 예시한 것이다.
도 7은 도 4에 도시된 도핑 영역들을 형성하기 위한 기판의 주입을 도시하는 실시예이다.
도 8은 주입 영역들 및 기점을 가지는 기판의 실시예이다.
도 9는 오정렬된 주입에 의해 야기되는 주입 영역들을 가지는 기판의 실시예이다.
도 10은 주입 영역들을 가지는 기판을 위한 처리 제어의 제 1 실시예이다.
도 11은 주입 영역들을 가지는 기판을 위한 처리 제어의 제 2 실시예이다.
도 12는 주입 영역들을 가지는 기판을 위한 처리 제어의 제 3 실시예이다.
도 13은 주입된 기판이다.
도 4a는 본 개시 내용의 방법들을 이용하여 제조된 솔라 셀의 평면도를 도시한다. 솔라 셀은 반도체 기판(100) 위에 형성된다. 기판은 원형, 직사각형, 또는 정사각형을 포함하지만 이에 한정되지는 않는 임의의 편리한 크기일 수 있다. 요건은 아니지만, 기판(100)의 폭은 기판(100)에서 이온들을 주입하기 위해 이용되는 이온 빔의 폭보다 작은 것이 바람직하다. 그러나, 이러한 한정들은 기판의 직교 방향에 대해서는 존재하지 않는다. 바꾸어 말하면, 기판(100)은 임의로 길 수 있고, 솔라 셀 물질의 롤(roll)의 형상일 수 있다. 전형적으로, 솔라 셀들을 위한 기판들은 매우 얇고, 종종 대략 300 마이크론(micron) 이하의 두께이다.
위에서 설명된 바와 같이, 솔라 셀은 n-도핑 에미터 영역 및 p-도핑 베이스를 가진다. 기판은 전형적으로 p-도핑이며 베이스를 형성하는 반면, 이온 주입은 에미터 영역을 생성하기 위해 이용된다. 대표적인 이온 주입기(600)의 블럭도가 도 6에 도시되어 있다. 이온 소스(610)는 인(phosphorus) 또는 붕소(boron)와 같은 희망하는 종(species)의 이온들을 발생시킨다. 전극들의 집합(도시하지 않음)은 이온 소스로부터 이온들을 끌어당기기 위해 전형적으로 이용된다. 관심 대상 이온들에 대한 반대 극성의 전기적 전위를 이용함으로써, 전극들은 이온 소스로부터 이온들을 끌어들이고, 이온들을 전극을 통해 가속된다. 그 다음으로, 이 가속된 이온들은 빔(beam)으로 형성되고, 이후에 소스 필터(620)를 통과한다. 소스 필터는 이온 소스 근처에 위치되는 것이 바람직하다. 빔 내의 이온들은 컬럼(column)에서 희망하는 에너지 레벨로 가속/감속된다. 개구(645)를 가지는 질량 분석기 자석(640)은 이온 빔으로부터 원하지 않는 성분들을 제거하기 위해 이용되어, 이온 빔(650)이 희망하는 에너지를 가지게 되고, 질량 특징들이 분해 개구(645)를 통과하게 된다.
특정 실시예들에서, 이온 빔(650)은 스폿 빔(spot beam)이다. 이 시나리오(scenario)에서, 이온 빔은 이온 빔(650)을 편향시켜서 스캔된 빔(655)을 생성하는 스캐너(660), 바람직하게는 정전 스캐너(electrostatic scanner)를 통과하고, 개별 빔렛(beamlet)들(657)은 스캔 소스(665)로부터 발산하는 궤도(trajectory)들을 가진다. 특정 실시예들에서, 스캐너(660)는 스캔 발생기와 연통 상태에 있는 분리된 스캔 판(scan plate)들을 포함한다. 스캔 발생기는 스캔 판들에 인가되는, 진폭 및 주파수 성분들을 가지는 사인(sine), 톱니(sawtooth) 또는 삼각(triangle) 파형과 같은 스캔 전압 파형을 생성한다. 바람직한 실시예에서, 스캐닝 파형(scanning waveform)은 거의 동일한 시간량 동안 기판의 모든 위치에서 스캔된 빔을 균일하게 노출하도록, 전형적으로 삼각파(일정한 기울기)에 매우 근접해 있다. 삼각형으로부터의 편차들은 빔을 균일하게 만들기 위해 이용된다. 결과적인 전기장은 이온 빔이 도 6에 도시된 바와 같이 발산하도록 한다.
각도 보정기(670)는 발산하는 이온 빔렛들(657)을 실질적으로 평행한 궤도들을 가지는 빔렛들의 집합(set)으로 편향시키도록 구성된다. 바람직하게는, 각도 보정기(670)는 이온 빔렛들이 통과하는 간격을 형성하기 위해 서로 이격된 자석 코일 및 자극 편(magnetic pole piece)들을 포함한다. 코일은 간격 내에 자기장을 생성하도록 급전되고, 자기장은 이온 빔렛들을 인가된 자기장의 강도 및 방향에 따라 편향시킨다. 자기장은 자석 코일을 통해 전류를 변동함으로써 조절된다. 대안적으로, 이 기능을 수행하기 위하여, 평행화 렌즈(parallelizing lens)들과 같은 다른 구조들이 이용될 수도 있다.
각도 보정기(670) 이후에는, 스캔된 빔은 처리되어야 할 솔라 셀과 같은 기판을 향해 겨냥된다. 스캔된 빔은 전형적으로 그 폭(X 차원)보다 훨씬 작은 높이(Y 차원)를 가진다. 이 높이는 기판보다 훨씬 작으므로, 임의의 특정 시간에는, 기판의 일부만 이온 빔에 노출된다. 전체 기판을 이온 빔에 노출하기 위하여, 기판은 빔 위치에 대해 이동되어야 한다.
솔라 셀과 같은 기판은 기판 홀더(substrate holder)에 부착된다. 기판 홀더는 복수의 이동도(degree of movement)를 제공한다. 예를 들어, 기판 홀더는 스캔된 빔에 직교하는 방향으로 이동할 수 있다. 샘플 좌표계(coordinate system)가 도 5에 도시되어 있다. 빔이 XZ 평면에 있다고 가정한다. 이 빔은 리본 빔(ribbon beam) 또는 스캔된 스폿 빔일 수 있다. 기판 홀더는 Y 방향으로 이동할 수 있다. 그렇게 함으로써, 기판(100)이 (X 차원에서) 이온 빔보다 작은 폭을 가진다고 가정하면, 기판(100)의 전체 표면은 이온 빔에 노출될 수 있다.
빔 라인 이온 주입기들에 부가하여, 플라즈마 도핑 시스템들이 이용될 수도 있다. 플라즈마 도핑 시스템은 예컨대, 전자 사이클로트론 공명 플라즈마 소스(electron cyclotron resonance plasma source), 헬리콘 플라즈마 소스(helicon plasma source), 용량 결합 플라즈마 소스(capacitively coupled plasma source), 유도 결합 플라즈마 소스(inductively coupled plasma source), DC 글로우 방전(DC glow discharge), 마이크로파 소스(microwave source), 또는 RF 소스를 이용하여 도펀트(dopant)를 함유하는 플라즈마를 형성한다. 그 다음으로, 이 플라즈마를 함유하는 챔버 내에 위치된 기판은 펄스 또는 DC 전압 중의 하나를 이용하여 바이어스를 인가받고, 이온들은 기판의 표면으로 가속된다. 질량 분석 기능을 가지는 주입기들을 포함하는 다른 이온 주입기들이 이용될 수 있다.
도 4a에 도시된 도핑 패턴을 생성하기 위해 이용될 수 있는 다수의 방법들이 존재한다. 일부 실시예들에서, 도핑 영역(170)은 전통적인 주입 기술들에 의해 생성된다. 예를 들어, 이온 빔은 빔에 노출되는 기판(100)의 표면을 주입하기 위해 이용될 수 있다. 도 7은 이온들의 소스 및 기판(100) 사이에 배치된 마스크(12)를 도시한다. 마스크(12)는 이온들(13)의 통과를 허용하는 하나 또는 그 이상의 개구들(14)을 포함한다. 마스크(12)는 개구들(14)을 통과하지 않는 이온들(13)을 차단할 것이다. 이온 빔에 노출되는 그러한 영역들은 주입 또는 도핑 영역들(170)로 된다. 충분한 양의 이온들이 주입되면, 영역(170)은 비정질화(amorphize) 된다. 이온들을 받아들이지 않는 그러한 영역들은 도핑되지 않은, 또는 저농도로 도핑된 영역들(160)로 남아 있다.
도 7에 예시된 바와 같이, 주입 영역들(170)은 기판(100) 위에 형성되고, 마스크(12)의 위치에 대응한다. 일부 실시예들에서, 주입 영역들(170)은 기판(100)의 표면 위에서 관찰 가능하다. 이온들(13)의 도우즈(dose)는 일부 실시예들에서 마스크(12)를 이용하여 주입 영역들(170)의 관찰가능한 패턴을 형성하도록 구성될 수 있다. 다른 실시예들에서, 상기 도우즈는 상기 영역을 비정질화하기에 충분할 수 있다.
다른 실시예들에서, 도 4a에 도시된 패턴은 마스크 없이 생성될 수 있다. 하나의 실시예에서, 기판 홀더의 이동은 주입되어야 할 영역들에서 더 긴 체류 시간(dwell time)을 생성하도록 수정된다. 바꾸어 말하면, 기판 홀더는 주입되지 않은 기판의 부분들(즉, 도핑되지 않은 영역들(160)) 상부에서 Y 방향으로 더욱 신속하게 이동된다. 이온 빔이 도핑되어야 할 영역(즉, 주입 영역(170))의 상부에 위치되면, Y 방향으로의 기판 홀더의 속도는 느려진다. 이 더 느려진 속도는 이온 빔이 이 영역의 상부에 있는 동안에 유지된다. 그 영역이 완전히 노출되면, 기판 홀더의 병진 속도(translational speed)는 다른 영역들(160) 상부에서 신속하게 통과하도록 증가한다. 이 처리는 전체 기판이 주입될 때까지 반복된다.
스폿 빔의 경우, 기판 위의 위치에 기초하여 기판 홀더를 가변적인 속도로 Y 방향으로 이동시키기 위하여 유사한 기술이 이용될 수 있다. 또한, 기판 홀더가 X 방향으로 이동하여 웨이퍼를 가로질러 스캔(scan)하는 경우, 홀더는 위에서 설명된 것과 동일한 결과들을 달성하기 위하여 X 방향의 속도를 변동시킬 수 있다. 바꾸어 말하면, 기판 홀더는 기판의 영역(160)을 노출하면서 X 방향으로 신속하게 이동하지만, 주입 영역(170)을 노출할 때에는 느려진다. 대안적으로, 기판 홀더의 속도들은 희망하는 경우에 X 및 Y 방향 모두에서 변동될 수 있다.
대안적으로, 스캐너(660)는 유사한 결과를 생성하기 위하여 제어될 수 있다. 예를 들어, 스캔된 스폿 빔 구현예에서, 기판 홀더가 Y 방향으로 이동하고, 스캐너(660)는 스폿 빔이 X 방향으로 이동하도록 한다고 가정한다. 스캐너를 제어하기 위해 이용되는 톱니파의 주파수를 변동시킴으로써, 스폿 빔이 기판을 횡단하는 레이트(rate)가 수정될 수 있다. 하나의 시나리오에서, 스캐너 제어 신호의 주파수는 이온 빔이 도핑되지 않은 영역(160)의 상부에서 통과할 때 증가되고, 이온이 주입 영역(170)에 노출될 때 느려진다. 이와 같은 방식으로, 도핑되지 않은 영역(160)의 체류 시간은 주입 영역(170)의 체류 시간보다 적다. 또 다른 시나리오에서, 스폿 빔이 도핑되지 않은 영역(160)을 통과할 때에 기판에 충돌하지 않도록 위치되며 주입 영역(170)에 있을 때에만 스캔하도록, 스캐너 제어 신호의 파형이 수정된다. 스캐너 입력 파형에 대한 변형을 기판 홀더의 Y 방향의 속도에 대한 대안과 조합하는 것이 수행될 수도 있다.
이온 도우즈, 스캔 레이트(scan rate), 빔 전류 또는 빔 에너지를 변동시키는 다른 방법들이 마스크를 이용하지 않고 이 주입 영역들(170)을 형성하기 위해 이용될 수도 있다. 이온들을 주입하기 위해 이용되는 특정 기술이 한정되지 않으며, 이러한 모든 기술들은 개시 내용의 범위 내에 있다.
희망하는 주입 패턴들을 생성하기 위해서는, 시스템이 이온 빔에 대한 기판의 위치를 알고 있는 것이 중요하다. 바꾸어 말하면, 시스템은 적절한 양의 이온들을 공급하기 위하여 어느 영역이 노출되고 있는지를 알고 있어야 한다. 이 정보는 여러 방식으로 결정될 수 있다.
우선, 시스템은 타이밍(timing)에 엄격하게 의존할 수 있다. 즉, 시스템의 다른 부품들에 대한 기판 홀더의 동기화(synchronization)는 동작의 시작 이후에 경과된 시간에 기초하여 달성된다. 이 타이밍은 모든 후속 처리 단계들에 대해 올바르다고 간주되는 주입 패턴(implant pattern)을 생성한다. 예를 들어, 기판 홀더의 속도 프로파일이 알려져 있는 경우, 주입되고 있는 영역들이 계산될 수 있다. 물론, 초기 위치, 속도, 또는 다른 파라미터들에서 임의의 에러가 존재하는 경우, 이 계산들이 반드시 부정확할 것이다.
더욱 정확한 접근법은 예를 들어, 기판의 에지(edge)를 따라 마크들 또는 기점들을 포함하는 것이다. 시스템은 이 마크들에 기초하여 이온 빔에 대한 기판의 위치를 결정할 수 있고, 이에 따라 동작할 수 있다. 이 방법은 시스템이 동작을 시작하기 전에 주입 패턴에 관한 임의의 정보를 필요로 하지 않는다는 점에서 바람직하다. 기판 위의 패턴들은 시스템이 기판을 올바르게 주입하기 위해 필요한 정보를 공급한다. 이러한 패턴들 및 마킹 시스템들은 당업자들에게 잘 알려져 있다. 도 8은 주입 영역 및 기점을 가지는 기판의 실시예이다. 위에서 설명된 바와 같이, 기점, 또는 기준 지점은 기판(100)의 특정한 마크 또는 피처일 수 있다.
도 9는 오정렬된 주입 영역들을 가지는 기판의 실시예이다. 이것은 오정렬된 마스크로 인해, 또는 위에서 설명된 마스크 없는 기술들 중의 하나에서 발생한 에러로 인해 발생하였을 수 있다. 오정렬(misalignment)은 일부 실시예들에서 부정확한 주입 또는 부정확한 주입 파라미터들에 의해 야기될 수도 있다. 기판(100)은 오정렬된 마스크에 의해 야기되는 주입 영역들(50)을 가진다. 이 주입 영역들은 도 9의 점선에 의해 윤곽이 그려진 희망하는 주입 영역들(51)과는 상이하다. 도 9의 실시예에서 표시된 이 오정렬은 측정될 수 있다.
도 10은 주입 영역들을 가지는 기판을 위한 처리 제어의 제 1 실시예이다. 주입(40)은 기판의 영역들을 도핑할 것이다. 충분한 양의 이온들이 그 영역을 비정질화하도록 할 수 있다. 그 다음으로, 처리는 기판의 주입 영역들 또는 주입 영역들의 패턴을 측정할 것이다(41). 하나의 특정한 실시예에서, 처리는 예를 들어, 기판의 에지와 같은 기점에 대한 주입 영역들의 패턴을 측정한다. 측정(41)에 대한 일부 실시예들에서 시각적 검출이 이용될 수 있다. 선형 전하 결합 디바이스(CCD : charge-coupled device) 어레이, 2D CCD 어레이, 레이저 기반 표면 계측법, 타원계측법(ellipsometry), 포토루미네센스(photoluminescence), 스캔된 레이저로부터의 반사율(reflectance), 웨이퍼로부터의 광을 포커싱하기 위한 렌즈를 갖는 스캔된 포토다이오드(photodiode), 또는 간단한 사진은 측정(41)을 위해 모두 이용될 수 있다. 이러한 측정 기술들은 전자기 스펙트럼의 자외선 부분으로 확장될 수도 있다.
도 13은 주입된 기판(200)을 도시한다. 이 실시예에서, 기판(200)은 줄무늬 패턴(striped pattern)을 이용하여 주입되었다. 옅은 색의 줄무늬(light colored stripe)들(210)은 주입된 기판(200)의 부분들이다. 이 영역들은 시각적으로 검출가능하다는 것에 주목해야 한다. 더 어두운 영역들(220)은 주입되지 않은 기판(200)의 부분들이다. 임의의 수의 검출 시스템들이 주입 부분들의 위치들을 결정하기 위해 이용될 수 있다.
CCD 어레이는 기판을 직접 조망하거나, 반사율을 구하거나, 어떤 각도로 조망하여 신호의 결핍을 측정함으로써 반사된 신호의 세기(intensity)를 측정할 것이다. 기판의 주입 영역들은 각도가 조절되는 것과 대략 동일하게 응답할 것이다. 즉, 탐지 광(probing light)에 대한 웨이퍼의 각도가 변할 때, 비정질화된 영역은 천천히 변하는 반면, 결정질(crystalline)의 주입되지 않은 영역은 특정 각도에서 반사 시에 스파이크(spike)를 가질 것이다. 측정(41)은 마크 또는 기판의 에지와 같은 기점으로부터 측정할 수 있고, 반사율의 변화가 시작되거나 임계값(threshold value) 위에 있는 지점까지 측정할 수 있다. 또 다른 실시예에서, 측정(41)은 CCD 어레이를 포함하고, 이 CCD 어레이는 기판에서 변화된 반사율의 전체 영역을 측정하고 데이터로부터 평균이나 또 다른 적합한 형상으로 계산한다.
적외선 스펙트럼에서의 전송은 측정(41)을 위해 이용될 수도 있다. 기판의 주입 영역들은 기판의 주입되지 않은 영역들보다 더욱 양호하게 IR 에너지를 흡수할 것이다. IR을 이용할 때의 신호는 CCD 어레이와 유사하게 처리될 수 있다.
결정학적(crystallographic) 측정들과 같은 다른 측정 기술들이 이용될 수도 있다. 예를 들어, 요구되는 측정을 수행하기 위하여, 전자 또는 x-선 산란이 이용될 수도 있다.
측정(41)은 기점에 대해 하나를 초과하는 라인을 측정할 수 있다. 알려진 마스크 기하구조(mask geometry)를 이용하여, 이미지 지점들 및 마스크 사이의 전달 적합성 함수(transfer fit function)가 계산될 수 있다. 하나의 실시예에서는, 기판에서의 다수의 지점들이 측정된다. 빔 확산(beam spread), 왜곡(distortion), 마스크 위치에서의 측방향 및 각도 에러를 평가하기 위하여, 기점에 대해 최적의 적합도를 결정하기 위한 알고리즘이 이용될 수 있다.
측정(41)은 공급자 품질 보증(SQA : supplier quality assurance) 및 피드 포워드 에러 데이터 취급(feed forward error data handing)을 위한 장비 제어 시스템에 연계될 수 있다. 측정(41)은 일부 실시예들에서 정보를 제어 한계(control limit)와 비교할 수 있다. 예를 들어, 실제 주입 영역이 희망하는 영역으로부터 너무 멀리 이탈하는 경우, 기판이 폐기되도록 또는 제거를 위해 표시되도록 공차(tolerance)들이 설정될 수 있다.
또 다른 실시예에서, 마스크 정렬 에러들은 추후의 처리 단계들에서 최소화될 수 있다. 기판은 측정(41) 이후에 처리될 수 있다(42). 이 처리(42)는 하나 또는 그 이상의 이온 주입 단계들 및/또는 금속피복(metallization) 단계들을 포함할 수 있다. 하나의 특정한 실시예에서, 측정(41)은 주입(40)에서 이용되는 바와 같이 마스크의 실제 위치를 결정할 것이다. 기판이 처리(42)될 때, 에러 보정이 포함될 수 있다. 측정(41)은 개별적인 도구(tool)들 또는 장비 제어 시스템으로 직접 전송하는 대신에, 공장 관리 도구(factory management tool)에 정보를 전송할 수 있다.
이 처리 단계들(42)은 주입(40) 중에 마스크 오정렬을 예측하거나 보상할 수 있다. 하나의 특정한 실시예에서, 추후의 처리 단계들(42)은 작업 또는 단계들이 수행될 기판의 영역들을 조절함으로써 주입(40) 중에 마스크 오정렬 또는 주입 오정렬을 보상한다. 추후의 처리 단계들(42)은 각각의 기판을 개별적으로 보상할 수 있다.
처리(42)의 하나의 예는 솔라 셀들의 제조 중에 컨택시키기 위한 알루미늄(aluminum) 및/또는 은(silver) 합금을 함유하는 페이스트(paste)의 스크린 인쇄(screen printing) 또는 잉크젯 인쇄(inkjet printing)이다. 이 처리(42)는 마스크 또는 주입의 오정렬을 보상하도록 조절되는 그 정렬을 가질 수 있다. 하나의 특정한 실시예에서, 측정(41)은 기판의 에지에 대한 주입 패턴을 측정한다. 예를 들어, 주입 패턴이 공칭값(nominal)으로부터 1mm 떨어져 있는 경우, 스크린 인쇄기 또는 잉크젯 인쇄기 정렬은 라인이 공칭값으로부터 1 mm 아래에 놓이도록 조절된다. 이 특정한 실시예는 기판을 스크린 인쇄기로 이송하여 주입 영역의 오정렬을 보상하는 서보모터(servomotor)를 이용할 수 있다.
예를 들어, 도 4a는 간단한 패턴을 갖는 기판을 도시하고 있고, 3개의 수직 주입 영역들이 있다. 3개의 주입들은 이 경우에 기판의 가장 좌측 에지에 있는 기점으로부터의 특정 거리들에서 시작 및 종료된다고 가정하면, 공장 도구(factory tool)들은 기판을 처리하도록 구성될 수 있다. 제 1 주입 영역(170a)은 기판의 가장 좌측 에지로부터 20 mm에서 시작하고 그 에지로부터 23 mm에서 정지하도록 설계되었다고 가정한다. 유사하게, 제 2 주입 영역(170b)은 가장 좌측 에지로부터 40 mm에서 시작하고, 그 에지로부터 43 mm에서 정지한다. 마지막으로, 제 3 주입 영역(170c)은 가장 좌측 에지로부터 60 mm에서 시작하고, 그 에지로부터 63 mm에서 종료된다. 후속 처리는 이 주입 영역들의 중간에서 스크린 인쇄하거나 잉크젯 인쇄하기 위한 것이다. 예를 들어, 페이스트는 폭이 1 mm이고, 주입 영역들(170)의 중심에 놓여야 한다. 따라서, 페이스트는 가장 좌측 에지로부터 각각 21, 41 및 61 mm에서 도포되어야 한다.
그러나, 기판이 주입된 이후에, 측정 처리(41)는 3개의 주입 영역들이 실제로 다음과 같다고 결정하였다:
170a는 가장 좌측 에지로부터 19 및 22 mm 사이이고,
170b는 가장 좌측 에지로부터 41 및 44 mm 사이이고,
170c는 가장 좌측 에지로부터 62 및 65 mm 사이이다.
추후의 스크린 인쇄 또는 잉크젯 인쇄 단계에 대한 보정 벗이, 가장 좌측의 컨택은 주입 영역(170a)의 우측 에지에서 증착될 것이다. 중간 컨택은 주입 영역(170b)의 좌측 에지에서 증착될 것이고, 가장 우측 컨택은 주입 영역(170c)의 외부에 증착될 것이다. 도 4b는 이 오정렬된 영역들을 갖는 도 4a의 기판을 도시한다.
그러나, 측정 단계(41)는 기판의 시각적 검사에 기초하여 이 새로운 좌표들을 결정하고 이 정보를 장비의 나머지 부분에 중계한다. 이 피드포워드(feedforward) 시스템에 기초하여, 스크린 인쇄 또는 잉크젯 인쇄 단계는 컨택들(150a)의 배치가 각각 20, 42 및 63 mm에 위치되도록 조절할 것이다. 주입 영역들(170)의 실제 위치들에 기초하여 배치된 컨택들을 갖는 결과적인 기판은 도 4c에 도시되어 있다.
처리(42)의 다른 예는 마스킹(masking), 레이저 시스템, 열 에칭(thermal etching), 스크린 인쇄, 잉크젯 인쇄 또는 다른 인쇄 단계들일 수 있다. 위에서 설명된 바와 같이, 계산된 에러는 기판에 대해 검토된다. 후속 처리들은 기판의 실제 주입 영역으로 정렬된다. 이 정렬 정보는 주입기, 별도의 측정 도구로부터, 또는 공장 인터페이스를 통해 도출될 수 있다. 이 정렬은 시스템이 기판의 부정확한 부품들 위에서 작동하는 것을 방지하고, 낭비 및 제조 비용을 감소시킨다.
측정 단계(41)의 결과들이 이용될 수 있는 다수의 방식들이 존재한다. 하나의 실시예에서, 각각의 기판은 ID 번호와 같은 것으로 식별된다. 기판은 주입(40)된 후에 측정된다(41). 다음으로, 결과적인 데이터는 기판 식별과 연관되어 데이터베이스에 저장된다. 이와 같은 방식으로, 추후의 처리 단계들은 특정한 기판과 함께 이용될 적절한 측정값들 및 설정을 결정하기 위하여 데이터베이스에 질의를 행할 수 있다.
또 다른 실시예에서, 각각의 처리 단계에는 위에서 설명된 것들과 같은 전용 측정 디바이스가 구비되어 있다. 기판이 특정 처리 단계에 진입할 때, 기판은 그 디바이스에 의해 측정된다. 다음으로, 이 측정값들은 기판에 적용되어야 할 단계들의 방위(orientation) 및 위치를 조절하기 위해 이용된다. 상기 예에서, CCD 카메라는 인쇄 처리 바로 이전에 주입 영역들을 측정하도록 스크린 인쇄 장비와 함께 위치될 수 있다. 그 다음으로, 카메라에 의해 결정된 측정값들은 하나의 처리 단계만을 위해 이용된다.
도 11에 도시된 대안적인 실시예에서는, 측정(41)이 추후의 처리들을 위해 마스크 위치(43)를 보정하는데 이용될 수 있다. 또한, 일부 실시예들에서는 주입 파라미터들을 보정하기 위해 이용될 수 있다. 마스크 정렬 또는 주입 파라미터들의 계속적인 보정은 리소그래피 단계를 제거하는 도움이 될 수 있다. 일례로서, 상기 예에서는, 주입 영역들(170)의 측정된 값들이 이온 주입 처리로 피드백될 수 있다. 다음으로, 이 정보는 주입의 파라미터들을 조절하기 위해 이용될 수 있다. 마스크 없는 주입의 경우, 기판 홀더 속도 프로파일, 스캔 레이트, 또는 그 외의 것들과 같은 파라미터들이 이 피드백에 응답하여 조율될 수 있다. 마스크 없는 이온 주입 스테이션에 연속적인 피드백을 제공함으로써, 이러한 주입의 정확도를 증가시키는 것이 가능할 수 있으므로, 마스크 없는 주입은 현재 가능한 것보다 더 큰 정확도를 달성한다. 이러한 개량은 후속 스테이션(station)들이 측정 단계(41)의 결과로 변화되지 않은 소정의 파라미터들을 이용하는 것을 가능하게 할 수 있다.
도 12에 도시된 또 다른 실시예에서, 측정 단계(41)의 결과는 정보를 주입 단계(40)로 피드백하고 데이터를 후속 처리 단계들(42)에 피드포워드하는 것 모두에 이용된다.
하나의 특정한 실시예에서, 측정(41)으로부터 얻어진 데이터는 기판 처리(42) 중에 얻어진 다른 측정 데이터와 조합될 수 있다. 이 데이터는 주입 및 패턴 정렬에 대한 통계적 처리 제어(SPC : statistical process control)를 수행하기 위해 이용될 수 있다. 에러 마진(error margin)들 및 전위 오정렬(potential misalignment)들과 같은 정보는 트러블슈팅(troubleshooting)을 허용할 수 있거나, 수율(yield), 스루풋(throughput) 또는 성능을 최적화함으로써 기판의 전체 생산을 개선시킬 수 있다. 평균과 같은 통계적 데이터는 생산 처리에 대한 전체적인 조절을 행하기 위해 이용될 수 있다. 또 다른 특정한 실시예에서, 제어 시스템 또는 SPC는 시스템 패턴 정렬의 맵(map)을 생성할 수 있다. 이 맵은 서로에 대해 수동 또는 자동 마스크 정렬이나, 다른 처리 단계들을 허용할 수 있다. SPC는 주입(40)을 위한 주입기에 대한 인터로크(interlock)로서 이용될 수도 있으며, 이것은 주입기 주입(40) 단계를 시작시키거나 정지시킬 수 있다는 것을 의미한다.
이 처리 제어 방법의 하나의 예는 솔라 셀들 또는 광발전 디바이스들을 제조하는데 이용하기 위한 것이다. 이 처리 제어 방법의 또 다른 예는 집적 회로 기판들의 제조 시에 존재한다. 다른 기판들도 이 처리 제어 방법으로부터 이득을 얻을 수 있다.
본 명세서에서 사용된 용어들 및 표현들은 한정이 아니라 설명을 위해 사용되고 있으며, 이러한 용어들 및 표현들의 사용 시에, 도시되고 설명된 특징들의 임의의 등가물들(또는 그 일부들)을 배제하기 위한 의도는 없다. 또한, 청구항들의 범위 내에서 다양한 변형예들이 가능하다는 점도 인식된다. 다른 변형예들, 변동들 및 대안들이 또한 가능하다. 따라서, 전술한 설명은 단지 예시에 불과하며 한정을 의도한 것이 아니다.

Claims (19)

  1. 기판을 처리하는 방법으로서,
    상기 기판의 부분에 이온들을 주입하는 단계;
    상기 주입된 부분의 실제 위치를 결정하기 위하여 검출 시스템을 이용하는 단계;
    후속 처리단계에서 상기 실제 위치를 이용하는 단계를 포함하는, 기판을 처리하는 방법.
  2. 청구항 1에 있어서,
    상기 주입은 마스크를 이용하지 않고 수행되는, 기판을 처리하는 방법.
  3. 청구항 1에 있어서,
    상기 검출 시스템은 CCD 카메라, 적외선 카메라, 포토다이오드(photodiode), 및 레이저로 구성되는 그룹으로부터 선택되는, 기판을 처리하는 방법.
  4. 청구항 1에 있어서,
    상기 후속 처리 단계는 스크린 인쇄(screen printing)를 포함하는, 기판을 처리하는 방법.
  5. 청구항 4에 있어서,
    상기 주입된 부분에 페이스트(paste)가 도포되는, 기판을 처리하는 방법.
  6. 청구항 5에 있어서,
    상기 페이스트가 도포되는 위치는 상기 실제 위치에 기초하여 결정되는, 기판을 처리하는 방법.
  7. 청구항 1에 있어서,
    상기 실제 위치는 기점(fiducial)으로 참조되는, 기판을 처리하는 방법.
  8. 청구항 1에 있어서,
    상기 기판은 식별자를 포함하고, 상기 실제 위치는 상기 식별자와 함께 데이터베이스에 저장되는, 기판을 처리하는 방법.
  9. 청구항 8에 있어서,
    상기 후속 처리 단계들은 상기 실제 위치를 결정하기 위하여 상기 데이터베이스를 액세스하는, 기판을 처리하는 방법.
  10. 청구항 1에 있어서,
    상기 이온들을 주입하는 단계는 상기 기판의 상기 부분의 비정질화(amorphization)를 발생시키는, 기판을 처리하는 방법.
  11. 청구항 10에 있어서,
    상기 비정질화는 상기 기판에서의 시각적 차이들을 발생시키고, 상기 검출 시스템은 상기 시각적 차이들에 기초하여 상기 비정질화된 부분들을 결정하는, 기판을 처리하는 방법.
  12. 청구항 1에 있어서,
    솔라 셀을 제조하도록 상기 기판을 처리하는 단계를 더 포함하는, 기판을 처리하는 방법.
  13. 복수의 처리 단계들을 포함하는 기판을 처리하기 위한 시스템으로서,
    상기 기판의 부분으로 이온들을 주입하기 위한 이온 주입기;
    상기 주입된 부분의 실제 위치를 결정하기 위한 검출 시스템;
    후속 처리 단계에서 상기 실제 위치를 이용하기 위한 피드포워드(feedforward) 시스템을 포함하는, 기판을 처리하기 위한 시스템.
  14. 청구항 13에 있어서,
    상기 검출 시스템은 CCD 카메라, 적외선 카메라, 포토다이오드, 및 레이저로 구성되는 그룹으로부터 선택되는, 기판을 처리하기 위한 시스템.
  15. 청구항 13에 있어서,
    데이터베이스를 더 포함하고,
    상기 기판은 식별자를 포함하고 상기 실제 위치는 상기 식별자와 함께 상기 데이터베이스에 저장되는, 기판을 처리하기 위한 시스템.
  16. 청구항 15에 있어서,
    상기 후속 처리 단계는 상기 실제 위치를 결정하기 위하여 상기 데이터베이스를 액세스하는, 기판을 처리하기 위한 시스템.
  17. 청구항 13에 있어서,
    상기 이온 주입기는 상기 기판의 부분을 비정질화하는, 기판을 처리하기 위한 시스템.
  18. 청구항 13에 있어서,
    상기 기판의 상기 처리는 솔라 셀을 제조하는, 기판을 처리하기 위한 시스템.
  19. 청구항 1의 방법에 의해 제조된 제품.
KR1020117001168A 2008-06-20 2009-06-19 후속 처리에서 패턴들의 정렬을 위한 패턴 인식의 이용 KR20110027781A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US7423108P 2008-06-20 2008-06-20
US61/074,231 2008-06-20
US12/487,046 US20100154870A1 (en) 2008-06-20 2009-06-18 Use of Pattern Recognition to Align Patterns in a Downstream Process
US12/487,046 2009-06-18

Publications (1)

Publication Number Publication Date
KR20110027781A true KR20110027781A (ko) 2011-03-16

Family

ID=41434706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117001168A KR20110027781A (ko) 2008-06-20 2009-06-19 후속 처리에서 패턴들의 정렬을 위한 패턴 인식의 이용

Country Status (7)

Country Link
US (2) US20100154870A1 (ko)
EP (1) EP2301066A2 (ko)
JP (1) JP2011525303A (ko)
KR (1) KR20110027781A (ko)
CN (1) CN102119436A (ko)
TW (1) TW201003740A (ko)
WO (1) WO2009155498A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363494B1 (ko) * 2012-02-21 2014-02-17 스미도모쥬기가이고교 가부시키가이샤 태양전지의 제조방법, 태양전지제조용 마스크 및 태양전지 제조시스템
KR101893309B1 (ko) * 2017-10-31 2018-08-29 캐논 톡키 가부시키가이샤 얼라인먼트 장치, 얼라인먼트 방법, 성막장치, 성막방법, 및 전자 디스바이스 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150277A (zh) 2008-06-11 2011-08-10 因特瓦克公司 使用小面化和离子注入的太阳能电池制造
DE102009018653B4 (de) * 2009-03-04 2015-12-03 SolarWorld Industries Thüringen GmbH Verfahren zur Herstellung von Halbleiterbauelementen unter Nutzung von Dotierungstechniken
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US8603900B2 (en) * 2009-10-27 2013-12-10 Varian Semiconductor Equipment Associates, Inc. Reducing surface recombination and enhancing light trapping in solar cells
KR20110089497A (ko) * 2010-02-01 2011-08-09 삼성전자주식회사 기판에의 불순물 도핑 방법, 이를 이용한 태양 전지의 제조 방법 및 이를 이용하여 제조된 태양 전지
US8735234B2 (en) * 2010-02-18 2014-05-27 Varian Semiconductor Equipment Associates, Inc. Self-aligned ion implantation for IBC solar cells
US8921149B2 (en) * 2010-03-04 2014-12-30 Varian Semiconductor Equipment Associates, Inc. Aligning successive implants with a soft mask
US8912082B2 (en) * 2010-03-25 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Implant alignment through a mask
US8084293B2 (en) * 2010-04-06 2011-12-27 Varian Semiconductor Equipment Associates, Inc. Continuously optimized solar cell metallization design through feed-forward process
US8216923B2 (en) * 2010-10-01 2012-07-10 Varian Semiconductor Equipment Associates, Inc. Integrated shadow mask/carrier for patterned ion implantation
FI20106357A0 (fi) * 2010-12-21 2010-12-21 Valtion Teknillinen Menetelmä ja laitteisto elektronisen rakenteen osaan kohdistettavan toimenpiteen tekemiseksi
US8768040B2 (en) 2011-01-14 2014-07-01 Varian Semiconductor Equipment Associates, Inc. Substrate identification and tracking through surface reflectance
SG10201508582WA (en) 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
US8895325B2 (en) * 2012-04-27 2014-11-25 Varian Semiconductor Equipment Associates, Inc. System and method for aligning substrates for multiple implants
JP2013232607A (ja) * 2012-05-02 2013-11-14 Shin Etsu Chem Co Ltd 太陽電池セルの製造方法及び電極形成装置
JP2014007188A (ja) * 2012-06-21 2014-01-16 Mitsubishi Electric Corp 太陽電池の製造方法
MY178951A (en) 2012-12-19 2020-10-23 Intevac Inc Grid for plasma ion implant
EP3531205A1 (en) 2018-02-22 2019-08-28 ASML Netherlands B.V. Control based on probability density function of parameter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115517A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 位置合せマーク形成方法
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
US6040912A (en) * 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
US6586755B1 (en) * 2000-01-19 2003-07-01 Advanced Micro Devices, Inc. Feed-forward control of TCI doping for improving mass-production-wise statistical distribution of critical performance parameters in semiconductor devices
US6888632B2 (en) * 2003-02-28 2005-05-03 Therma-Wave, Inc. Modulated scatterometry
US7190458B2 (en) * 2003-12-09 2007-03-13 Applied Materials, Inc. Use of scanning beam for differential evaluation of adjacent regions for change in reflectivity
US7078712B2 (en) * 2004-03-18 2006-07-18 Axcelis Technologies, Inc. In-situ monitoring on an ion implanter
US7423277B2 (en) * 2006-03-14 2008-09-09 Axcelis Technologies, Inc. Ion beam monitoring in an ion implanter using an imaging device
US7619229B2 (en) * 2006-10-16 2009-11-17 Varian Semiconductor Equipment Associates, Inc. Technique for matching performance of ion implantation devices using an in-situ mask
US7804068B2 (en) * 2006-11-15 2010-09-28 Alis Corporation Determining dopant information
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
WO2008117355A1 (ja) * 2007-03-22 2008-10-02 Pioneer Corporation 半導体基板製造装置、半導体基板製造方法及び半導体基板
TWI450401B (zh) * 2007-08-28 2014-08-21 Mosel Vitelic Inc 太陽能電池及其製造方法
US7820460B2 (en) * 2007-09-07 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Patterned assembly for manufacturing a solar cell and a method thereof
US7723697B2 (en) * 2007-09-21 2010-05-25 Varian Semiconductor Equipment Associates, Inc. Techniques for optical ion beam metrology
US7727866B2 (en) * 2008-03-05 2010-06-01 Varian Semiconductor Equipment Associates, Inc. Use of chained implants in solar cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363494B1 (ko) * 2012-02-21 2014-02-17 스미도모쥬기가이고교 가부시키가이샤 태양전지의 제조방법, 태양전지제조용 마스크 및 태양전지 제조시스템
KR101893309B1 (ko) * 2017-10-31 2018-08-29 캐논 톡키 가부시키가이샤 얼라인먼트 장치, 얼라인먼트 방법, 성막장치, 성막방법, 및 전자 디스바이스 제조방법
CN109722626A (zh) * 2017-10-31 2019-05-07 佳能特机株式会社 对准装置和方法、成膜装置和方法及电子器件的制造方法
CN109722626B (zh) * 2017-10-31 2021-11-09 佳能特机株式会社 对准装置和方法、成膜装置和方法及电子器件的制造方法

Also Published As

Publication number Publication date
US20100154870A1 (en) 2010-06-24
JP2011525303A (ja) 2011-09-15
EP2301066A2 (en) 2011-03-30
WO2009155498A2 (en) 2009-12-23
TW201003740A (en) 2010-01-16
WO2009155498A3 (en) 2010-03-25
US20110198514A1 (en) 2011-08-18
CN102119436A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
KR20110027781A (ko) 후속 처리에서 패턴들의 정렬을 위한 패턴 인식의 이용
US20100224240A1 (en) Counterdoping for solar cells
KR101409925B1 (ko) 기판을 이용하여 솔라 셀을 제조하는 방법
US8871619B2 (en) Application specific implant system and method for use in solar cell fabrications
US8461030B2 (en) Apparatus and method for controllably implanting workpieces
US20090317937A1 (en) Maskless Doping Technique for Solar Cells
US8993373B2 (en) Doping pattern for point contact solar cells
EP2622634B1 (en) Integrated shadow mask/carrier for ion implantation
KR101878194B1 (ko) 작업물의 패턴화된 주입을 수행하기 위한 빔 블로커들 이용
WO2009111669A2 (en) Maskless doping technique for solar cells
US20130288400A1 (en) System and Method for Aligning Substrates for Multiple Implants
US8183546B2 (en) Ion implantation through laser fields

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid