CN102119390A - 防止可编程逻辑电路的配置文件被解密的方法以及实现该方法的电路 - Google Patents

防止可编程逻辑电路的配置文件被解密的方法以及实现该方法的电路 Download PDF

Info

Publication number
CN102119390A
CN102119390A CN2009801313284A CN200980131328A CN102119390A CN 102119390 A CN102119390 A CN 102119390A CN 2009801313284 A CN2009801313284 A CN 2009801313284A CN 200980131328 A CN200980131328 A CN 200980131328A CN 102119390 A CN102119390 A CN 102119390A
Authority
CN
China
Prior art keywords
circuit
programmable logic
deciphering module
logic device
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801313284A
Other languages
English (en)
Inventor
S·吉耶
J-L·当热
L·绍瓦热
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telecom ParisTech
Original Assignee
Telecom ParisTech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telecom ParisTech filed Critical Telecom ParisTech
Publication of CN102119390A publication Critical patent/CN102119390A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的主题是用于保护可编程逻辑电路(100，200)的方法，其特征在于：用于配置所述电路的可编程资源的一个或多个数据文件在被加密(112)后存储在非易失性存储器(107，207)中，所述电路内部的解密模块(103，203)负责使用存储在所述电路中的秘密密钥(102，202)来解密所述一个或多个文件，通过配置至少一个对抗技术保护解密模块在解密操作期间不受目的为获取密钥的攻击。本发明的主题还可以是FPGA类型的可编程逻辑电路，通过使用根据前面权利要求中的一个的方法来保护其在解密操作期间不受通过观察和/或故障注入的攻击。

Description

防止可编程逻辑电路的配置文件被解密的方法以及实现该方法的电路
技术领域
本发明涉及用于保护FPGA类型的可编程逻辑电路的配置文件的解密的方法，以及实现该方法的电路。
本发明特别地应用于电子领域和可编程逻辑电路的安全领域。
背景技术
电子元件市场的经济模型经历价值转换已经十多年了。因此，例如使用VHDL或Verilog语言生成的硬件的高级描述是最战略的部分，并且因此需要保护其不被伪造。
此外，一些电路被嵌入秘密实现。对于诸如卫星电视或具有机密算法和协议的军事的内容分发市场部分的情况就是这样。
因此，考虑到打击盗版的原因，需要使电路的逆向工程不可能进行，或至少是难于进行。在诸如ASIC电路的定制设计的产品中，随着性能尺寸(characteristic dimensions)的减少(目前是纳米量级)，逆向工程变得愈加困难。然而，仍然使用特别的方法来保护具有高战略价值或存储/处理机密数据的敏感部分，所述特别的方法例如：
-用金属化层遮蔽以阻止直接的显微镜观察；
-使资源的可视标识复杂化的逻辑的处置；
-扰频数据总线，其需要光密码分析方法以便能够解译任何标识的资源。
相反地，在可重新配置的部件(例如，FPGA)中，要保护的信息是以通常用术语“比特流”描述的配置文件的形式可获得的。在一些FPGA系列中，该配置文件存储在例如PROM的非易失性存储器中，因为所述非易失性存储器是焊接的，所以其可以轻易地被抽取并且因此是完全可读的。由于该存储器不在FPGA产品设计者的价值链上，因此需要使其成本尽可能地低。因此，这些部件通常没有安全保护。在其他的FPGA系列中，配置文件被直接存储在FPGA矩阵中，使得对其进行访问更加复杂。
然而，存在使用例如移位寄存器以对该文件进行写入和有时还进行读取的方法。因为FPGA特别容易受到目的为找到其配置文件的攻击，所以大型制造商提供集成在电路中的对抗方案。
在当前实现中，通过使用例如3DES和AES算法的对称方法加密配置文件以使得配置文件的读取变得困难。此外，所述存储器和可编程逻辑电路之间的通信也受到保护，因为解密通常是在所述电路的芯片上执行的。
解密逻辑操作本身未被保护来防止对其物理实现的攻击。因此，聪明的攻击可能找到加密密钥，然后因此访问包含在配置文件中的数据。
要找到该加密密钥，可以实现两个系列的攻击：观察攻击和干扰或故障注入攻击。
第一个系列的攻击，即观察攻击，利用处理加密的电路的瞬间的电耗特别地依赖于所处理的数据的事实。已知若干种类型的观察攻击。SPA(简单功率分析)试图基于在加密操作期间测量的中央单元的电耗的测量，来区分由该中央单元执行的操作。差分消耗分析DPA(差分功率分析)使用对在对随机消息进行加密操作的期间执行的大量电耗测量进行的统计操作，并且使用常量密钥来确认或否认关于密钥受限部分做出的假设。“模板”类型攻击在第一阶段使用与正在被攻击的设备相同的设备(除了该相同的设备不包含秘密的事实之外)以构建由密钥的受限部分的值索引的消耗模型，并且在第二阶段使用对正被攻击的设备的消耗的一些测量以确定与所测量的消耗最接近的模型并且因此确定子密钥的值。此外，导体中的任何电流流动产生电磁场，对其测量可以进行与特别由DPA进行的依靠电耗的攻击原理上相同的攻击。
第二系列的攻击，即干扰或故障注入攻击，通过例如温度或电压变化、电源上的强伪造信号的功效或通过电磁场、激光射击等将干扰引入到系统中。所生成的错误导致正在被攻击的电路的节点的值被修改。取决于对硅的影响，它们可以是单一的或多次的、永久的或暂时的。暂时故障注入的灵活性通过进行多次测试引起更强烈的攻击并且增加成功的机会。使用单一故障的攻击简化了攻击过程。基于故障的攻击是基于非错误的加密输出和具有错误的输出之间的差分分析的。
针对可编程部件的配置文件的安全模型正在失效：虽然通过加密防止了对包含文件的非易失性存储器的物理攻击，但是可编程部件上的解密电路未受保护并且可能遭受物理攻击。因此可以例如通过使用配置时钟上的触发器和测量瞬时磁场特征潜在地隔离配置文件的数据块的加密。该分析使得可以重新编制加密密钥，并且因此重新编制解密的配置文件。
发明内容
本发明的一个目的是特别地克服上述缺点。
为此，本发明的主题是用于保护可编程逻辑电路的方法。用于电路的可编程资源的配置的数据文件在被加密之后存储在非易失性存储器中，电路内部的解密模块负责通过使用存储在所述电路中的秘密密钥来解密文件，通过实现至少一个对抗技术来保护解密模块在解密操作期间不受目的在于获取密钥的隐藏信道攻击或基于故障的攻击，所述对抗技术包括：差分逻辑保护、掩码保护和故障检测保护。
所述可编程逻辑电路例如是FPGA类型。
解密模块例如可以是可编程逻辑电路内部的专用逻辑电路或通过编程可编程逻辑电路的可配置资源来实例化(instantiate)。
本发明的另一主题是FPGA类型的可编程逻辑电路，其特征在于其包括电路内部的至少一个解密模块，所述解密模块负责通过使用存储在所述电路中的秘密密钥来解密用于所述电路的可编程资源的配置文件，通过使用根据前面权利要求中的一个所述的方法来保护解密模块在解密操作期间不受观察和/或故障注入攻击。
附图说明
通过结合附图以说明性和非限制性的例子的形式提供的以下描述，本发明的其他特性和优点将会变得显而易见，其中：
图1说明了用于配置FPGA类型的可编程逻辑电路的示例过程；
图2说明了用于初始化FPGA类型的可编程逻辑电路的示例过程和根据本发明保护解密电路的方式。
具体实施方式
图1说明了用于配置FPGA类型的可编程逻辑电路的示例过程。在该例子中，FPGA 100包括可编程资源区域101。一旦被编程，所述区域可以用于生成设计者针对的应用程序所需要的功能。可编程资源区域特别地包括可配置的逻辑块和这些逻辑块之间互连资源。可编程资源区域还包括通常被称为输入/输出块(IOB)的部件。这些块通过编程互连，IOB使得可以定义FPGA的输入和输出端口118的使用。FPGA 100包括特别地用于存储配置文件的RAM易失性存储器104。配置逻辑模块105用于根据包含在配置文件中的易失性存储器104中的程序将逻辑块和IOB连接在一起。FPGA 100包括可以用于解密配置文件的解密模块103和包含解密所需要的密钥的非易失性存储器102的区域。例如，PROM类型的非易失性存储器107用于存储加密的配置文件。因此，即使当系统断电时，配置信息也被保存在存储器中并且被保护以防止任何攻击者。
在系统的设计期间，FPGA电路被编程以使得生成根据针对的应用程序的一个或多个功能。为此，设计者使用例如具有计算机辅助设计软件(CAO)的计算机108。设计者使用诸如VHDL语言的高级硬件描述语言来编程所述一个或多个功能110。对应的程序和数据111产生存储在计算机的存储器中的配置文件。设计者可选择来定义加密密钥K 109以保护所述配置数据。将该密钥作为参数113输入。使用例如AES或3DES的加密算法、利用密钥K 113来加密包含在配置文件中配置数据111。然后将加密的配置文件放置到非易失性存储器107中(116)。另一个方法是经由输入端口114将加密的配置文件直接地放置到FPGA内部的易失性存储器104中(117)，这样做是为了例如系统测试的目的。为了配置可编程的资源区域101，需要由FPGA解密配置文件。为此，将密钥K存储在部件内部(102)并且在设计阶段经由FPGA的端口106发送密钥K(115)。
图2说明了用于初始化FPGA类型的可编程逻辑电路的示例过程和根据本发明保护解密电路的方式。如先前所述，加密的配置文件通常存储在FPGA 200外部的非易失性存储器207中。当系统加电时，下载加密的配置文件(208)并将其作为输入经由例如输入端口213呈现给FPGA内部的解密模块203。模块203使用密钥K 202(209)来解密文件并且将所述文件发送到内部的易失性存储器205(210)。然后配置逻辑模块206使用配置文件(212)来配置可编程的资源区域201(211)。
在每次系统加电时系统地触发上文描述的初始化过程。目的在于识别存储在FPGA中的密钥K(202)并且然后解密配置文件的攻击者可以选择在系统的初始化期间研究解密模块203的操作。攻击者通过例如ROM 207和FPGA200之间的通信协议使用的同步时钟的使用来监视该初始化。然后通过观察或干扰注入来攻击解密模块(204)。
为了保护不受这些攻击(204)，解密模块203可以实现各种对抗方法。
例如，通过使用差分逻辑来保护解密模块不受观察攻击，特别是DPA类型的观察攻击。在最常见的差分逻辑中特别地存在以下几种：
-WDDL(波动态差分逻辑)，其由K.Tiri和I.Verbauwhede在2004年2月巴黎的date‘04上第246-251页、题名为“A Logic Level Design Methodology for a Secure DPA Resistant ASIC or FPGA Implementation”的文章中详述。该例子中的解密模块由两个双重逻辑阵列构成，所述两个双重逻辑阵列通过互补逻辑工作，以使得模块的消耗几乎不变；
-SECLIB(安全库)，其由S.Guilley、P.Hoogvorst、Y.Mathieu、R.Pacalet、J.Provost在2004年2月巴黎的date‘04上第1414-1415页、题名为“CMOS structures suitable for secured Hardware”的文章中描述；
-SABL，其由K.Tiri、M.Akmal和I.Verbauwhede在2002年9月的ESSCIRC上第403-406页、题名为“ A dynamic and Differential CMOS Logic with Signal Independant Power Consumption to Withstand Differe
-MCML，其由F.Regazzoni等在2007年7月的SAMOS IC上、题名为“A Simulation-Based Methodology for Evaluating DPA-Resistance of Cryptographic Functional Units with Application to CMOS and MCML Technologies”的文章中描述；
-DyMCL，其由M.W.Allam和M.I.Elmasry在2000年的10.1109/CICC.2000.852699的第421-424页、题名为“Dynamic Current Mode Logic(DyMCL)，a new low-power/high-performancelogic family”的文章中描述；
-TDPL，其由M.Burcci、L.Giancane、R.Luzzi和A.Trifiletti在Springer 2006的CHESS的LNCS的4249卷的第232-241页、题名为“Three-phase dual-rail pre-charge logic”的文章中描述。
防止隐藏信道上的攻击的另一种安全措施是对变量使用掩码。该掩码具有随机的值并且可以在诸如逻辑门的功能层使用。
由Mangard Stefan、Oswald Elisabeth和Popp Thomas在Springer 2007、名称为“Power Analysis Attacks：Revealing the Secrets of Smart Cards”的书中特别地描述了基于差分逻辑或掩码的对抗技术。
为了保护不受故障注入类型干扰攻击，可以通过使用例如以下文章中描述的故障检测技术来保护解密电路：
-2002年12月的IEEE计算机辅助设计会刊的21(12)的第1509-1517页、作者为Y.Kim、R.Karri和K.Wu、题名为“Concurrent Error Detection Schemes for Fault Based Side-Channel Cryptanalysis of Symmetric Block Ciphers”的文章；
-2004年5月的IEEE计算机辅助设计会刊的21(2)上的、作者为M.Karpovsky、K.Kulikowski和A.Taubin、题名为“Robust Protection against Fault-Injection Attacks on Smart Cards Implementing the Advanced Encryption Standard”的文章；
-2003年4月的IEEE计算机辅助设计会刊的52(4)上的、作者为G.Bertoni、L.Breveglieri、I.Koren、P.Maistri和V.Piuri、题名为“Error Analysis and Detection Procedures for a Hardware Implementation of the Advanced Encryption Standard”的文章。
通过使用上述技术中的一个或多个，增强了解密模块的保护并且这弥补了现有FPGA中观察到的失效。因此，用于可编程逻辑电路的保护机制的安全规范与嵌入式加密处理器的保护相互补充以处理物理观察或故障注入攻击。

Claims (5)

1.用于保护可编程逻辑电路(100，200)的方法，其特征在于：
用于所述电路的可编程资源的配置的数据文件在被加密(112)之后存储在非易失性存储器(107，207)中，所述电路内部的解密模块(103，203)负责通过使用存储在所述电路中的秘密密钥(102，202)来解密所述文件，通过实现至少一个对抗技术来保护所述解密模块在所述解密操作期间不受目的为获取所述密钥的隐藏信道攻击或基于故障的攻击，所述对抗技术包括：差分逻辑保护、掩码保护和故障检测保护。
2.根据权利要求1所述的方法，其特征在于：所述可编程逻辑电路(100，200)是FPGA类型的。
3.根据权利要求1或2中任一个所述的方法，其特征在于：所述解密模块(103，203)是所述可编程逻辑电路(100，200)内部的专用逻辑电路。
4.根据权利要求1或2中任一个所述的方法，其特征在于：通过编程所述可编程逻辑电路(100，200)的所述可配置资源来实例化所述解密模块(103，203)。
5.FPGA类型的可编程逻辑电路(100，200)，其特征在于：其包括所述电路内部的至少一个解密模块(103，203)，所述解密模块负责通过使用存储在所述电路中的秘密密钥(102，202)来解密用于所述电路的可编程资源的配置文件，通过使用根据前述权利要求中的一个所述的方法保护所述解密模块在所述解密操作期间不受观察和/或故障注入攻击。
CN2009801313284A 2008-08-12 2009-07-30 防止可编程逻辑电路的配置文件被解密的方法以及实现该方法的电路 Pending CN102119390A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0855536A FR2935078B1 (fr) 2008-08-12 2008-08-12 Procede de protection du decryptage des fichiers de configuration de circuits logiques programmables et circuit mettant en oeuvre le procede
FR0855536 2008-08-12
PCT/EP2009/059891 WO2010018072A1 (fr) 2008-08-12 2009-07-30 Procede de protection du decryptage des fichiers de configuration de circuits logiques programmables et circuit mettant en oeuvre le procede

Publications (1)

Publication Number Publication Date
CN102119390A true CN102119390A (zh) 2011-07-06

Family

ID=40377212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801313284A Pending CN102119390A (zh) 2008-08-12 2009-07-30 防止可编程逻辑电路的配置文件被解密的方法以及实现该方法的电路

Country Status (8)

Country Link
US (1) US20110258459A1 (zh)
EP (1) EP2316096A1 (zh)
JP (1) JP2012505442A (zh)
KR (1) KR20110083592A (zh)
CN (1) CN102119390A (zh)
CA (1) CA2733546A1 (zh)
FR (1) FR2935078B1 (zh)
WO (1) WO2010018072A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488958A (zh) * 2012-06-20 2014-01-01 微软公司 管理具有隔离组件的现场可编程门阵列的使用
CN103873227A (zh) * 2012-12-13 2014-06-18 艺伦半导体技术股份有限公司 一种fpga加密数据流的解密电路及解密方法
CN104484615A (zh) * 2014-12-31 2015-04-01 清华大学无锡应用技术研究院 适用于可重构阵列架构的基于空间随机化抗故障攻击方法
US9298438B2 (en) 2012-06-20 2016-03-29 Microsoft Technology Licensing, Llc Profiling application code to identify code portions for FPGA implementation
US9424019B2 (en) 2012-06-20 2016-08-23 Microsoft Technology Licensing, Llc Updating hardware libraries for use by applications on a computer system with an FPGA coprocessor
CN108063664A (zh) * 2016-11-08 2018-05-22 霍尼韦尔国际公司 基于配置的密码密钥生成
CN108121917A (zh) * 2016-11-28 2018-06-05 意法半导体(鲁塞)公司 对集成电路的操作进行加扰
CN109614826A (zh) * 2018-11-23 2019-04-12 宁波大学科学技术学院 一种基于tdpl逻辑的译码器
CN111339544A (zh) * 2019-04-24 2020-06-26 上海安路信息科技有限公司 离线下载装置及离线下载方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
CN102725737B (zh) 2009-12-04 2016-04-20 密码研究公司 可验证防泄漏的加密和解密
KR101695251B1 (ko) 2012-05-22 2017-01-12 한화테크윈 주식회사 원격으로 카메라 ｆｐｇａ 배열을 변경하기 위한 시스템 및 카메라 제어 방법
JP6026324B2 (ja) * 2013-03-14 2016-11-16 株式会社富士通アドバンストエンジニアリング 電子機器、回路データ保護装置、及び回路データ保護方法
US10741997B2 (en) 2018-10-31 2020-08-11 Jennifer Lynn Dworak Powering an electronic system with an optical source to defeat power analysis attacks

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356637B1 (en) * 1998-09-18 2002-03-12 Sun Microsystems, Inc. Field programmable gate arrays
US6654889B1 (en) * 1999-02-19 2003-11-25 Xilinx, Inc. Method and apparatus for protecting proprietary configuration data for programmable logic devices
GB9930145D0 (en) * 1999-12-22 2000-02-09 Kean Thomas A Method and apparatus for secure configuration of a field programmable gate array
JP2001325153A (ja) * 2000-05-15 2001-11-22 Toyo Commun Equip Co Ltd フィールドプログラマブルゲートアレイの回路情報保護方法
ATE406698T1 (de) * 2000-07-04 2008-09-15 Sun Microsystems Inc Anwenderprogrammierbare gatterfelder (fpga) und verfahren zur bearbeitung von fpga- konfigurationsdaten
JP2002050956A (ja) * 2000-07-13 2002-02-15 Sun Microsyst Inc フィールド・プログラマブル・ゲート・アレイ
US7117373B1 (en) * 2000-11-28 2006-10-03 Xilinx, Inc. Bitstream for configuring a PLD with encrypted design data
US6981153B1 (en) * 2000-11-28 2005-12-27 Xilinx, Inc. Programmable logic device with method of preventing readback
US20020150252A1 (en) * 2001-03-27 2002-10-17 Leopard Logic, Inc. Secure intellectual property for a generated field programmable gate array
GB0114317D0 (en) * 2001-06-13 2001-08-01 Kean Thomas A Method of protecting intellectual property cores on field programmable gate array
JP2004007472A (ja) * 2002-03-22 2004-01-08 Toshiba Corp 半導体集積回路、データ転送システム、及びデータ転送方法
US7152942B2 (en) * 2002-12-02 2006-12-26 Silverbrook Research Pty Ltd Fixative compensation
JP4748929B2 (ja) * 2003-08-28 2011-08-17 パナソニック株式会社 保護回路および半導体装置
US7417468B2 (en) * 2003-09-17 2008-08-26 The Regents Of The University Of California Dynamic and differential CMOS logic with signal-independent power consumption to withstand differential power analysis
FR2863746B1 (fr) * 2003-12-10 2006-08-11 Innova Card Circuit integre protege par bouclier actif
WO2005081085A2 (en) * 2004-02-13 2005-09-01 The Regents Of The University Of California Logic system for dpa and/or side channel attack resistance
US7853799B1 (en) * 2004-06-24 2010-12-14 Xilinx, Inc. Microcontroller-configurable programmable device with downloadable decryption
JP4617110B2 (ja) * 2004-07-29 2011-01-19 富士通セミコンダクター株式会社 セキュリティ支援方法および電子機器
US7788502B1 (en) * 2005-03-10 2010-08-31 Xilinx, Inc. Method and system for secure exchange of IP cores
US7408381B1 (en) * 2006-02-14 2008-08-05 Xilinx, Inc. Circuit for and method of implementing a plurality of circuits on a programmable logic device
US7675313B1 (en) * 2006-08-03 2010-03-09 Lattice Semiconductor Corporation Methods and systems for storing a security key using programmable fuses
US9866370B2 (en) * 2007-12-05 2018-01-09 Itt Manufacturing Enterprises, Llc Configurable ASIC-embedded cryptographic processing engine

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108595985A (zh) * 2012-06-20 2018-09-28 微软技术许可有限责任公司 管理具有隔离组件的现场可编程门阵列的使用
US9230091B2 (en) 2012-06-20 2016-01-05 Microsoft Technology Licensing, Llc Managing use of a field programmable gate array with isolated components
US9298438B2 (en) 2012-06-20 2016-03-29 Microsoft Technology Licensing, Llc Profiling application code to identify code portions for FPGA implementation
US9424019B2 (en) 2012-06-20 2016-08-23 Microsoft Technology Licensing, Llc Updating hardware libraries for use by applications on a computer system with an FPGA coprocessor
CN103488958A (zh) * 2012-06-20 2014-01-01 微软公司 管理具有隔离组件的现场可编程门阵列的使用
CN103873227A (zh) * 2012-12-13 2014-06-18 艺伦半导体技术股份有限公司 一种fpga加密数据流的解密电路及解密方法
CN104484615A (zh) * 2014-12-31 2015-04-01 清华大学无锡应用技术研究院 适用于可重构阵列架构的基于空间随机化抗故障攻击方法
CN104484615B (zh) * 2014-12-31 2017-08-08 清华大学无锡应用技术研究院 适用于可重构阵列架构的基于空间随机化抗故障攻击方法
CN108063664A (zh) * 2016-11-08 2018-05-22 霍尼韦尔国际公司 基于配置的密码密钥生成
CN108121917A (zh) * 2016-11-28 2018-06-05 意法半导体(鲁塞)公司 对集成电路的操作进行加扰
CN109614826A (zh) * 2018-11-23 2019-04-12 宁波大学科学技术学院 一种基于tdpl逻辑的译码器
CN109614826B (zh) * 2018-11-23 2021-05-07 宁波大学科学技术学院 一种基于tdpl逻辑的译码器
CN111339544A (zh) * 2019-04-24 2020-06-26 上海安路信息科技有限公司 离线下载装置及离线下载方法

Also Published As

Publication number Publication date
FR2935078A1 (fr) 2010-02-19
CA2733546A1 (en) 2010-02-18
WO2010018072A1 (fr) 2010-02-18
JP2012505442A (ja) 2012-03-01
EP2316096A1 (fr) 2011-05-04
US20110258459A1 (en) 2011-10-20
FR2935078B1 (fr) 2012-11-16
KR20110083592A (ko) 2011-07-20

Similar Documents

Publication Publication Date Title
CN102119390A (zh) 防止可编程逻辑电路的配置文件被解密的方法以及实现该方法的电路
Zhang et al. Recent attacks and defenses on FPGA-based systems
Swierczynski et al. Bitstream fault injections (BiFI)–automated fault attacks against SRAM-based FPGAs
Duncan et al. FPGA bitstream security: a day in the life
Drimer Security for volatile FPGAs
Karam et al. Robust bitstream protection in FPGA-based systems through low-overhead obfuscation
Azar et al. {COMA}: Communication and Obfuscation Management Architecture
US20100284539A1 (en) Methods for Protecting Against Piracy of Integrated Circuits
Wallat et al. A look at the dark side of hardware reverse engineering-a case study
CN105406957B (zh) 保护密码设备对抗实现攻击
Zhang et al. A survey on security and trust of FPGA-based systems
Amir et al. Comparative analysis of hardware obfuscation for IP protection
Zhang et al. A pragmatic per-device licensing scheme for hardware IP cores on SRAM-based FPGAs
Roy et al. Protecting bus-based hardware IP by secret sharing
Hoque et al. Hardware obfuscation and logic locking: A tutorial introduction
Guilley et al. SoC security: a war against side-channels
Polian Security aspects of analog and mixed-signal circuits
Yu et al. Hardware hardening approaches using camouflaging, encryption, and obfuscation
Moraitis et al. FPGA bitstream modification with interconnect in mind
Rampon et al. Digital right management for IP protection
Mohammad et al. Required policies and properties of the security engine of an SoC
Moraitis et al. FPGA design deobfuscation by iterative LUT modification at bitstream level
Yu et al. Hardware obfuscation methods for hardware Trojan prevention and detection
Güneysu et al. Securely sealing multi-FPGA systems
Gerometta et al. On how fpgas are changing the computer security panorama: An educational survey

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110706