CN102110635B - 减少hdp cvd工艺中的等离子体诱发损伤的方法 - Google Patents
减少hdp cvd工艺中的等离子体诱发损伤的方法 Download PDFInfo
- Publication number
- CN102110635B CN102110635B CN 200910200989 CN200910200989A CN102110635B CN 102110635 B CN102110635 B CN 102110635B CN 200910200989 CN200910200989 CN 200910200989 CN 200910200989 A CN200910200989 A CN 200910200989A CN 102110635 B CN102110635 B CN 102110635B
- Authority
- CN
- China
- Prior art keywords
- silicon dioxide
- protective layer
- treatment process
- density plasma
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种减少HDP CVD工艺中的等离子体诱发损伤的方法，该方法包括：将所需处理的晶圆放置于高密度等离子体反应腔中，依次进行稳定压力处理工艺、等离子体激发处理工艺和气体流通处理工艺；进行第一次富氧二氧化硅保护层沉积工艺；进行富硅二氧化硅保护层沉积工艺，以沉积一富硅二氧化硅保护层；进行加热处理工艺；依次进行第二次富氧二氧化硅保护层沉积工艺、预置偏压处理工艺和主体层沉积工艺。通过上述的方法，可有效地减少等离子体诱发损伤现象的出现，提高半导体器件的良率和可靠性。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种减少高密度等离子体化学气相沉积(HDP CVD)工艺中的等离子体诱发损伤的方法。
背景技术
随着半导体制造技术的飞速发展，大规模集成电路的集成度的不断提高，半导体衬底的单位面积上有源器件的密度越来越高，各有源器件之间的距离也越来越小，从而使得半导体器件的特征尺寸显著减小。在现有的65纳米甚至更小工艺尺寸的半导体制造工艺中，半导体器件之间的缝隙的深宽比(即缝隙深度与缝隙宽度之比)已经达到了4∶1甚至更高，从而对绝缘介质在各个薄膜层之间均匀无孔的填充工艺提出了更高的要求。
在现有技术中，一般可使用HDP CVD工艺来实现在较低温度下对高深宽比缝隙的优良填充。由于在HDP CVD工艺中，可在同一个反应腔中同步地进行沉积和刻蚀的工艺，使得所沉积的绝缘介质膜具有高密度、低杂质缺陷、对硅片有优良的粘附能力等优点，从而使得HDP CVD工艺以卓越的填孔能力、稳定的沉积质量、可靠的电学特性等诸多优势被广泛地运用到各种半导体制造工艺中。
图1为现有技术中的HDP CVD工艺的流程图。如图1所示，现有技术中的HDP CVD工艺包括如下所述的步骤：
步骤101，将所需处理的晶圆放置于高密度等离子体反应腔中。
步骤102，进行稳定压力(Pressuring)处理工艺。
在本步骤中，将向高密度等离子体反应腔中通入反应气体，即通过气体喷嘴将所需的反应气体输入到所述高密度等离子体反应腔中。该步骤大约持 续10秒钟。一般来说，本步骤中所通入的反应气体可以是氩气(Ar)，而所述Ar的流量一般为645sccm。
步骤103，进行等离子体激发(Strike)处理工艺。
在本步骤中，将对所通入的反应气体进行等离子体激发处理工艺，即将所通入的反应气体通过所设置的源功率进行等离子体化。
步骤104，进行气体流通处理工艺。
在本步骤中，将通入氧气(O2)和Ar，打开节流阀(TV，Throttle valve)，并通过涡轮分子泵使得反应腔内的气体处于流通状态，从而保持一定的气压，在反应腔内形成均匀而稳定的气体氛围，使得所形成的高密度等离子体在低压下以高密度混合气体的形式直接与所需处理的晶圆的表面充分而均匀地接触。其中，所述Ar的流量一般可为240sccm，O2的流量一般可为280sccm。
步骤105，进行加热(Heat up)处理工艺。
在本步骤中，将对所需处理的晶圆进行加热处理工艺。具体来说，将在上述的高密度等离子体反应腔的顶部使用源功率的同时，还将在上述的高密度等离子体反应腔的两侧也使用源功率，从而引导上述所形成的高密度等离子体轰击所述晶圆的表面，使得晶圆的温度上升到预定的温度，从而完成对所述晶圆的加热处理。
步骤106，进行转变(Transition)处理工艺。
在本步骤中，所述转变处理工艺包括：将所通入的Ar和O2的流量降低到预先设置的流量值，并使上述气体的流量在预先设定的持续时间内保持不变。例如，可将上述Ar的流量降为65sccm，将O2的流量降为140sccm，而本步骤的持续时间为4秒。
步骤107，进行第一次保护层(Liner)沉积工艺。
在本步骤中，将进行第一次保护层沉积工艺。具体来说，在注入O2的同时，打开位于反应腔顶部的硅烷阀，注入硅烷气体(SiH4)，沉积一保护层。此时，所述O2的流量为68sccm，所述从顶部注入的SiH4的流量为14 sccm，本步骤的持续时间为4秒。由于所注入的气体中氧气的比例比较大，因此所沉积的保护层的主要成分为富氧的二氧化硅。
步骤108，进行第二次保护层沉积工艺。
在本步骤中，将进行第二次保护层沉积工艺。在继续注入O2的同时，打开位于反应腔顶部和侧面的硅烷阀，注入SiH4，继续沉积保护层；此时，所述O2的流量仍为68sccm，所述从顶部注入的SiH4的流量为8sccm，所述从侧面注入的SiH4的流量为6sccm，本步骤的持续时间为2秒。此时，由于所注入的气体中氧气的比例比较大，因此所沉积的保护层的主要成分仍为富氧的二氧化硅。
通过上述步骤107和步骤108所生成的保护层覆盖在晶圆表面已形成的金属层上，可用于保护上述已形成的金属层，减小在后续的主体层沉积工艺中的对金属层的等离子体诱发损伤(PID，Plasma Induced Damage)，即由于高密度等离子体的轰击而造成的对金属层的损伤。
步骤109，进行预置偏压(PRE Bias)处理工艺。
在本步骤中，将通过偏置功率发生器产生一个预置的偏置功率(BiasPower)，引导上述所形成的高密度等离子体垂直于所需处理的晶圆运动，轰击所述晶圆的表面，为后续的主体层沉积(Main Dep)工艺做好相应的准备。其中，所述预置的偏置功率为1000W。
步骤110，进行主体层沉积工艺。
在本步骤中，将通过偏置功率发生器产生的偏置功率，引导上述所形成的高密度等离子体在晶圆的表面进行主体层的沉积。其中，所述预置的偏置功率为1450W。所述的主体层即为层间绝缘层(ILD，Inter Layer Dielectric)。
在上述的由步骤101～110所描述的HDP CVD工艺中，由于可形成高密度的等离子体，因此可以填充深宽比为4∶1甚至更高的间隙。在常用的HDP CVD工艺中，沉积工艺通常是由SiH4和O2的反应来实现，而蚀刻工艺通常是由Ar和O2的溅射来完成。在上述的蚀刻工艺中，溅射离子在偏置功率的作用下将以一定的能量对晶圆进行轰击，而在上述步骤107和步 骤108中所生成的保护层的成分为富氧的二氧化硅，致密度较小，因此部分溅射离子仍然可以穿透该保护层，从而对保护层之下的金属层造成损伤；另外，在上述的HDP CVD工艺中，在沉积保护层(步骤107)之前即进行了加热处理工艺(步骤105)，在该加热处理工艺中，需要使用高密度等离子体轰击晶圆的表面以提高晶圆的温度。此时，由于还尚未在金属层上沉积保护层，因此在使用高密度等离子体轰击晶圆时，上述高密度等离子体将直接轰击在金属层上，从而也很容易造成金属层的损伤。
由此可知，在现有技术中的HDP CVD工艺中，仍然会对金属层造成较大的损伤，从而对所形成的半导体器件的良率和可靠性造成不良的影响。
发明内容
有鉴于此，本发明提供一种减少HDP CVD工艺中的等离子体诱发损伤的方法，从而减少PID现象的出现，提高半导体器件的良率和可靠性。
根据上述目的，本发明的技术方案是这样实现的：
一种减少HDP CVD工艺中的等离子体诱发损伤的方法，该方法包括：
将所需处理的晶圆放置于高密度等离子体反应腔中，依次进行稳定压力处理工艺、等离子体激发处理工艺和气体流通处理工艺；
进行第一次富氧二氧化硅保护层沉积工艺；
进行富硅二氧化硅保护层沉积工艺，以沉积一富硅二氧化硅保护层；
进行加热处理工艺；
依次进行第二次富氧二氧化硅保护层沉积工艺、预置偏压处理工艺和主体层沉积工艺。
在所述第一次富氧二氧化硅保护层沉积工艺中，所注入的反应气体为氧气和硅烷；
所述氧气的流量为40～80sccm，所述硅烷的流量为10～30sccm。
所述高密度等离子体反应腔的顶部源功率的大小为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小为3000～6000W。
所述第一次富氧二氧化硅保护层沉积工艺的持续时间为0.2～5秒。
在所述富硅二氧化硅保护层沉积工艺中，所注入的反应气体为氧气和硅烷；
所述氧气的流量为10～30sccm，所述硅烷的流量为10～30sccm。
所述高密度等离子体反应腔的顶部源功率的大小为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小为3000～6000W。
所述富硅二氧化硅保护层沉积工艺的持续时间为5～20秒。
在所述加热处理工艺中，所注入的反应气体为氧气和氩气；
所述氧气的流量为100～500sccm，所述氩气的流量为100～500sccm。
所述高密度等离子体反应腔的顶部源功率的大小为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小为3000～6000W；
所述加热处理工艺的持续时间为10～50秒。
所述沉积的富硅二氧化硅保护层的厚度为50～300埃。
由上可知，本发明提供了一种减少HDP CVD工艺中的等离子体诱发损伤的方法。在该方法中，可以在沉积主体层之前，先在金属层上沉积一个富硅二氧化硅保护层。由于富硅二氧化硅保护层的致密度比较大，因此可以有效地阻止高密度等离子体对金属层的轰击；同时，由于在该方法中，在进行加热处理工艺之前，已在金属层上沉积了富硅二氧化硅保护层，因此可避免加入处理工艺中的高密度等离子体对金属层的直接轰击，从而可以有效地减少PID现象的出现，提高半导体器件的良率和可靠性。
附图说明
图1为现有技术中的HDP CVD工艺的流程图。
图2为本发明实施例中的HDP CVD工艺的流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚明白，以下举具体实施 例并参照附图，对本发明进行进一步详细的说明。
图2为本发明实施例中的HDP CVD工艺的流程图。如图2所示，本发明实施例中的HDP CVD工艺包括如下所述的步骤：
步骤201，将所需处理的晶圆放置于高密度等离子体反应腔中。
步骤202，进行稳定压力(Pressuring)处理工艺。
在本步骤中，将向高密度等离子体反应腔中通入反应气体，即通过气体喷嘴将所需的反应气体输入到所述高密度等离子体反应腔中。该步骤大约持续10秒钟，以使得在高密度等离子体反应腔中的气压达到一个预先设定的稳定值。在本发明的实施例中，所通入的反应气体可以是Ar；其中，Ar的流量为635～655标准毫升/分钟(sccm，Standard Cubic Centimeter perMinute)；优选的，所述Ar的流量为645sccm。
步骤203，进行等离子体激发(Strike)处理工艺。
在本步骤中，将对所通入的反应气体进行等离子体激发处理工艺，即将所通入的反应气体等离子体化。具体来说，当射频(RF)源所产生的射频电流通过线圈(coil)时，将产生一个具有相应源功率(Source Power)的高频电磁场，使得上述所通入反应气体的分子或原子发生电离，从而在低压状态(一般为几个毫托)下产生高密度的等离子体。为了更好地形成高密度的等离子体和对所形成的高密度的等离子体进行控制，可在上述的高密度等离子体反应腔的顶部和两侧使用功率大小不同的源功率。在本步骤中，所述高密度等离子体反应腔的顶部的源功率(简称为顶部源功率)的大小可以为1500瓦(W)，而所述高密度等离子体反应腔的两侧的源功率(简称为侧面源功率)的大小为0，即仅使用顶部源功率，而未使用侧面源功率。
步骤204，进行气体流通处理工艺。
在本步骤中，将通入O2和Ar，打开节流阀，并通过涡轮分子泵使得反应腔内的气体处于流通状态，从而保持一定的气压，在反应腔内形成均匀而稳定的气体氛围，使得所形成的高密度等离子体在低压下以高密度混合气体的形式直接与所需处理的晶圆的表面充分而均匀地接触。其中，在本发明的 实施例中，Ar的流量为230～250sccm，O2的流量为270～290sccm；优选的，所述Ar的流量为240sccm，O2的流量为280sccm。
步骤205，进行第一次富氧二氧化硅保护层(Liner)沉积工艺。
在本步骤中，将进行第一次富氧二氧化硅保护层沉积工艺。具体来说，在注入O2的同时，打开位于反应腔顶部的硅烷阀，注入SiH4，从而沉积一第一富氧二氧化硅保护层。此时，所述O2的流量为40～80sccm，所述SiH4的流量为10～30sccm，所述高密度等离子体反应腔的顶部源功率的大小可以为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小可以为3000～6000W；较佳的，所述高密度等离子体反应腔的顶部源功率的大小为3500W，所述高密度等离子体反应腔的侧面源功率的大小为4000W，所述O2的流量为68sccm，所述SiH4的流量为14sccm。在此阶段中，由于所注入的反应气体中氧气的含量比较大，因此所沉积的保护层的主要成分为富氧的二氧化硅。但是，本步骤中的第一次富氧二氧化硅保护层沉积工艺的持续时间比较短，一般为0.2～5秒；较佳的，本步骤中的第一次富硅二氧化硅保护层沉积工艺的持续时间为1秒。由于本步骤的持续时间较短，因此所形成的第一富氧二氧化硅保护层的厚度比较薄，一般为5～10埃 
步骤206，进行富硅二氧化硅保护层(SRO Liner)沉积工艺。
在本步骤中，将进行SRO Liner沉积工艺，以沉积一富硅二氧化硅保护层。具体来说，在注入O2的同时，从位于反应腔顶部的硅烷阀继续注入SiH4，从而沉积SRO Liner。此时，所述O2的流量为10～30sccm，所述SiH4的流量为10～30sccm。在此阶段中，由于所注入的气体中硅的含量相对较大，因此所沉积的保护层的主要成分将为SRO，而不是富氧二氧化硅保护层。所述高密度等离子体反应腔的顶部源功率的大小可以为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小可以为3000～6000W；较佳的，所述O2的流量为20sccm，所述SiH4的流量为16sccm，所述高密度等离子体反应腔的顶部源功率的大小为3500W，所述高密度等离子体反应腔的侧面源功率的大小为4000W。本步骤中的富硅二氧化硅保护层沉积工艺的持 续时间一般为5～20秒；较佳的，本步骤中的富硅二氧化硅保护层沉积工艺的持续时间为7秒。
通过本步骤中的富硅二氧化硅保护层沉积工艺，可以沉积一富硅二氧化硅保护层。在本发明的实施例中，在所形成的富硅二氧化硅保护层中，硅氧比(Si/O Ratio)一般为0.8，而现有技术的保护层中的硅氧比一般仅为0.2，因此，相对于现有技术中的保护层而言，本发明的实施例中所形成的保护层是一种富硅的二氧化硅保护层。
由于所形成的富硅二氧化硅保护层中的硅的含量比较大，因此所形成的保护层的致密度也比较大，所以该保护层的光子吸收效应(photon absorptionefficiency)也比较明显，从而可以阻挡较多的高密度等离子体的轰击，可用于在后续的主体层沉积工艺中保护已形成的金属层，减少对金属层的等离子体诱发损伤。
因此，上述所形成的富硅二氧化硅保护层的厚度既不能太薄也不能太厚，厚度太薄则无法有效阻挡高密度等离子体对金属层的轰击，而厚度太厚则容易在所沉积的富硅二氧化硅保护层中形成空洞。所以，在本发明的实施例中，上述通过步骤206所形成的富硅二氧化硅保护层的总厚度可为50～300埃；例如，富硅二氧化硅保护层的厚度可以为139埃。
此外，根据实际情况下的实验数据可知，根据上述方法所形成的富硅二氧化硅保护层在波长为633nm的光波下的折光系数为1.82，远大于同等情况时的由富氧二氧化硅构成的保护层的折光系数。由此可知，与由富氧二氧化硅构成的保护层相比，本发明中的富硅二氧化硅保护层可以更好地阻挡高密度等离子体对金属层的轰击。
步骤207，进行加热(Heat up)处理工艺。
在本步骤中，将对所需处理的晶圆进行加热处理工艺。具体来说，可通过偏置功率发生器产生一个偏置功率(Bias Power)，引导上述所形成的高密度等离子体垂直于所需处理的晶圆运动，轰击所述晶圆的表面，使得晶圆的温度上升到预定的温度，从而完成对所述晶圆的加热处理。此时，所注入 的气体为Ar和O2。其中，所述高密度等离子体反应腔的顶部源功率的大小为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小可以为3000～6000W，所述Ar的流量为100～500sccm，所述O2的流量为100～500sccm，本步骤中的加热处理工艺的持续时间为10～50秒；较佳的，在本发明的实施例中，所述顶部源功率为3500W，所述侧面源功率为4000W，所述Ar的流量为240sccm，所述O2的流量为280sccm，本步骤中的加热处理工艺的持续时间为40秒。
步骤208，进行第二次富氧二氧化硅保护层沉积工艺。
在本步骤中，将进行第二次富氧二氧化硅保护层沉积工艺。在继续注入O2的同时，打开位于反应腔顶部和侧面的硅烷阀，注入SiH4，从而沉积一第二富氧二氧化硅保护层；此时，所述O2的流量为68sccm，所述从顶部注入的SiH4的流量为8sccm，所述从侧面注入的SiH4的流量为6sccm。由于所注入的气体中氧气的比例比较大，因此在本步骤中所沉积的保护层的主要成分为富氧的二氧化硅。但是，本步骤中的第二次富氧二氧化硅保护层沉积工艺的持续时间较短，一般为1秒。由于本步骤的持续时间较短，因此所形成的第二富氧二氧化硅保护层的厚度比较薄，一般为5～10埃。
步骤209，进行预置偏压(PRE Bias)处理工艺。
在本步骤中，将注入作为反应气体的O2和SiH4，并通过偏置功率发生器产生一个预置的偏置功率(Bias Power)，引导上述所形成的高密度等离子体垂直于所需处理的晶圆运动，轰击所述晶圆的表面，为后续的主体层沉积(Main Dep)工艺做好相应的准备。其中，所述预置的偏置功率为1000W，所述O2的流量为68sccm，从顶部注入的SiH4的流量为8sccm，从侧面注入的SiH4的流量为8sccm，本步骤中的预置偏压处理工艺的持续时间较短，一般为1秒。
步骤210，进行主体层沉积工艺。
在本步骤中，将注入作为反应气体的O2和SiH4，并通过偏置功率发生器产生的偏置功率，引导由上述反应气体所形成的高密度等离子体在晶圆的 表面进行主体层(即ILD)的沉积。其中，所述预置的偏置功率为1450W，所述O2的流量为44sccm，从顶部注入的SiH4的流量为8sccm，从侧面注入的SiH4的流量为8sccm，本步骤中的主体层沉积工艺的持续时间可为205秒。
通过上述的步骤201～210可知，在本发明所提供的上述减少HDP CVD工艺中的等离子体诱发损伤的方法中，可以在沉积主体层之前，先后在金属层上沉积了上、下两个富氧二氧化硅保护层以及位于两个富氧二氧化硅保护层之间的富硅二氧化硅保护层。由于富硅二氧化硅保护层的致密度比较大，因此可以有效地阻止高密度等离子体对金属层的轰击；同时，由于在进行加热处理工艺之前，已在金属层上沉积了富氧二氧化硅保护层和富硅二氧化硅保护层，因此可避免加入处理工艺中的高密度等离子体对金属层的直接轰击，从而可以有效地减少PID现象的出现，提高半导体器件的良率和可靠性。另外，由于相对于富硅二氧化硅保护层而言，富氧二氧化硅保护层的成分与金属层和主体层的成分比较相似，因此在上述的方法中，在所沉积的富硅二氧化硅保护层上下均沉积了一层较薄的富硅二氧化硅保护层，从而尽可能地改善所形成的半导体器件的电学性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所做的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种减少HDP CVD工艺中的等离子体诱发损伤的方法，该方法包括：
将所需处理的晶圆放置于高密度等离子体反应腔中，依次进行稳定压力处理工艺、等离子体激发处理工艺和气体流通处理工艺；
进行第一次富氧二氧化硅保护层沉积工艺；
进行富硅二氧化硅保护层沉积工艺，以沉积一富硅二氧化硅保护层；
进行加热处理工艺；
依次进行第二次富氧二氧化硅保护层沉积工艺、预置偏压处理工艺和主体层沉积工艺。
2.如权利要求1所述的方法，其特征在于：
在所述第一次富氧二氧化硅保护层沉积工艺中，所注入的反应气体为氧气和硅烷；
所述氧气的流量为40～80sccm，所述硅烷的流量为10～30sccm。
3.如权利要求2所述的方法，其特征在于：
所述高密度等离子体反应腔的顶部源功率的大小为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小为3000～6000W。
4.如权利要求1～3中任一所述的方法，其特征在于：
所述第一次富氧二氧化硅保护层沉积工艺的持续时间为0.2～5秒。
5.如权利要求1所述的方法，其特征在于：
在所述富硅二氧化硅保护层沉积工艺中，所注入的反应气体为氧气和硅烷；
所述氧气的流量为10～30sccm，所述硅烷的流量为10～30sccm。
6.如权利要求5所述的方法，其特征在于：
所述高密度等离子体反应腔的顶部源功率的大小为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小为3000～6000W。
7.如权利要求1、5或6所述的方法，其特征在于：
所述富硅二氧化硅保护层沉积工艺的持续时间为5～20秒。
8.如权利要求1所述的方法，其特征在于：
在所述加热处理工艺中，所注入的反应气体为氧气和氩气；
所述氧气的流量为100～500sccm，所述氩气的流量为100～500sccm。
9.如权利要求1或8所述的方法，其特征在于：
所述高密度等离子体反应腔的顶部源功率的大小为2000～5000W，所述高密度等离子体反应腔的侧面源功率的大小为3000～6000W；
所述加热处理工艺的持续时间为10～50秒。
10.如权利要求1所述的方法，其特征在于：
所述沉积的富硅二氧化硅保护层的厚度为50～300埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910200989 CN102110635B (zh) | 2009-12-23 | 2009-12-23 | 减少hdp cvd工艺中的等离子体诱发损伤的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910200989 CN102110635B (zh) | 2009-12-23 | 2009-12-23 | 减少hdp cvd工艺中的等离子体诱发损伤的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102110635A CN102110635A (zh) | 2011-06-29 |
| CN102110635B true CN102110635B (zh) | 2013-03-13 |
Family
ID=44174751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910200989 Active CN102110635B (zh) | 2009-12-23 | 2009-12-23 | 减少hdp cvd工艺中的等离子体诱发损伤的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102110635B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543756A (zh) * | 2012-01-18 | 2012-07-04 | 上海华力微电子有限公司 | 较小等离子损伤的高密度等离子体沉积方法 |
| CN102586758B (zh) * | 2012-03-23 | 2013-12-18 | 上海先进半导体制造股份有限公司 | 高密度等离子机台的预沉积方法 |
| US9738516B2 (en) * | 2015-04-29 | 2017-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to reduce backside silicon damage |
| CN110211875B (zh) * | 2019-06-06 | 2021-11-02 | 武汉新芯集成电路制造有限公司 | 一种半导体器件的制造方法 |
-
2009
- 2009-12-23 CN CN 200910200989 patent/CN102110635B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102110635A (zh) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102564160B1 (ko) | 펄스된 저주파수 ｒｆ 전력에 의한 고 선택도 및 저 응력의 탄소 하드마스크 | |
| US7951683B1 (en) | In-situ process layer using silicon-rich-oxide for etch selectivity in high AR gapfill | |
| TWI345814B (en) | Integration process for fabricating stressed transistor structure | |
| US7718553B2 (en) | Method for forming insulation film having high density | |
| US7544625B2 (en) | Silicon oxide thin-films with embedded nanocrystalline silicon | |
| US9018108B2 (en) | Low shrinkage dielectric films | |
| US7981810B1 (en) | Methods of depositing highly selective transparent ashable hardmask films | |
| KR101161098B1 (ko) | 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상 | |
| US8133797B2 (en) | Protective layer to enable damage free gap fill | |
| US7972968B2 (en) | High density plasma gapfill deposition-etch-deposition process etchant | |
| US7807225B2 (en) | High density plasma non-stoichiometric SiOxNy films | |
| TW201909234A (zh) | 用於高品質間隙填充解決方案之循環式可流動沉積及高密度電漿處理製程 | |
| KR20090060768A (ko) | 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법 | |
| JPH1174257A (ja) | フッ素含有酸化ケイ素薄膜及びその製造方法 | |
| KR100368100B1 (ko) | 불소첨가절연막의형성방법 | |
| TW200935514A (en) | Reduction of etch-rate drift in HDP processes | |
| US7001854B1 (en) | Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures | |
| JPH0987851A (ja) | マイクロ波プラズマ処理装置及び処理方法 | |
| CN102110635B (zh) | 减少hdp cvd工艺中的等离子体诱发损伤的方法 | |
| WO1999021218A1 (en) | Self-aligned contact etch using difluoromethane and trifluoromethane | |
| EP0518544B1 (en) | Anisotropic deposition of dielectrics | |
| CN111696863B (zh) | 硅介质材料刻蚀方法 | |
| US6221793B1 (en) | Process for forming PECVD undoped oxide with a super low deposition rate on a single state deposition | |
| CN102543756A (zh) | 较小等离子损伤的高密度等离子体沉积方法 | |
| KR20210075266A (ko) | 박막 증착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |