CN102098155B - 基于ptp协议实现亚微秒级同步精度的方法 - Google Patents

Abstract

本发明涉及一种基于PTP协议实现亚微秒级同步精度的方法，属于通信技术领域，为了在获得高精度同步效率的同时，节约硬件投入的成本，所述方法包括：在主钟发出同步消息之前，将以太网收发器的时钟与时间源的同步；通过延迟请求信息包延时测量机制或者对等延迟信息包延时测量机制来测量得到链路的平均路径时延；对链路进行异步修正，实现亚微秒级的同步精度。该方法采用DP83640以太网收发器，可以准确地获得网络报文时间戳，在AT91RM9200平台上实现PTP协议，能实现亚微秒级的同步精度，经测试，可达到100ns的同步精度，此外整个系统成本低廉，并具备良好的开放性以及扩展性，容易实现。

Description

基于PTP协议实现亚微秒级同步精度的方法

技术领域

本发明涉及通信技术领域，具体涉及一种基于PTP协议实现亚微秒级同步精度的方法。

背景技术

IP化是未来网络业务的发展趋势，以太网以其优越的性价比、广泛的应用及完善的产品支持，成为以IP为基础的承载网的主要发展方向。在部署电信级以太网时，如何解决时钟同步问题是一个要考虑的方面。目前，分组网络的同步需求有两个方面：一、分组网络需要可以承载TDM业务，并提供TDM业务时钟恢复的机制，使得TDM业务在穿越分组网络后仍满足一定的性能指标；二、分组网络需要可以像TDM网络一样，提供高精度的网络参考时钟，以满足网络节点或终端的同步需求。

为了满足上述同步需求，同步以太网(SyncE)就是最新的标准解决方法。在SyncE中，采用与SONET(同步光纤网络)/SDH(同步数字系列)相同的方式，通过高品质、可跟踪的一级基准时钟信号来同步其位时钟。2006年，国际电信联盟在其G..8261标准中提供了SyncE概念，2007年，在G.8262标准中对SyncE的性能要求进行了标准化，规定了同步以太网网络设备中使用的时钟的最低性能要求。此外，在2002年，IEEE发布了IEEE 1588标准，该标准定义了一种精确时间同步协议(PTP，Precision Time Protocol)，并于2005年又制定了新版本的IEEE 1588标准，即IEEE1588v2标准，目前，基于IEEE 1588标准的同步校准技术正受到各方面的关注。

然而，大多数情况下，基于NTP协议的同步系统仅能达到毫秒级的精度，PTP协议在理论上可以达到亚微秒级，但实现起来比较难，难点在于网络报文收发的时间戳无法准确的得到，而通过CPU(中央处理器)获取时间戳误差又太大，偏差能达到微秒级，这就无法做到亚微秒级的精度

而在芯片级实现PTP产品的现有的技术中，包括IMSYS公司采用芯片级的实现方案，将处理器核、收发报文时间戳处理外设装备等集成到一起，来构成硬件系统，然后集成操作系统，实现TCP/IP协议栈以及PTP协议栈，进而形成了整个同步系统，据介绍，该系统能够达到200ns级别的同步精度，尽管其同步精度效果良好，但由于实现该系统的成本非常高之高，而且其系统封闭性过强，并非通用设备，因而难以在更大范围内流通。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何克服现有技术中无法兼得同步效果与价格成本的问题，如何在获得高精度同步效率的同时，节约硬件投入的成本。

(二)技术方案

为了解决上述技术问题，本发明提供一种基于PTP协议实现亚微秒级同步精度的方法，所述方法基于亚微秒级同步系统来实施，所述亚微秒级同步系统包括时间源、以太网收发器、微处理器以及FPGA单元；所述时间源用于提供秒脉冲和时间报文信息；所述以太网收发器用于产生、传输以及接收时间戳，并生成秒脉冲信号；所述FPGA单元用于对以太网报文进行过滤，过滤掉与PTP协议无关的时间报文信息；所述微处理器用于与卫星时钟同步，执行PTP协议栈；

所述方法具体通过如下步骤来实现亚微秒级的同步精度：

S1：在主钟发出同步消息之前，主钟将以太网收发器的时钟与时间源的时钟同步；

S2：对以太网报文进行过滤，过滤掉与PTP协议无关的时间报文信息；

S3：根据延迟请求信息包延时测量机制或者对等延迟信息包延时测量机制来计算得到链路的平均路径时延；

S4：根据所述链路的平均路径时延计算得到主钟和从钟之间的时钟偏差；

S5：根据所述时钟偏差对链路进行异步修正，实现亚微秒级的同步精度。

所述以太网收发器为DP83640精密时间协议收发器。

所述微处理器为基于ARM9的AT91RM9200微处理器。

所述步骤S1中将以太网收发器的时钟与时间源的时钟同步的过程具体包括：根据时间源的秒脉冲的间隔来调整以太网收发器的频率，再根据秒脉冲与以太网收发器的脉冲差值调整其相位；

所述步骤S2具体通过所述FPGA单元在物理层芯片的输出流中，搜索特定的IP、端口号、MAC地址以及1588报文类型，进而过滤掉不符合IEEE1588标准的时间报文信息。

所述步骤S3在通过延迟请求信息包延时测量机制来测量得到链路的平均路径时延的情况下，具体包括：

S301：主钟首先发出同步报文，此时以太网收发器获取该时刻的第一硬件时间戳t₁；然后从钟获取所述同步信息，此时以太网收发器获取该时刻的第二硬件时间戳t₂；从钟在获取所述同步报文之后，发送延迟请求报文时，以太网收发器获取该时刻的第三硬件时间戳t₃；主钟获取所述延迟请求报文时，以太网收发器获取该时刻的第四硬件时间戳t₄；

S302：计算第二硬件时间戳t₂与第一硬件时间戳t₁之间的第一时间差t_ms；

S303：计算第四硬件时间戳t₄与第三硬件时间戳t₃之间的第二时间差t_sm；

S304：根据所述第一时间差t_ms以及第二时间差t_sm计算得到链路的平均路径时延。

所述步骤S302中，首先根据非对称异步机制计算出主钟到从钟方向传输的非对称时延，并从第二硬件时间戳t₂中扣除所述非对称时延，然后再计算扣除了所述非对称时延之后的第二硬件时间戳t₂与所述第一硬件时间戳t₁之间的第一时间差t_ms；

所述步骤S303中，首先根据非对称异步机制计算出从钟到主钟方向传输的非对称时延，并从第四硬件时间戳t₄中扣除所述非对称时延，然后再计算扣除了所述非对称时延之后的第四硬件时间戳t₄与所述第三硬件时间戳t₃之间的第二时间差t_sm；

所述步骤S304中，取所述第一时间差t_ms与所述第二时间差t_sm的平均值，即为链路的平均路径时延。

所述步骤S4中，通过从所述第一时间差t_ms减去所述平均路径时延，即得到所述主钟和从钟之间的时钟偏差。

所述步骤S3在通过对等延迟信息包延时测量机制来测量得到链路的平均路径时延的情况下，具体包括：

S301’：第一节点首先发出对等延迟请求报文，此时以太网收发器获取该时刻的第一硬件时间戳t₁’；然后第二节点获取所述对等延迟请求报文，此时以太网收发器获取该时刻的第二硬件时间戳t₂’；第二节点在获取所述对等延迟请求报文之后，发送对等延迟请求响应报文时，以太网收发器获取该时刻的第三硬件时间戳t₃’；第一节点获取所述对等延迟请求响应报文时，以太网收发器获取该时刻的第四硬件时间戳t₄’；

S302’：计算第二硬件时间戳t₂’与第一硬件时间戳t₁’之间的第一时间差t_ms’；

S303’：计算第四硬件时间戳t₄’与第三硬件时间戳t₃’之间的第二时间差t_sm’；

S304’：根据所述第一时间差t_ms’以及第二时间差t_sm’计算得到链路的平均路径时延。

所述步骤S304’中，取所述第一时间差t_ms’与所述第二时间差t_sm’的平均值，即为链路的平均路径时延。

在所述S301’之前，主钟预先发出同步报文，此时以太网收发器获取该时刻的同步报文发送时间戳t₁；然后从钟获取所述同步信息，此时以太网收发器获取该时刻的同步报文接收时间戳t₂；并根据非对称异步机制计算出主钟到从钟方向传输的非对称时延，从同步报文接收戳t₂中扣除所述非对称时延，然后再计算扣除了所述非对称时延之后的同步报文接收时间戳t₂与所述同步报文发送时间戳t₁之间的同步报文时间差t_ms；

所述步骤S4中，通过从所述同步报文时间差t_ms中减去所述平均路径时延，即得到所述主钟和从钟之间的时钟偏差。

所述非对称异步机制具体包括：

在进行E2E时钟的异步修正时，仅将报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据来进行累加计算得到所述非对称时延；

在进行P2P时钟的异步修正时，除了报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据以外，还将报文进入时钟入口时的链路延迟也附加到修正数据中来进行累加计算得到所述非对称时延。

(三)有益效果

本发明技术方案中采用DP83640以太网收发器，因而可以准确的获得网络报文时间戳，并在AT91RM9200平台上实现PTP协议，就能实现亚微秒级的同步精度，经过测试，可以达到100ns的同步精度。此外，整个硬件系统成本低廉，并且具备良好的开放性以及扩展性，容易实现。

附图说明

图1为本发明技术方案所涉及的亚微秒级同步系统的模块示意图；

图2为本发明技术方案所涉及的基于PTP协议实现亚微秒级同步精度的方法的流程图；

图3为本发明技术方案所涉及的延迟请求信息包延时测量机制的时序示意图；

图4为本发明技术方案所涉及的对等延迟信息包延时测量机制的时序示意图；

图5为本发明技术方案所涉及的进行E2E时钟的异步修正的时序示意图；

图6为本发明技术方案所涉及的进行P2P时钟的异步修正的时序示意图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

为了克服现有技术中无法兼得同步效果与价格成本的问题，在获得高精度同步效率同时，节约硬件投入的成本，本发明技术方案提供了一种基于PTP协议实现亚微秒级同步精度的方法，所述方法基于亚微秒级同步系统来实施，如图1所示，所述亚微秒级同步系统包括时间源、微处理器、FPGA单元、以太网收发器及RJ45接口；所述时间源由北斗时间源或GPS提供，用于提供秒脉冲和时间报文信息；所述微处理器采用AT91RM9200，是一个ARM处理器，用于与卫星时钟同步，运行uCOS-II、LWIP、PTP协议栈，控制以太网收发器，调整其频率和相位；所述FPGA单元主要用于进行以太网络报文过滤，过滤掉不符合IEEE1588标准、与PTP无关的时间报文信息，减少ARM处理器的处理负担，避免影响处理实时的PTP报文；所述以太网收发器采用DP83640，主要用于产生、传输以及接收时间戳，并生成秒脉冲(PPS_OUT)信号，GPIO上同步事件的触发和捕获，以及进行时钟调整。

如图2所示，所述方法具体通过如下步骤来实现亚微秒级的同步精度：

S1：在主钟(Master time)发出同步消息Sync之前，主钟将以太网收发器的时钟与时间源的时钟同步；

S2：对以太网报文进行过滤，过滤掉与PTP协议无关的时间报文信息；

S3：根据延迟请求信息包延时测量机制或者对等延迟信息包延时测量机制来计算得到链路的平均路径时延；

S4：根据所述链路的平均路径时延计算得到主钟和从钟之间的时钟偏差；

S5：根据所述时钟偏差对链路进行异步修正，实现亚微秒级的同步精度。

所述以太网收发器为DP83640精密时间协议收发器。

所述微处理器为基于ARM9的AT91RM9200微处理器。

所述步骤S1中将DP83640以太网收发器的时钟与时间源的时钟同步的过程具体包括：根据时间源的秒脉冲的间隔来调整DP83640以太网收发器的频率，再根据秒脉冲与DP83640以太网收发器的脉冲差值调整其相位；

所述步骤S2具体通过所述FPGA单元在物理层芯片的输出流中，搜索特定的IP、端口号、MAC地址以及1588报文类型，进而过滤掉不符合IEEE1588标准的时间报文信息。

该部分内容具体包括：在主钟发出同步消息前，应将DP38640的时钟同步于系统的时间源。时间源提供的一般是北斗时间源或是GPS的秒脉冲和时间报文信息，主钟根据秒脉冲的间隔来调整DP83640的频率，然后再根据秒脉冲和DP83640的脉冲差值调整相位，以达到DP83640与时间源同步的目的。

并且，本发明采用了低成本的AT91RM9200芯片，主频为180MHz，为了能够支持更多的从钟设备，增强处理能力，并采用了FPGA硬件过滤报文的方式，过滤的基本思想是：通过FPGA单元在物理层芯片的输出流中，搜索特定的IP，端口号，MAC地址以及1588报文类型，进而过滤掉不符合IEEE1588标准的时间报文信息；这些字符串见下表1：

表1.FPGA单元过滤报文方式中所搜索的字符串

字符串	备注
		224.0.0.129	IP地址
224.0.0.107	IP地址
		319/320	端口号
01-1B-19-00-00-00	MAC地址
		01-80-C2-00-00-0E	MAC地址
0x88F7	报文类型

接下来，计算链路的平均路径时延的过程可以分两种情况：

(一)如图3所示，可以通过延迟请求信息包Delay_Req延时测量机制来测量得到链路的平均路径时延，Delay_Req延时测量机制是一种用来测量链路延时的方法，通过发送同步报文Sync、延迟请求报文Delay_Req、延迟响应报文Delay_Resp、和跟随报文Follow_up来测量链路延时，其中，跟随报文Follow_up只有当主钟为双步时钟TwoStepsClock时才会发送：

在通过延迟请求信息包延时测量机制来测量得到链路的平均路径时延的情况下，所述步骤S3的过程具体包括：

S301：主钟(Master time)首先发出同步报文Sync，此时DP83640以太网收发器获取该时刻的第一硬件时间戳(Timestamps)t₁；然后从钟(Slave time)获取所述同步报文Sync，此时DP83640以太网收发器获取该时刻的第二硬件时间戳t₂；若主钟是双步时钟，第一硬件时间戳t₁通过跟随报文Follow_up传递给从钟；从钟在获取所述同步报文Sync之后，发送延迟请求报文Delay_Req时，DP83640以太网收发器获取该时刻的第三硬件时间戳t₃；主钟获取所述延迟请求报文Delay_Req时，DP83640以太网收发器获取该时刻的第四硬件时间戳t₄，然后发出延迟响应报文Delay_Resp，将第四硬件时间戳t₄传回到从钟；

从钟获得了上述4个时间戳，就可以计算平均路径延迟和时钟偏差了，在理想情况下，后述过程为：

计算第二硬件时间戳t₂与第一硬件时间戳t₁之间的第一时间差t_ms＝t₂-t₁；

计算第四硬件时间戳t₄与第三硬件时间戳t₃之间的第二时间差t_sm＝t₄-t₃；

根据所述第一时间差t_ms以及第二时间差t_sm计算得到链路的平均路径时延<meanPathDelay>＝[(t₂-t₁)+(t₄-t₃)]/2；

而时钟偏差<offsetFromMaster>＝(t₂-t₁)-<meanPathDelay>。

但是以上计算方式是基于往返传输路径是相同的，但实际应用中，由于要经过交换机和路由器等设备，传输路径是不相同的，用上述公式就会带来很大的误差，需要校正。在本发明中的校正过程如下，根据非对称异步机制计算同步报文Sync的非对称延迟correctedMasterEventTimestamp和延迟请求报文Delay_Req的非对称延迟correctedSlaveEventTimestamp，然后分别从时间差中扣除，由此，在实际情况中，计算链路的平均路径时延的过程应该为如下步骤：

S302：计算第二硬件时间戳t₂与第一硬件时间戳t₁之间的第一时间差t_ms＝t₂-t₁-correctedMasterEventTimestamp；

S303：计算第四硬件时间戳t₄与第三硬件时间戳t₃之间的第二时间差t_sm＝t₄-t₃-correctedSlaveEventTimestamp；

S304：根据所述第一时间差t_ms以及第二时间差t_sm计算得到链路的平均路径时延：

<meanPathDelay>＝[(t₂-t₁-correctedMasterEventTimestamp)+(t₄-t₃-correctedSlaveEventTimestamp)]/2；

以及，时钟偏差：

<offsetFromMaster>＝(t₂-t₁-correctedMasterEventTimestamp)-<meanPathDelay>。

如图5及6所示，是计算非对称延迟校正域的方法，其原理是计算报文进出端口的时间差，把这个差值放入报文中。对于主钟到从钟的异步偏差值，会放入同步报文Sync的非对称延迟校正域中，从钟到主钟的异步偏差值，会放入延迟请求报文Delay_Req的非对称延迟校正域中。

具体内容包括：

上述步骤S302中根据非对称异步机制计算出主钟到从钟方向传输的非对称延迟correctedMasterEventTimestamp，从第二硬件时间戳t₂中扣除所述非对称延迟，然后再计算扣除了所述非对称延迟之后的第二硬件时间戳t₂与所述第一硬件时间戳t₁之间的第一时间差t_ms。

所述步骤S303中，根据非对称异步机制计算出从钟到主钟方向传输的非对称延迟correctedSlaveEventTimestamp，并从第四硬件时间戳t₄中扣除所述非对称延迟，然后再计算扣除了所述非对称延迟之后的第四硬件时间戳t₄与所述第三硬件时间戳t₃之间的第二时间差t_sm。

所述步骤S304中，取所述第一时间差t_ms与所述第二时间差t_sm的平均值，即为链路的平均路径延迟meanPathDelay。

以上过程中的4个时间戳t₁、t₂、t₃、t₄都是通过DP83640获取的硬件时间戳，准确度极高，同时依靠非对称异步机制计算出了correctedMasterEventTimestamp和correctedSlaveEventTimestamp主到从、从到主两个方向的非对称时延，在主从钟时间差中去除这部分非对称时延，就可以满足主到从，从到主两个方向传输线路对称的假设，计算出平均路径时延meanPathDelay。

接下来，所述步骤S4中，通过从所述第一时间差t_ms减去所述平均路径时延，即得到所述主钟和从钟之间的时钟偏差。

(二)如图4所示，还可以通过对等延迟信息包Peer_Delay延时测量机制来测量得到链路的平均路径时延，Peer_Delay延时测量机制测量线路延时独立于Sync报文机制，通过发送对端延迟请求报文Pdelay_Req和对端延迟响应报文Pdelay_Resp和对端延迟响应跟随报文Pdelay_resp_followup来测量链路延时。通信双方都会发送这些报文，因此双方都能获知链路延时，因此该机制被称为对等延时测量机制。

在通过对等延迟信息包延时测量机制来测量得到链路的平均路径时延的情况下，所述步骤S3的过程具体包括：

S301’：节点A首先发出对等延迟请求报文Pdelay_Req，此时DP83640以太网收发器获取该时刻的第一硬件时间戳t₁’；然后节点B获取所述对等延迟请求报文Pdelay_Req，此时DP83640以太网收发器获取该时刻的第二硬件时间戳t₂’；节点B在获取所述对等延迟请求报文Pdelay_Req之后，发送对等延迟请求响应报文Pdelay_Resp时，DP83640以太网收发器获取该时刻的第三硬件时间戳t₃’；节点A获取所述对等延迟请求响应报文Pdelay_Resp时，DP83640以太网收发器获取该时刻的第四硬件时间戳t4’；同时，节点B要将发送Pdelay_Resp的时间戳t₃’通过对端延迟响应跟随报文Pdelay_Resp_Followup发给节点A。

和Delay_Req机制类似，其平均路径延迟表达式为：

<meanPathDelay>＝[(t₂’-t₁’)+(t₄’-t₃’)]/2；

注意上述公式和Delay_Req机制中的公式虽然形式类似，但意义不同，这里仅仅是两个相邻节点A与B之间的路径延迟。要计算主从钟之间的时钟偏差，还需要同步报文Sync的传输时间戳t₁和接收时间戳t₂。因此，在所述S301’之前，主钟预先发出同步报文Sync，此时以太网收发器获取该时刻的同步报文发送时间戳t₁；然后从钟获取所述同步信息Sync，此时以太网收发器获取该时刻的同步报文接收时间戳t₂；并根据非对称异步机制计算出主钟到从钟方向传输的非对称时延，从同步报文接收戳t₂中扣除所述非对称时延，然后再计算扣除了所述非对称时延之后的同步报文接收时间戳t₂与所述同步报文发送时间戳t₁之间的同步报文时间差t_ms。

在本发明中，当计算出平均路径延迟后，就可以计算主从时钟之间的偏差，表达式如下：

时钟偏差：offsetFromaMaster＝(t₂-t₁-correctedMasterEventTimestamp)-meanPathDelay

根据offsetFromaMaster来调整从钟，就达到了主从钟同步的目的。

具体内容如下：

S302’：计算第二硬件时间戳t₂’与第一硬件时间戳t₁’之间的第一时间差t_ms’；

S303’：计算第四硬件时间戳t₄’三硬件时间戳t₃’之间的第二时间差t_sm’；

S304’：根据所述第一时间差t_ms’以及第二时间差t_sm’计算得到链路的平均路径时延。

所述步骤S304’中，取所述第一时间差t_ms’与所述第二时间差t_sm’的平均值，即为链路的平均路径时延。

接下来，所述步骤S4中，通过从所述同步报文时间差t_ms中减去所述平均路径时延，即得到所述主钟和从钟之间的时钟偏差。

关于上述内容中提及的计算非对称时延的过程所依据的非对称异步机制，具体包括：

(1)在进行E2E(end-to-end，端对端)时钟的异步修正时，仅将报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据来进行累加计算得到所述非对称时延。

具体而言，如图5所示，入口时间戳Ingress timestamp为同步报文Sync或延迟请求报文Delay_Req进入E2E时钟入口的时间戳，而出口时间戳Engress timestamp为同步报文Sync或延迟请求报文Delay_Req离开E2E时钟出口的时间戳，即：

非对称延迟correctionField＝correctionField+(Engress timestamp-Ingress timestamp)

上述非对称延迟correctionField是包含在报文中的一个校正域，占8个字节，其意义是在报文从一个端口进入的时间Ingress timestamp到从另一个端口发出的时间Engress timestamp的差值，这个差值是不断累加的，经过一个交换机或路由器，就会累加。

(2)在进行P2P(peer-to-peer，对等式)时钟的异步修正时，除了报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据以外，还将报文进入时钟入口时的链路延迟也附加到修正数据中来进行累加计算得到所述非对称时延。

具体而言，如图6所示，入口时间戳Ingress timestamp为同步报文Sync进入P2P时钟入口的时间戳，而出口时间戳Engress timestamp为同步报文Sync离开P2P时钟出口时的时间戳；对于Link delay oningress port(进入端口前的链路延迟)，则为消息入口一边的链路时延；

由此，可以得到：

非对称延迟correctionField＝correctionField+(Engress timestamp-Ingress timestamp)+Link delay on ingress port

在P2P机制中，correctionField除了包括进出端口的时间差值，还包括进入端口前的链路延迟Link delay on ingress port。

综上所述，本发明技术方案提出并实现了采用ARM和DP83640方案来完成1588PTP普通时钟，相对于芯片级的实现方案，功能上容易扩充，性能也优于芯片级方案，且成本低廉。通过该技术方案，用户可以非常方便的进行二次开发，举例来说，用户希望在报文接收后增加确认消息，在确认消息内将延时和偏移传到第三方，然后由第三方用图形显示。同时，采用DP83640获取硬件时标的方式，其效果也是非常显著的，主从钟报文经过交换机E2E和P2P两种方式对时，能够达到100ns级别的精度，这是经过实验测试得到的数据，标准在理论上能达到小于1微秒的精度，而在标准的基础上增加不对称延迟校正后还能得到更好的结果。并且，根据图1的系统结构图中可以看出，本发明结构简单，环节少，容易实现，且相对于芯片级的实现，成本相当低，因此，本发明技术方案采用DP83640来获取硬件时标，相对于通常所用的软件时标，精度大为提高，能够从毫秒级别，提高到亚微妙级别。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (8)

1.一种基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述方法基于亚微秒级同步系统来实施，所述亚微秒级同步系统包括时间源、以太网收发器、微处理器以及FPGA单元；所述时间源用于提供秒脉冲和时间报文信息；所述以太网收发器用于产生、传输以及接收时间戳，并生成秒脉冲信号；所述FPGA单元用于对以太网报文进行过滤，过滤掉与PTP协议无关的时间报文信息；所述微处理器用于与卫星时钟同步，执行PTP协议栈；

所述方法具体通过如下步骤来实现亚微秒级的同步精度：

S1：在主钟发出同步消息之前，主钟将以太网收发器的时钟与时间源的时钟同步；

S2：对以太网报文进行过滤，过滤掉与PTP协议无关的时间报文信息；

S3：根据延迟请求信息包延时测量机制来计算得到链路的平均路径时延；

S4：根据所述链路的平均路径时延计算得到主钟和从钟之间的时钟偏差；

S5：根据所述时钟偏差对链路进行异步修正，实现亚微秒级的同步精度；

所述步骤S3在通过延迟请求信息包延时测量机制来测量得到链路的平均路径时延的情况下，具体包括：

S301：主钟首先发出同步报文，此时以太网收发器获取该时刻的第一硬件时间戳t₁；然后从钟获取所述同步报文，此时以太网收发器获取该时刻的第二硬件时间戳t₂；从钟在获取所述同步报文之后，发送延迟请求报文时，以太网收发器获取该时刻的第三硬件时间戳t₃；主钟获取所述延迟请求报文时，以太网收发器获取该时刻的第四硬件时间戳t₄；

S302：计算第二硬件时间戳t₂与第一硬件时间戳t₁之间的第一时间差t_ms；

S303：计算第四硬件时间戳t₄与第三硬件时间戳t₃之间的第二时间差t_sm；

S304：根据所述第一时间差t_ms以及第二时间差t_sm计算得到链路的平均路径时延；

所述步骤S302中，首先根据非对称异步机制计算出主钟到从钟方向传输的非对称时延，并从第二硬件时间戳t₂中扣除所述非对称时延，然后再计算扣除了所述非对称时延之后的第二硬件时间戳t₂与所述第一硬件时间戳t₁之间的第一时间差t_ms；

所述步骤S303中，首先根据非对称异步机制计算出从钟到主钟方向传输的非对称时延，并从第四硬件时间戳t₄中扣除所述从钟到主钟方向传输的非对称时延，然后再计算扣除了所述从钟到主钟方向传输的非对称时延之后的第四硬件时间戳t₄与所述第三硬件时间戳t₃之间的第二时间差t_sm；

所述步骤S304中，取所述第一时间差t_ms与所述第二时间差t_sm的平均值，即为链路的平均路径时延；

所述非对称异步机制具体包括：

在进行E2E时钟的异步修正时，仅将报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据来进行累加计算得到非对称时延；

在进行P2P时钟的异步修正时，除了报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据以外，还将报文进入时钟入口时的链路延迟也附加到修正数据中来进行累加计算得到非对称时延。

2.如权利要求1所述的基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述以太网收发器为DP83640精密时间协议收发器；

所述微处理器为基于ARM9的AT91RM9200微处理器。

3.如权利要求1所述的基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述步骤S1中将以太网收发器的时钟与时间源的时钟同步的过程具体包括：根据时间源的秒脉冲的间隔来调整以太网收发器的频率，再根据秒脉冲与以太网收发器的脉冲差值调整以太网收发器的相位；

所述步骤S2具体通过所述FPGA单元在物理层芯片的输出流中，搜索特定的IP、端口号、MAC地址以及IEEE1588报文类型，进而过滤掉不符合IEEE1588标准的时间报文信息。

4.如权利要求1所述的基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述步骤S4中，通过从所述第一时间差t_ms减去所述平均路径时延，即得到所述主钟和从钟之间的时钟偏差。

5.一种基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述方法基于亚微秒级同步系统来实施，所述亚微秒级同步系统包括时间源、以太网收发器、微处理器以及FPGA单元；所述时间源用于提供秒脉冲和时间报文信息；所述以太网收发器用于产生、传输以及接收时间戳，并生成秒脉冲信号；所述FPGA单元用于对以太网报文进行过滤，过滤掉与PTP协议无关的时间报文信息；所述微处理器用于与卫星时钟同步，执行PTP协议栈；

所述方法具体通过如下步骤来实现亚微秒级的同步精度：

S1：在主钟发出同步消息之前，主钟将以太网收发器的时钟与时间源的时钟同步；

S2：对以太网报文进行过滤，过滤掉与PTP协议无关的时间报文信息；

S3：根据对等延迟信息包延时测量机制来计算得到链路的平均路径时延；

S4：根据所述链路的平均路径时延计算得到主钟和从钟之间的时钟偏差；

S5：根据所述时钟偏差对链路进行异步修正，实现亚微秒级的同步精度；

所述步骤S3在通过对等延迟信息包延时测量机制来测量得到链路的平均路径时延的情况下，具体包括：

S301’：第一节点首先发出对等延迟请求报文，此时以太网收发器获取该时刻的第一硬件时间戳t₁’；然后第二节点获取所述对等延迟请求报文，此时以太网收发器获取该时刻的第二硬件时间戳t₂’；第二节点在获取所述对等延迟请求报文之后，发送对等延迟请求响应报文时，以太网收发器获取该时刻的第三硬件时间戳t₃’；第一节点获取所述对等延迟请求响应报文时，以太网收发器获取该时刻的第四硬件时间戳t₄’；

S302’：计算第二硬件时间戳t₂’与第一硬件时间戳t₁’之间的第一时间差t_ms’；

S303’：计算第四硬件时间戳t₄’与第三硬件时间戳t₃’之间的第二时间差t_sm’；

S304’：根据所述第一时间差t_ms’以及第二时间差t_sm’计算得到链路的平均路径时延；

在所述S301’之前，主钟预先发出同步报文，此时以太网收发器获取该时刻的同步报文发送时间戳t₁；然后从钟获取所述同步报文，此时以太网收发器获取该时刻的同步报文接收时间戳t₂；并根据非对称异步机制计算出主钟到从钟方向传输的非对称时延，从同步报文接收戳t₂中扣除所述非对称时延，然后再计算扣除了所述非对称时延之后的同步报文接收时间戳t₂与所述同步报文发送时间戳t₁之间的同步报文时间差t_ms；

所述步骤S4中，通过从所述同步报文时间差t_ms中减去所述平均路径时延，即得到所述主钟和从钟之间的时钟偏差；

所述非对称异步机制具体包括：

在进行E2E时钟的异步修正时，仅将报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据来进行累加计算得到非对称时延；

在进行P2P时钟的异步修正时，除了报文从E2E时钟的一个端口进入的时间戳到从另一个端口发出的时间戳的差值作为修正数据以外，还将报文进入时钟入口时的链路延迟也附加到修正数据中来进行累加计算得到非对称时延。

6.如权利要求5所述的基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述步骤S304’中，取所述第一时间差t_ms’与所述第二时间差t_sm’的平均值，即为链路的平均路径时延。

7.如权利要求5所述的基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述以太网收发器为DP83640精密时间协议收发器；

所述微处理器为基于ARM9的AT91RM9200微处理器。

8.如权利要求5所述的基于PTP协议实现亚微秒级同步精度的方法，其特征在于，所述步骤S1中将以太网收发器的时钟与时间源的时钟同步的过程具体包括：根据时间源的秒脉冲的间隔来调整以太网收发器的频率，再根据秒脉冲与以太网收发器的脉冲差值调整以太网收发器的相位；

所述步骤S2具体通过所述FPGA单元在物理层芯片的输出流中，搜索特定的IP、端口号、MAC地址以及IEEE1588报文类型，进而过滤掉不符合IEEE1588标准的时间报文信息。

Images