CN102097301A - 在聚合物基体复合衬底上形成电感器的半导体器件和方法 - Google Patents

在聚合物基体复合衬底上形成电感器的半导体器件和方法 Download PDF

Info

Publication number
CN102097301A
CN102097301A CN2010105509467A CN201010550946A CN102097301A CN 102097301 A CN102097301 A CN 102097301A CN 2010105509467 A CN2010105509467 A CN 2010105509467A CN 201010550946 A CN201010550946 A CN 201010550946A CN 102097301 A CN102097301 A CN 102097301A
Authority
CN
China
Prior art keywords
conductive layer
insulating barrier
polymeric matrix
matrix compound
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105509467A
Other languages
English (en)
Other versions
CN102097301B (zh
Inventor
林耀剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/621,738 external-priority patent/US8158510B2/en
Priority claimed from US12/726,880 external-priority patent/US8791006B2/en
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN102097301A publication Critical patent/CN102097301A/zh
Application granted granted Critical
Publication of CN102097301B publication Critical patent/CN102097301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及在聚合物基体复合衬底上形成电感器的半导体器件和方法。半导体器件具有形成在聚合物基体复合衬底的第一表面上的第一绝缘层。第一导电层形成在第一绝缘层上。第二导电层形成在第一绝缘层和第一导电层上。第二导电层形成在第二绝缘层和第一导电层上。第二导电层被卷绕成展现电感属性。在第一导电层和第二导电层之间形成第三导电层。第三绝缘层形成在第二绝缘层和第二导电层上。凸点形成在第二导电层上。第四绝缘层可以形成在聚合物基体复合衬底的第二表面上。可选地，第四绝缘层可以在形成第一导电层之前形成在第一绝缘层上。

Description

在聚合物基体复合衬底上形成电感器的半导体器件和方法
要求国内优先权
本申请是2009年11月19日提交的美国专利申请号12/621,738的部分继续并且按照35 U.S.C. §120要求该申请的优先权。本申请也是2007年12月3日提交的美国专利申请号11/949,255的部分继续并且按照35 U.S.C. §120要求该申请的优先权。
技术领域
本发明大体上涉及半导体器件，并且更具体地涉及在聚合物基体复合衬底上形成电感器的半导体器件和方法。
背景技术
半导体器件普遍存在于现代电子产品中。半导体器件在电部件的数量和密度方面变化。分立半导体器件一般包含一种类型的电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含几百到几百万个电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池以及数字微镜器件（DMD）。
半导体器件执行各种各样的功能，诸如高速计算、发射和接收电磁信号、控制电子器件、把太阳光转换成电力以及为电视显示器创建视觉投影。半导体器件存在于娱乐、通信、功率变换、网络、计算机和消费品中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。
半导体器件利用半导体材料的电学属性。半导体材料的原子结构允许通过施加电场或基极电流或者通过掺杂工艺来操纵其电导率。掺杂将杂质引入到半导体材料中以操纵和控制半导体器件的电导率。
半导体器件包含有源和无源电结构。包括双极型和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和电场或基极电流的施加，晶体管促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构产生为执行各种电功能所需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路使得半导体器件能够执行高速计算和其他有用功能。
半导体器件一般使用两个复杂的制造工艺（即前端制造和后端制造）进行制造，每个制造工艺可能涉及几百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个管芯典型地完全相同并且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从完成的晶片中单颗化个别管芯以及封装该管芯以提供结构支撑和环境隔离。
半导体制造的一个目标是产生更小的半导体器件。更小的半导体器件典型地消耗更少的功率，具有更高的性能，并且可以被更高效地生产。另外，更小的半导体器件具有更小的占位面积（footprint），这对于更小的终端产品而言是所期望的。更小的管芯大小可以通过前端工艺的改进（导致管芯具有更小的、更高密度的有源和无源部件）来获得。后端工艺可以通过电互连和封装材料的改进而导致具有更小占位面积的半导体器件封装。
半导体制造的另一个目标是产生更高性能的半导体器件。在诸如射频（RF）无线通信之类的高频应用中，集成无源器件（IPD）往往被包含在半导体器件内。IPD的示例包括电阻器、电容器和电感器。典型的RF系统要求一个或多个半导体封装中的IPD执行必要的电功能。电感器通常形成在用于结构支撑的牺牲衬底上。通过在形成电感器后研磨或蚀刻工艺来去除该牺牲衬底。该牺牲衬底的使用增加诸如研磨和蚀刻之类的处理步骤以及制造工艺的成本。
发明内容
存在对简化制造工艺和减小形成电感器的成本的需要。因而，在一个实施例中，本发明是一种制作半导体器件的方法，该方法包括以下步骤：形成聚合物基体复合衬底；在所述聚合物基体复合衬底的第一表面上形成第一绝缘层；在所述第一绝缘层上形成第一导电层；在所述第一绝缘层和第一导电层上形成第二绝缘层；在所述第二绝缘层和第一导电层上形成第二导电层；在所述第二绝缘层和第二导电层上形成第三绝缘层；去除所述第三绝缘层的一部分以暴露所述第二导电层；以及在所述第二导电层上形成凸点。
在另一个实施例中，本发明是一种制作半导体器件的方法，该方法包括以下步骤：形成模制衬底；在所述模制衬底上形成第一导电层；在所述模制衬底和第一导电层上形成第一绝缘层；在所述第一绝缘层和第一导电层上形成第二导电层；在所述第一绝缘层和第二导电层上形成第二绝缘层；以及在所述第二导电层上形成互连结构。
在另一个实施例中，本发明是一种制作半导体器件的方法，该方法包括以下步骤：形成聚合物基体复合衬底；在所述聚合物基体复合衬底上形成电感器；以及在所述电感器上形成互连结构。
在另一个实施例中，本发明是一种半导体器件，其包括聚合物基体复合衬底和形成在所述聚合物基体复合衬底上的第一导电层。第一绝缘层形成在所述聚合物基体复合衬底和第一导电层上。第二导电层形成在所述第一绝缘层和第一导电层上。第二绝缘层形成在所述第一绝缘层和第二导电层上。互连结构形成在所述第二导电层上。
附图说明
图1示出具有安装到其表面的不同类型的封装的PCB；
图2a-2c示出安装到PCB的代表性半导体封装的进一步细节；
图3a-3i示出在聚合物基体复合衬底上形成IPD的工艺；
图4a-4e示出在聚合物基体复合衬底的平面表面上形成IPD的另一种工艺；
图5示出具有形成在平面表面上的IPD的另一个聚合物基体复合衬底；
图6示出被卷绕以形成电感器的导体；以及
图7a-7n示出在聚合物基体复合衬底上形成电感器的工艺。
具体实施方式
本发明是参考附图在以下描述的一个或多个实施例中描述的，其中同样的数字代表相同或类似的元件。虽然本发明是按照用于获得本发明目标的最佳模式描述的，但是本领域的技术人员会明白其旨在覆盖如可以被包括在如以下公开和附图所支持的所附权利要求书及其等价物所定义的发明的精神和范围内的更改、修改和等价物。
一般使用两个复杂的制造工艺来制造半导体器件：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含有源和无源电部件，所述有源和无源电部件被电连接以形成功能电路。有源电部件，诸如晶体管和二极管，具有控制电流流动的能力。无源电部件，诸如电容器、电感器、电阻器和变压器，产生为执行电路功能所需的电压和电流之间的关系。
无源和有源部件通过包括掺杂、沉积、光刻、蚀刻和平坦化的一系列工艺步骤而形成在半导体晶片的表面上。掺杂通过诸如离子注入或热扩散之类的技术而把杂质引入到半导体材料中。掺杂工艺修改有源器件中半导体材料的电导率，从而把半导体材料转换成绝缘体、导体或者响应于电场或基极电流而动态改变半导体材料电导率。晶体管包含为使得晶体管能够在电场或基极电流的施加下促进或限制电流流动而需要布置的变化掺杂类型和程度的区域。
有源和无源部件由具有不同电属性的材料层形成。这些层可以通过部分由被沉积的材料类型所确定的各种沉积技术形成。例如，薄膜沉积可以涉及化学汽相沉积（CVD）、物理汽相沉积（PVD）、电解电镀以及化学电镀工艺。每层一般被图案化以形成各部分的有源部件、无源部件或部件之间的电连接。
这些层可以使用光刻来图案化，所述光刻涉及在要图案化的层上沉积光敏材料（例如，光致抗蚀剂）。使用光把图案从光掩模转移到光致抗蚀剂。经受光的光致抗蚀剂图案的部分使用溶剂来去除，暴露要图案化的底层的部分。光致抗蚀剂的其余部分被去除，留下图案化后的层。可选地，一些类型的材料通过把该材料直接沉积到由先前沉积/蚀刻工艺使用诸如化学和电解电镀之类的技术而形成的区域或空隙中进行图案化。
在现有图案上沉积薄膜材料可能扩大底下图案并且产生不均匀的平坦表面。为产生较小且更密集的有源和无源部件而要求均匀的平坦表面。平坦化可以用来从晶片的表面去除材料并且产生均匀的平坦表面。平坦化涉及用抛光垫片对晶片的表面进行抛光。在抛光期间研磨材料和腐蚀性化学制剂被添加到晶片的表面。组合的、磨料的机械作用和化学制剂的腐蚀作用去除任何不规则形貌，导致均匀的平坦表面。
后端制造指的是把完成的晶片切割或单颗化成个别管芯并且然后对管芯进行封装以用于结构支撑和环境隔离。为了单颗化管芯，晶片沿被称作划片街区（saw street）或划线的晶片的非功能区域被刻痕并切断。使用激光切割工具或锯刀来单颗化晶片。在单颗化后，个别管芯被安装到包括用于与其他系统部件互连的管脚或接触垫的封装衬底上。在半导体管芯上形成的接触垫然后连接到封装内的接触垫。电连接可以用焊料凸点、柱形凸点、导电胶或引线接合制成。密封剂或其他模制材料沉积在封装上以提供物理支撑和电隔离。完成的封装然后被插入到电系统中并且使半导体器件的功能性可用于其他系统部件。
图1示出具有在其表面上安装有多个半导体封装的芯片载体衬底或印刷电路板（PCB）52的电子器件50。电子器件50可以根据应用而具有一种类型的半导体封装或者多种类型的半导体封装。为了说明目的而在图1中示出不同类型的半导体封装。
电子器件50可以是独立式系统，其使用半导体封装来执行一个或多个电功能。可选地，电子器件50可以是较大系统的子部件。例如，电子器件50可以是图形卡、网络接口卡或者其他可以插入到计算机中的信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、RF电路、分立器件、或者其他半导体管芯或电部件。
在图1中，PCB 52提供用于安装在PCB上的半导体封装的结构支撑和电互连的一般衬底。使用蒸发、电解电镀、化学电镀、丝网印刷或者其他合适的金属沉积工艺来把导电信号迹线54形成在表面上或在各层PCB 52内。信号迹线54提供每个半导体封装、所安装部件以及其他外部系统部件之间的电通信。迹线54也提供到每个半导体封装的电源和地连接。
在一些实施例中，半导体器件具有两个封装等级。一级封装是一种用于把半导体管芯机械且电地附着到中间载体的技术。二级封装涉及把中间载体机械且电地附着到PCB。在其他实施例中，半导体器件可以只有一级封装，其中管芯被机械且电地直接安装到PCB。
为了说明的目的，在PCB 52上示出包括引线接合封装56和倒装芯片58的若干类型的一级封装。另外，示出安装在PCB 52上的包括球栅阵列（BGA）60、凸点芯片载体（BCC）62、双列直插式封装（DIP）64、连接盘网格阵列（LGA）66、多芯片模块（MCM）68、四方扁平无引脚封装（QFN）70和四方扁平封装72的若干类型的二级封装。根据系统要求，配有一级和二级封装方式的任何组合的半导体封装以及其他电子部件的任何组合可以连接到PCB 52。在一些实施例中，电子器件50包括单个附着的半导体封装，而其他实施例要求多个互连的封装。通过在单个衬底上组合一个或多个半导体封装，制造商可以把预制部件合并到电子器件和系统中。因为半导体封装包括复杂的功能性，所以可以使用较廉价的部件和流水线的制造工艺来制造电子器件。所得到的器件不太可能出故障并且制造较便宜，导致消费者的更低成本。
图2a-2c示出示例性半导体封装。图2a示出安装在PCB 52上的DIP 64的进一步细节。半导体管芯74包括有源区域，其包含模拟或数字电路，所述模拟或数字电路被实施为形成在管芯内的并且根据管芯的电设计进行电互连的有源器件、无源器件、导电层和介电层。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器以及其他形成在半导体管芯74的有源区域内的电路元件。接触垫76是一层或多层导电材料，诸如铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）或银（Ag），并且电连接到形成在半导体管芯74内的电路元件。在DIP 64的组装期间，半导体管芯74使用金硅共晶层或粘合材料（诸如热环氧化物或环氧树脂）而安装到中间载体78。封装体包括诸如聚合物或陶瓷的绝缘封装材料。导体引线80和引线接合82提供半导体管芯74和PCB 52之间的电互连。密封剂84沉积在封装上以通过防止湿气和颗粒进入封装并且污染管芯74或引线接合82来实现环境保护。
图2b示出安装在PCB 52上的BCC 62的进一步细节。使用底部填充或环氧树脂粘合材料92把半导体管芯88安装在载体90上。引线接合94提供接触垫96和98之间的一级封装互连。模制化合物或密封剂100沉积在半导体管芯88和引线接合94上以为器件提供物理支撑和电隔离。使用诸如电解电镀或化学电镀之类的合适的金属沉积工艺来防止氧化，在PCB 52的表面上形成接触垫102。接触垫102电连接到PCB 52中的一条或多条导电信号迹线54。凸点104形成在BCC 62的接触垫98和PCB 52的接触垫102之间。
在图2c中，半导体管芯58以倒装芯片式一级封装而面朝下地安装到中间载体106。半导体管芯58的有源区域108包含模拟或数字电路，其被实施为根据管芯的电设计而形成的有源器件、无源器件、导电层和介电层。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器和有源区域108内的其他电路元件。半导体管芯58通过凸点110电且机械地连接到载体106。
BGA 60使用凸点112以BGA式二级封装而电且机械地连接到PCB 52。半导体管芯58通过凸点110、信号线114和凸点112而电连接到PCB 52中的导电信号迹线54。模制化合物或封装剂116沉积在半导体管芯58和载体106上以为器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的传导通道的短电传导通路以便减小信号传播距离、降低电容并且改善整体电路性能。在另一个实施例中，半导体管芯58可以在不用中间载体106的情况下使用倒装芯片式一级封装而机械且电地直接连接到PCB 52。
图3a-3i示出针对图1和2a-2c的在聚合物基体复合物（例如环氧模制化合物（EMC）衬底）上形成IPD结构的工艺。在图3a中，模套模具(chase mold)120具有上平板120a和下平板120b。可释放胶带122被施加到模套模具120的上平板120a。任选的金属载体124安装到下平板120b。载体124也可以是用于结构支撑的硅、聚合物、聚合物复合物、陶瓷、玻璃、玻璃环氧化物、氧化铍、胶带或者其他合适的低成本、刚性材料。载体124可以可重复用于制造工艺。可选地，载体124可以是仅可使用一次，诸如支撑胶带和塑料衬垫。可释放胶带126被施加到载体124。胶带122和126可通过机械或热压力释放。层压膜128形成在可释放胶带126上。该膜128可以是诸如Cu和Al之类的金属或者其他具有任选底料的导电材料以与密封剂132更好地粘合。在上平板120a和下平板120b之间提供开放区130以配送密封剂材料。
在图3b中，使用压缩模制、转移模制、液封模制、或者其他合适的敷料器把密封剂材料或模制化合物132配送到上平板120a和下平板120b之间的区域130中。密封剂132可以是液体、粒状、粉末形式或片板形式的聚合物复合材料，诸如具有填充剂的环氧树脂、具有填充剂的环氧丙烯酸酯或者具有从40%上至95%含量的适当填充剂的聚合物。当被固化并从模具模套120被去除时，密封剂132形成具有层压膜128的聚合物基体复合衬底晶片或面板134，如图3c所示。可选地，层压膜128可以覆盖衬底134的全部表面。聚合物基体复合衬底134具有高电阻率、低损耗角正切、较低介电常数、与上覆IPD结构匹配的热膨胀（CTE）系数以及良好的热导率。
在图3d中，膜层128被图案化并被蚀刻以提供第一导电层128a-128c以及形成凹槽或浅腔136，其中表面138在聚合物基体复合衬底134中。腔136是任选的，其中膜层128全部覆盖面板134的表面。导电层128a-128c的个别部分可以根据个别半导体管芯的连接性而是电公共或电隔离的。
在图3e中，任选的平坦化绝缘层142可以形成在聚合物基体复合衬底134和导电层128上作为一层或多层二氧化硅（SiO2）、氮化硅（Si3N4）、氮氧化硅（SiON）、五氧化二钽（Ta2O5）、氧化铝（Al2O3）、聚酰亚胺、苯环丁烯（BCB）、聚苯并恶唑（PBO）、WPR或者其他合适的介电材料，尤其是聚合物光敏介电材料。绝缘层142用来在部分去除层压膜128之后平坦化聚合物基体复合衬底134的表面以便改善后续沉积和光刻处理步骤的台阶覆盖。可选地，绝缘层142可以被用作IPD电容器部件的电介质，如下面描述的。在图3f-3i中描述的其余IPD结构被示出不带任选的平坦化层142。
在图3f中，使用PVD、CVD或其它合适的沉积工艺将任选的电阻层146形成在导电层128a和衬底134的表面138上。在一个实施例中，电阻层146可以是硅化钽(TaxSiy)或其他金属硅化物、TaN、镍铬（NiCr）、钛（Ti）、氮化钛（TiN）、钛钨（TiW）或具有5和100欧姆/□的电阻率的掺杂多晶硅。
使用以PVD、CVD、印刷、烧结或热氧化的图案化来在电阻层146上形成绝缘或介电层148。绝缘层148可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、或者其他合适的介电材料。导电层128a、电阻层146和绝缘层148之间的重叠可以具有其他实施例。例如，电阻层146可以全部在导电层128a内。
在图3g中，使用旋涂、PVD、CVD、印刷、烧结或热氧化在导电层128、电阻层146和绝缘层148上形成绝缘或钝化层150。绝缘层150可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。去除绝缘层150的一部分以暴露导电层128、电阻层146和绝缘层148。
在图3h中，使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在导电层128、绝缘层148和150以及电阻层146上形成导电层152以形成个别部分或区段152a-152j。导电层152可以是一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiW或其他合适的导电材料。导电层的个别部分152a-152j可以根据个别半导体管芯的连接性是电公共或电隔离的。
使用旋涂、PVD、CVD、印刷、烧结或热氧化在绝缘层150和导电层152上形成绝缘或钝化层154。绝缘层154可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。去除绝缘层154的一部分以暴露导电层152。
在图3i中，使用PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺在导电层152c上形成任选的导电层156。导电层156可以是一层或多层Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag、或其他合适的导电材料。在一个实施例中，导电层156是凸点下金属化层（UBM），包含具有粘合层、阻挡层和种子或润湿层的多层金属叠层。粘合层形成在导电层152c上并且可以是Ti、TiN、TiW、Al或铬（Cr）。阻挡层形成在粘合层上并且可以是Ni、镍钒（NiV）、铂（Pt）、钯（Pd）、TiW或者铬铜（CrCu）。阻挡层抑制Cu扩散到管芯的有源区中。种子层可以是Cu、Ni、NiV、Au或Al。种子层形成在阻挡层上并且充当导电层152c和随后的焊料凸点或其他互连结构之间的中间导电层。UBM 156提供到导电层152c的低电阻互连以及对焊料扩散的阻挡层和用于焊料润湿性的种子层。
使用蒸发、电解电镀、化学电镀、球落（ball drop）或丝网印刷工艺，将导电凸点材料沉积在UBM 156上。凸点材料可以是具有任选焊剂（flux）溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及其组合。例如，凸点材料可以是共晶Sn/Pb、高铅焊料或者无铅焊料。凸点材料使用合适的附着或接合工艺而接合到UBM 156。在一个实施例中，凸点材料通过将材料加热到其熔点之上被回流以形成球形球或凸点158。在一些应用中，凸点158被二次回流以改善到UBM 156的电接触。凸点也可以压缩接合到UBM 156。凸点158代表可以形成在UBM 156上的一种类型的互连结构。该互连结构也可以使用接合线、导电胶、柱形凸点、微凸点以及其他电互连。例如，接合线160形成在导电层152j上。
在图3c-3i中描述的结构构成多个无源电路元件或IPD 162。在一个实施例中，导电层128a、电阻层146、绝缘层148和导电层152a是金属绝缘体金属（MIM）电容器。导电层152c和152d之间的电阻层146是无源电路中的电阻器元件。导电层152d-152i的个别区段可以在平面图中被卷绕或盘绕以产生或展现电感器的期望属性。IPD 162可以具有电容器、电阻器和/或电感器的任何组合。
IPD结构162提供为高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称高Q谐振变压器、匹配网络和调谐电容器。IPD可以被用作前端无线RF部件，其可以位于天线和收发器之间。电感器可以是高达100千兆赫操作的高Q平衡-不平衡变换器（balun）、变压器或线圈。在一些应用中，多个平衡-不平衡变换器形成在相同的衬底上以允许多频带操作。例如，两个或更多平衡-不平衡变换器被用于移动电话或其他全球移动通信（GSM）系统的四频带，每个平衡-不平衡变换器专用于四频带器件的操作的频带。典型的RF系统要求一个或多个半导体封装中的多个IPD和其他高频电路以执行必要的电功能。导电层152j可以是IPD结构的地平面。
形成在聚合物基体复合衬底134上的IPD结构162简化了制造工艺并且减小成本。任选的暂时且可重复使用的金属载体用来构建人工模制化合物晶片或面板。聚合物基体复合衬底134提供高电阻率、低损耗角正切、低介电常数、使CTE与IPD结构匹配、以及良好的热导率。
图4a-4e示出针对图1和2a-2c的在聚合物基体复合物或EMC衬底上形成IPD结构的另一种工艺。在图4a中，模套模具170具有上平板170a和下平板170b。可释放胶带172被施加到模套模具170的上平板170a。具有任选粘合属性的可释放胶带174被施加到下平板170b。胶带172和174可通过机械或热压力释放。使用压缩模制、转移模制、液封模制、或者其他合适的敷料器把密封剂材料或模制化合物176配送到上平板170a和下平板170b之间的开放区域中。密封剂176可以是液体、粒状或粉末形式的聚合物复合材料，诸如具有填充剂的环氧树脂、具有填充剂的环氧丙烯酸酯或者具有从40%上至95%含量的适当填充剂的聚合物。当被固化并从模具模套170被去除时，密封剂176形成聚合物基体复合衬底晶片或面板178，如图4b所示。聚合物基体复合衬底178具有高电阻率、低损耗角正切、较低介电常数、与上覆IPD结构匹配的CTE以及良好的热导率。任选的绝缘层180可以形成在聚合物基体复合衬底178上作为具有良好绝缘属性的平坦化层。
在图4c中，使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在衬底178上的绝缘层180和界面上形成导电层182以形成个别部分或区段182a-182c。导电层182可以是一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiW、TiN或其他合适的导电材料，其中Ti、TiN或TiW为粘合或阻挡层。导电层182的个别部分可以根据个别半导体管芯的连接性是电公共或电隔离的。
使用PVD、CVD或其它合适的沉积工艺将任选的电阻层184形成在导电层182a和衬底178的界面层180上。在一个实施例中，电阻层184可以是TaxSiy或其他金属硅化物、TaN、NiCr、Ti、TiN、TiW或具有5和100欧姆/□的电阻率的掺杂多晶硅。
使用以PVD、CVD、印刷、烧结或热氧化的图案化来在电阻层184上形成绝缘或介电层186。绝缘层186可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO或者其他合适的介电材料。
使用旋涂、PVD、CVD、印刷、烧结或热氧化来在导电层182、电阻层184和绝缘层186上形成绝缘或钝化层188。绝缘层188可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。去除绝缘层188的一部分以暴露导电层182、电阻层184和绝缘层186。
在图4d中，使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在导电层182、绝缘层186和188以及电阻层184上形成导电层190以形成个别部分或区段190a-190j。导电层190可以是一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiW、TiN或其他合适的导电材料，其中Ti、TiN或TiW为粘合或阻挡层。导电层的个别部分190a-190j可以根据个别半导体管芯的连接性是电公共或电隔离的。
使用旋涂、PVD、CVD、印刷、烧结或热氧化在绝缘层188和导电层190上形成绝缘或钝化层192。绝缘层192可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。去除绝缘层192的一部分以暴露导电层190。
在图4e中，使用PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺在导电层190c上形成导电层194。导电层194可以是一层或多层Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag、或其他合适的导电材料。在一个实施例中，导电层194是UBM，包含具有粘合层、阻挡层和种子或润湿层的多层金属叠层。粘合层形成在导电层190c上并且可以是Ti、TiN、TiW、Al或Cr。阻挡层形成在粘合层上并且可以是Ni、NiV、Pt、Pd、TiW或者CrCu。阻挡层抑制Cu扩散到管芯的有源区中。种子层可以是Cu、Ni、NiV、Au或Al。种子层形成在阻挡层上并且充当导电层190c和随后的焊料凸点或其他互连结构之间的中间导电层。UBM 194提供到导电层190c的低电阻互连以及对焊料扩散的阻挡层和用于焊料润湿性的种子层。
使用蒸发、电解电镀、化学电镀、球落或丝网印刷工艺，将导电凸点材料沉积在UBM 194上。凸点材料可以是具有任选焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及其组合。例如，凸点材料可以是共晶Sn/Pb、高铅焊料或者无铅焊料。凸点材料使用合适的附着或接合工艺而接合到UBM 194。在一个实施例中，凸点材料通过将材料加热到其熔点之上被回流以形成球形球或凸点196。在一些应用中，凸点196被二次回流以改善到UBM 194的电接触。凸点也可以压缩接合到UBM 194。凸点196代表可以形成在UBM 194上的一种类型的互连结构。该互连结构也可以使用接合线、导电胶、柱形凸点、微凸点以及其他电互连。例如，接合线198形成在导电层190j上。
在图4b-4e中描述的结构构成多个无源电路元件或IPD 200。在一个实施例中，导电层182a、电阻层184、绝缘层186和导电层190a是MIM电容器。导电层190c和190d之间的电阻层184是无源电路中的电阻器元件。导电层190d-190i的个别区段可以在平面图中被卷绕或盘绕以产生或展现电感器的期望属性。IPD 200可以具有电容器、电阻器和/或电感器的任何组合。
IPD结构200提供为高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称高Q谐振变换器、匹配网络和调谐电容器。IPD可以被用作前端无线RF部件，其可以位于天线和收发器之间。电感器可以是高达100千兆赫操作的高Q平衡-不平衡变换器、变压器或线圈。在一些应用中，多个平衡-不平衡变换器形成在相同的衬底上以允许多频带操作。例如，两个或更多平衡-不平衡变换器被用于移动电话或其他GSM通信的四频带，每个平衡-不平衡变换器专用于四频带器件的操作的频带。典型的RF系统要求一个或多个半导体封装中的多个IPD和其他高频电路以执行必要的电功能。导电层190j可以是IPD结构的地平面。形成在聚合物基体复合衬底178上的IPD结构200简化了制造工艺并且减小成本。聚合物基体复合衬底178提供高电阻率、低损耗角正切、低介电常数、使CTE与IPD结构匹配、以及良好的热导率。
图5示出形成在聚合物基体复合衬底上的另一种IPD结构。使用模套模具，聚合物基体复合衬底晶片或面板210以与图4a类似的方式形成。聚合物基体复合衬底210具有高电阻率、低损耗角正切、较低介电常数、与上覆IPD结构匹配的CTE、以及良好的热导率。
使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在衬底210上形成导电层212以形成个别部分或区段212a-212c。导电层212可以是一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiN、TiW或其他合适的导电材料，其中Ti、TiN或TiW为粘合或阻挡层。导电层212的个别部分可以根据个别半导体管芯的连接性是电公共或电隔离的。
使用旋涂、PVD、CVD、印刷、烧结或热氧化来在导电层212上形成绝缘或钝化层218。绝缘层218可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。去除绝缘层218的一部分以暴露导电层212。
使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在绝缘层218上形成导电层220。导电层220可以是粘合层或阻挡层，诸如Ti、TiW、TiN、TaxSiy和TaN。导电层220操作为IPD结构的电阻层。
使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在导电层220上形成导电层222以形成个别部分或区段222a-222j。导电层222可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。导电层的个别部分222a-222j可以根据个别半导体管芯的连接性是电公共或电隔离的。
使用旋涂、PVD、CVD、印刷、烧结或热氧化在绝缘层218和导电层220和222上形成绝缘或钝化层224。绝缘层224可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。去除绝缘层224的一部分以暴露导电层222。
使用PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺在导电层222c上形成导电层226。导电层226可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。在一个实施例中，导电层226是UBM，包含具有粘合层、阻挡层和种子或润湿层的多层金属叠层。粘合层形成在导电层222c上并且可以是Ti、TiN、TiW、Al或Cr。阻挡层形成在粘合层上并且可以是Ni、NiV、Pt、Pd、TiW或者CrCu。阻挡层抑制Cu扩散到管芯的有源区中。种子层可以是Cu、Ni、NiV、Au或Al。种子层形成在阻挡层上并且充当导电层222c和随后的焊料凸点或其他互连结构之间的中间导电层。UBM 226提供到导电层222c的低电阻互连以及对焊料扩散的阻挡层和用于焊料润湿性的种子层。
使用蒸发、电解电镀、化学电镀、球落或丝网印刷工艺，将导电凸点材料沉积在UBM 226上。凸点材料可以是具有任选焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及其组合。例如，凸点材料可以是共晶Sn/Pb、高铅焊料或者无铅焊料。凸点材料使用合适的附着或接合工艺而接合到UBM 226。在一个实施例中，凸点材料通过将材料加热到其熔点之上被回流以形成球形球或凸点228。在一些应用中，凸点228被二次回流以改善到UBM 226的电接触。凸点也可以压缩接合到UBM 226。凸点228代表可以形成在UBM 226上的一种类型的互连结构。该互连结构也可以使用接合线、导电胶、柱形凸点、微凸点以及其他电互连。例如，接合线230形成在导电层222j上。
在图5中描述的结构构成多个无源电路元件或IPD 232。在一个实施例中，导电层212a、绝缘层218、导电层220和导电层222是MIM电容器。导电层222d-222i的个别区段可以在平面图中被卷绕或盘绕以产生或展现电感器的期望属性。IPD 232可以具有电容器、电阻器和/或电感器的任何组合。
IPD结构232提供为高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称高Q谐振变压器、匹配网络和调谐电容器。IPD可以被用作前端无线RF部件，其可以位于天线和收发器之间。电感器可以是高达100千兆赫操作的高Q平衡-不平衡变换器、变压器或线圈。在一些应用中，多个平衡-不平衡变换器形成在相同的衬底上以允许多频带操作。例如，两个或更多平衡-不平衡变换器被用于移动电话或其他GSM通信的四频带，每个平衡-不平衡变换器专用于四频带器件的操作的频带。典型的RF系统要求一个或多个半导体封装中的多个IPD和其他高频电路以执行必要的电功能。导电层190j可以是IPD结构的地平面。
形成在聚合物基体复合衬底210上的IPD结构232简化了制造工艺并且减小成本。聚合物基体复合衬底210提供高电阻率、低损耗角正切、低介电常数、使CTE与IPD结构匹配、以及良好的热导率。
图6示出用导电层222形成的示例性电感器242。
图7a-7n示出针对图1和2a-2c的在聚合物基体复合衬底上形成电感器的工艺。在图7a中，模套模具250具有上平板250a和下平板250b。任选的可释放胶带252被施加到模套模具250的上平板250a。任选的金属载体254安装到下平板250b。载体254也可以是用于结构支撑的硅、聚合物、聚合物复合物、陶瓷、玻璃、玻璃环氧化物、氧化铍、胶带或者其他合适的低成本、刚性材料。载体254可以可重复用于制造工艺。可释放粘合胶带256被施加到载体254。胶带252和256可通过机械或热压力释放。
在图7b中，使用压缩模制、转移模制、液封模制、或者其他合适的敷料器把密封剂材料或模制化合物260配送到上平板250a和下平板250b之间的开放区域中。密封剂260可以是液体、粒状或粉末形式的聚合物复合材料，诸如具有填充剂的环氧树脂、具有填充剂的环氧丙烯酸酯或者具有从40%上至95%含量的适当填充剂的聚合物。当被固化并从模具模套250被去除时，密封剂260形成聚合物基体复合衬底晶片或面板264（诸如EMC衬底），如图7C所示。
图7d示出形成聚合物基体复合衬底的另一种方法。模套模具266具有上平板266a和下平板266b。具有粘合层的任选的可释放胶带268被施加到模套模具266的上平板266a。具有粘合层的任选的可释放胶带270被施加到下平板266b。胶带268和270可通过机械或热压力释放。使用压缩模制、转移模制、液封模制、或者其他合适的敷料器把密封剂或模制化合物272配送到上平板266a和下平板266b之间的开放区域中。密封剂272可以是液体、粒状或粉末形式的聚合物复合材料，诸如具有填充剂的环氧树脂、具有填充剂的环氧丙烯酸酯或者具有从40%上至95%含量的适当填充剂的聚合物。当被固化并从模具模套266被去除时，密封剂272形成聚合物基体复合衬底晶片或面板274（诸如EMC衬底），如图7e所示。聚合物基体复合衬底264和274每个具有高电阻率、低损耗角正切、较低介电常数、与上覆IPD结构匹配的CTE以及良好的热导率。
在图7f中，使用旋涂、PVD、CVD、印刷、烧结或热氧化来在聚合物基体复合衬底274（或聚合物基体复合衬底264）上形成毯状绝缘或钝化层276。绝缘层276可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料。可选地，在模制过程期间以密封剂和释放胶带之间的相互作用而在模套模具250或266中形成绝缘层276。
图7g示出形成在聚合物基体复合衬底274的顶表面上形成的毯状绝缘层276的可选实施例。另外，使用旋涂、层压、PVD、CVD、印刷、烧结或热氧化，将毯状绝缘或钝化层278形成在聚合物基体复合衬底274的与顶表面相对的底表面上。绝缘层278可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料。可选地，在模制过程期间以密封剂和释放胶带之间的相互作用而在模套模具250或266中形成绝缘层276和278。绝缘层276和278可以是具有相同或不同厚度的相同材料。
图7h示出其中使用旋涂、PVD、CVD、印刷、烧结或热氧化而在聚合物基体复合衬底274的顶表面上形成毯状绝缘层276以及在绝缘层276上形成毯状绝缘或钝化层280的实施例。绝缘层280可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO或者其他具有合适绝缘和结构属性的材料。可以在模制过程期间在模套模具250或266中形成绝缘层276。
图7i示出在聚合物基体复合衬底274的顶表面或底表面上没有绝缘层的实施例。
继续图7f的实施例，使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在绝缘层276上形成导电层282以形成个别部分或区段282a-282c，如图7j所示。导电层282可以是一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiN、TiW或其他合适的导电材料，其中Ti、TiN或TiW为粘合或阻挡层。导电层的个别部分282a-282c可以根据个别半导体管芯的连接性是电公共或电隔离的。尽管根据图7f，导电层282被示为在绝缘层276上，但是在图7g-7i的实施例中导电层可以类似地形成在绝缘层和/或聚合物基体复合衬底274上
在图7k中，使用旋涂、PVD、CVD、印刷、烧结或热氧化在绝缘层276和导电层282上形成绝缘或钝化层284。绝缘层284可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。绝缘层284部分用来部分平坦化聚合物基体复合衬底274的表面以改善后续沉积和光刻处理步骤的台阶覆盖。
在图7l中，使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在导电层282a-282c和绝缘层284上形成导电层286。导电层286可以是一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiW、或其他合适的导电材料。导电层286是粘合层或阻挡层。粘合层可以是Ti、TiN、TiW、Al或Cr。阻挡层可以是Ni、NiV、Pt、Pd、TiW或者CrCu。阻挡层抑制Cu扩散到管芯的有源区中。
使用以PVD、CVD、溅射、电解电镀、化学电镀工艺或者其他合适的金属沉积工艺的图案化在导电层286上形成导电层288以形成个别部分或区段288a-288j。导电层288可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。导电层的个别部分288a-288j可以根据个别半导体管芯的连接性是电公共或电隔离的。
在图7m中，使用旋涂、PVD、CVD、印刷、烧结或热氧化在绝缘层284和导电层288上形成绝缘或钝化层292。绝缘层292可以是一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、WPR或者其他具有合适绝缘和结构属性的材料，尤其是聚合物光敏介电材料。去除绝缘层292的一部分以暴露导电层288c和288j。
在图7n中，导电层294形成在导电层288c和288j上作为包含具有粘合层、阻挡层和种子或润湿层的多层金属叠层的UBM。粘合层可以是Ti、TiN、TiW、Al或Cr。阻挡层可以是Ni、NiV、Pt、Pd、TiW或者CrCu。阻挡层抑制Cu扩散到管芯的有源区中。种子层可以是Cu、Ni、NiV、Au或Al。种子层形成在阻挡层上并且充当导电层288c和288j和随后的焊料凸点或其他互连结构之间的中间导电层。UBM 294提供到导电层288c和288j的低电阻互连以及对焊料扩散的阻挡层和用于焊料润湿性的种子层。可选地，导电层294可以重叠绝缘层292中通孔的边缘。
使用蒸发、电解电镀、化学电镀、球落或丝网印刷工艺，将导电凸点材料沉积在UBM 294上。凸点材料可以是具有任选焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及其组合。例如，凸点材料可以是共晶Sn/Pb、高铅焊料或者无铅焊料。凸点材料使用合适的附着或接合工艺而接合到UBM 294。在一个实施例中，凸点材料通过将材料加热到其熔点之上被回流以形成球形球或凸点296。在一些应用中，凸点296被二次回流以改善到UBM 294的电接触。凸点也可以压缩接合到UBM 294。凸点296代表可以形成在UBM 294上的一种类型的互连结构。该互连结构也可以使用接合线、导电胶、柱形凸点、微凸点以及其他电互连。
在图7a-7n中描述的结构，更具体地是导电层288e-288i，构成形成在聚合物基体复合衬底274上的电感器。导电层288e-288i的个别区段可以在平面图中被卷绕或盘绕以产生或展现电感器的期望属性。电感器结构288e-288i提供为高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称高Q谐振变压器、匹配网络和调谐电容器。电感器可以被用作前端无线RF部件，其可以位于天线和收发器之间。电感器可以是高达100千兆赫操作的高Q平衡-不平衡变换器、变压器或线圈。在一些应用中，多个平衡-不平衡变换器形成在相同的衬底上以允许多频带操作。例如，两个或更多平衡-不平衡变换器被用于移动电话或其他GSM通信的四频带，每个平衡-不平衡变换器专用于四频带器件的操作的频带。典型的RF系统要求一个或多个半导体封装中的多个电感器和其他高频电路以执行必要的电功能。
形成在聚合物基体复合衬底274上的电感器结构288e-288i简化了制造工艺并且减小成本。任选的暂时且可重复使用的金属载体用来构建人工模制化合物晶片或面板。聚合物基体复合衬底274提供高电阻率、低损耗角正切、低介电常数、使CTE与IPD结构匹配、以及良好的热导率。
虽然详细示出了本发明的一个或多个实施例，但是本领域技术人员会明白，可以在不偏离如所附权利要求书所述的本发明的范围的情况下做出对那些实施例的修改和变型。

Claims (25)

1. 一种制作半导体器件的方法，包括：
形成聚合物基体复合衬底；
在所述聚合物基体复合衬底的第一表面上形成第一绝缘层；
在所述第一绝缘层上形成第一导电层；
在所述第一绝缘层和第一导电层上形成第二绝缘层；
在所述第二绝缘层和第一导电层上形成第二导电层；
在所述第二绝缘层和第二导电层上形成第三绝缘层；
去除所述第三绝缘层的一部分以暴露所述第二导电层；以及
在所述第二导电层上形成凸点。
2. 权利要求1的方法，其中形成聚合物基体复合衬底包括：
提供具有第一平板和第二平板的模套模具；
在所述第一平板上施加第一可释放层；
在所述第二平板上形成金属载体；
在所述金属载体上施加第二可释放层；以及
在所述模套模具的第一平板和第二平板之间沉积密封剂材料。
3. 权利要求1的方法，还包括在第一导电层和第二导电层之间形成第三导电层。
4. 权利要求1的方法，还包括在与所述聚合物基体复合衬底的第一表面相对的所述聚合物基体复合衬底的第二表面上形成第四绝缘层。
5. 权利要求1的方法，还包括在形成所述第一导电层之前在所述第一绝缘层上形成第四绝缘层。
6. 权利要求1的方法，其中所述第二导电层被卷绕成展现电感属性。
7. 一种制作半导体器件的方法，包括：
形成模制衬底；
在所述模制衬底上形成第一导电层；
在所述模制衬底和第一导电层上形成第一绝缘层；
在所述第一绝缘层和第一导电层上形成第二导电层；
在所述第一绝缘层和第二导电层上形成第二绝缘层；以及
在所述第二导电层上形成互连结构。
8. 权利要求7的方法，其中形成所述模制衬底包括：
提供具有第一平板和第二平板的模套模具；
在所述第一平板上施加第一可释放层；
在所述第二平板上施加第二可释放层；以及
在所述模套模具的第一平板和第二平板之间沉积密封剂材料。
9. 权利要求7的方法，还包括在第一导电层和第二导电层之间形成第三导电层。
10. 权利要求7的方法，还包括：
在形成所述第一导电层之前在所述模制衬底的第一表面上形成第三绝缘层；以及
在与所述模制衬底的第一表面相对的所述模制衬底的第二表面上形成第四绝缘层。
11. 权利要求7的方法，还包括：
在形成所述第一导电层之前在所述模制衬底的第一表面上形成第三绝缘层；以及
在所述第三绝缘层上形成第四绝缘层。
12. 权利要求7的方法，其中所述第二导电层被卷绕成展现电感属性。
13. 权利要求7的方法，其中所述互连结构包括凸点或接合线。
14. 一种制作半导体器件的方法，包括：
形成聚合物基体复合衬底；
在所述聚合物基体复合衬底上形成电感器；以及
在所述电感器上形成互连结构。
15. 权利要求14的方法，其中形成聚合物基体复合衬底包括：
提供具有第一平板和第二平板的模套模具；
在所述第一平板上施加第一可释放层；
在所述第二平板上施加第二可释放层；以及
在所述模套模具的第一平板和第二平板之间沉积密封剂材料。
16. 权利要求14的方法，还包括：
在所述聚合物基体复合衬底上形成第一导电层；
在所述聚合物基体复合衬底和第一导电层上形成第一绝缘层；
在所述第一绝缘层和第一导电层上形成第二导电层；
在所述第一绝缘层和第二导电层上形成第二绝缘层；以及
在所述第二导电层上形成所述互连结构。
17. 权利要求16的方法，还包括在第一导电层和第二导电层之间形成第三导电层。
18. 权利要求16的方法，还包括：
在形成所述第一导电层之前在所述聚合物基体复合衬底的第一表面上形成第三绝缘层；以及
在与所述聚合物基体复合衬底的第一表面相对的所述聚合物基体复合衬底的第二表面上形成第四绝缘层。
19. 权利要求16的方法，还包括：
在形成所述第一导电层之前在所述聚合物基体复合衬底的第一表面上形成第三绝缘层；以及
在所述第三绝缘层上形成第四绝缘层。
20. 一种半导体器件，包括：
聚合物基体复合衬底；
第一导电层，形成在所述聚合物基体复合衬底上；
第一绝缘层，形成在所述聚合物基体复合衬底和第一导电层上；
第二导电层，形成在所述第一绝缘层和第一导电层上；
第二绝缘层，形成在所述第一绝缘层和第二导电层上；以及
互连结构，形成在所述第二导电层上。
21. 权利要求20的半导体器件，还包括形成在第一导电层和第二导电层之间的第三导电层。
22. 权利要求20的半导体器件，还包括：
第三绝缘层，形成在所述聚合物基体复合衬底的第一表面上；以及
第四绝缘层，形成在与所述聚合物基体复合衬底的第一表面相对的所述聚合物基体复合衬底的第二表面上。
23. 权利要求20的半导体器件，还包括：
第三绝缘层，形成在所述聚合物基体复合衬底的第一表面上；以及
第四绝缘层，形成在所述第三绝缘层上。
24. 权利要求20的半导体器件，其中所述第二导电层被卷绕成展现电感属性。
25. 权利要求20的半导体器件，其中所述互连结构包括凸点或接合线。
CN201010550946.7A 2009-11-19 2010-11-19 在聚合物基体复合衬底上形成电感器的半导体器件和方法 Active CN102097301B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/621738 2009-11-19
US12/621,738 US8158510B2 (en) 2009-11-19 2009-11-19 Semiconductor device and method of forming IPD on molded substrate
US12/726,880 US8791006B2 (en) 2005-10-29 2010-03-18 Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US12/726880 2010-03-18

Publications (2)

Publication Number Publication Date
CN102097301A true CN102097301A (zh) 2011-06-15
CN102097301B CN102097301B (zh) 2016-06-15

Family

ID=44130330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010550946.7A Active CN102097301B (zh) 2009-11-19 2010-11-19 在聚合物基体复合衬底上形成电感器的半导体器件和方法

Country Status (3)

Country Link
CN (1) CN102097301B (zh)
SG (3) SG10201503210QA (zh)
TW (1) TWI498983B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103876432A (zh) * 2012-12-12 2014-06-25 深圳市神达实业有限公司 太阳能手机充电护套
CN111261530A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 封装件及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
JP7148300B2 (ja) * 2018-07-12 2022-10-05 上村工業株式会社 導電性バンプ、及び無電解Ｐｔめっき浴

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140737A (ja) * 1992-10-29 1994-05-20 Kyocera Corp 回路基板
US20020123159A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US20040041243A1 (en) * 2001-09-21 2004-03-04 Tsuyoshi Ogawa Thin film circuit board device and its manufacturing method
US20090140421A1 (en) * 2005-10-29 2009-06-04 Stats Chippac, Ltd. Semiconductor Device and Method of Making Integrated Passive Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140737A (ja) * 1992-10-29 1994-05-20 Kyocera Corp 回路基板
US20020123159A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US20040041243A1 (en) * 2001-09-21 2004-03-04 Tsuyoshi Ogawa Thin film circuit board device and its manufacturing method
US20090140421A1 (en) * 2005-10-29 2009-06-04 Stats Chippac, Ltd. Semiconductor Device and Method of Making Integrated Passive Devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103876432A (zh) * 2012-12-12 2014-06-25 深圳市神达实业有限公司 太阳能手机充电护套
CN111261530A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 封装件及其形成方法
CN111261530B (zh) * 2018-11-30 2022-07-01 台湾积体电路制造股份有限公司 封装件及其形成方法

Also Published As

Publication number Publication date
TWI498983B (zh) 2015-09-01
TW201123327A (en) 2011-07-01
SG10201503210QA (en) 2015-06-29
SG189780A1 (en) 2013-05-31
CN102097301B (zh) 2016-06-15
SG171520A1 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102194711B (zh) 半导体器件和在fo-wlcsp中形成ipd的方法
CN102024684B (zh) 半导体器件以及形成集成无源器件的方法
US10211183B2 (en) Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8263437B2 (en) Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
US9685495B2 (en) Semiconductor device and method of forming IPD on molded substrate
US9263361B2 (en) Semiconductor device having a vertical interconnect structure using stud bumps
US9030002B2 (en) Semiconductor device having IPD structure with smooth conductive layer and bottom-side conductive layer
US9548347B2 (en) Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US20110163414A1 (en) Semiconductor Device Having Embedded Integrated Passive Devices Electrically Interconnected Using Conductive Pillars
CN102623391A (zh) 半导体器件和在半导体管芯上方形成集成无源器件的方法
US10903304B2 (en) Semiconductor device and method of forming inductor over insulating material filled trench in substrate
CN102097301B (zh) 在聚合物基体复合衬底上形成电感器的半导体器件和方法
SG185340A1 (en) Semiconductor device and method of formingvertical interconnect structure using stud bumps

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Singapore City

Patentee after: STATS ChipPAC Pte. Ltd.

Address before: Singapore City

Patentee before: STATS ChipPAC Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200106

Address after: No. 500, Linjiang Road, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Changdian integrated circuit (Shaoxing) Co.,Ltd.

Address before: Singapore City

Patentee before: STATS ChipPAC Pte. Ltd.