CN102087448A - 薄膜晶体管基板及液晶显示面板 - Google Patents
薄膜晶体管基板及液晶显示面板 Download PDFInfo
- Publication number
- CN102087448A CN102087448A CN2009102538107A CN200910253810A CN102087448A CN 102087448 A CN102087448 A CN 102087448A CN 2009102538107 A CN2009102538107 A CN 2009102538107A CN 200910253810 A CN200910253810 A CN 200910253810A CN 102087448 A CN102087448 A CN 102087448A
- Authority
- CN
- China
- Prior art keywords
- districts
- conductive layer
- substrate
- district
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种薄膜晶体管基板,包含基板、多条数据线与多条扫描线及多个像素电极。该多条数据线与扫描线相交设置于基板上,该多条数据线与该多条扫描线可定义出多个像素区。该多个像素电极对应设置于该多个像素区内。至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少两第一区及至少两第二区,该多个第一区及该多个第二区电性隔离,且该多个第一区对角设置,该多个第二区对角设置。
Description
技术领域
本发明涉及一种液晶显示面板,特别涉及一种液晶显示面板及其薄膜晶体管基板。
背景技术
液晶显示(Liquid Crystal Display,LCD)装置以其耗电量低、发热量少、重量轻、以及非辐射性等等优点,已经被使用于各式各样的电子产品中,并且逐渐地取代传统的阴极射线管(Cathode Ray Tube,CRT)显示装置。
一般而言,液晶显示装置主要包含液晶显示面板(LCD Panel)以及背光模块(Backlight Module)。其中,液晶显示面板主要具有薄膜晶体管基板、彩色滤光基板以及液晶层,且两基板上设有多个阵列排列的像素。背光模块可将光源的光线均匀地分布到液晶显示面板,并经由各像素显示色彩而形成图案。然而,由于各像素夹设于两基板间的液晶层间的电压-穿透率曲线会随着使用者观看液晶显示面板的角度(例如正看及侧看)而有所不同,因此于不同视角观看显示面板时将会有色偏的现象产生。
为改善色偏现象,已有多种已知技术研发出来,其中大多的技术特征是将单一像素的像素电极区分成暗区及亮区,通过此两区正看及侧看的电压-穿透率曲线不同,而具有相互补偿的效果,以达到降低色偏的目的。
已知像素电极的分割方式是将亮区A1及暗区A2分为上下两区,如图1A的示意图所示,但此种设计在显示中低灰阶时,人眼会有网状暗带(meshmura)的感觉。另一种分割方式是将亮区A1及暗区A2分为左右两区,如图1B的示意图所示,此种设计虽在像素边界上的处理较容易,可以得到较好的液晶效率。但当两侧反极性的数据线DL同时送出信号时,会有一侧受到较强的电容耦合(coupling)作用,因此,像素的寄生电容受到两侧数据线的影响时较不易平衡。再一种分割方式是暗区A2包围亮区A1的设计,如图1C的示意图所示,此种设计对数据线影响时虽然有较好的平衡效果,但由于暗区A2与亮区A1的交界处过长而造成液晶的效率变差及穿透率下降的缺点。
因此,如何提供一种液晶显示面板及薄膜晶体管基板,使其具有低色偏技术的优点但无上述已知技术的缺点,以提升显示面板的显示效能,已成为重要课题之一。
发明内容
有鉴于上述课题,本发明的目的为提供一种能够达到低色偏技术的优点但无上述已知技术的缺点的液晶显示面板及薄膜晶体管基板。
为达上述目的,依据本发明的一种薄膜晶体管基板包含基板、多条数据线与多条扫描线及多个像素电极。该多条数据线与扫描线相交设置于基板上,该多条数据线与该多条扫描线可定义出多个像素区。该多个像素电极对应设置于该多个像素区内。至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少两第一区及至少两第二区,该多个第一区及该多个第二区电性隔离,且该多个第一区对角设置,该多个第二区对角设置。
为达上述目的,依据本发明的一种液晶显示面板包含第一基板、第二基板、液晶材料层、多条数据线与多条扫描线以及多个像素电极。液晶材料层夹设于第一基板与第二基板之间。该多条数据线与扫描线相交设置于第二基板上,且该多条数据线与该多条扫描线可定义出多个像素区。该多个像素电极对应设置于该多个像素区内。至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少两第一区及至少两第二区,该多个第一区及该多个第二区电性隔离,且该多个第一区对角设置,该多个第二区对角设置。
为达上述目的,依据本发明的一种薄膜晶体管基板包含基板、多条数据线与多条扫描线及多个像素电极。该多条数据线与扫描线相交设置于该基板上,该多条数据线与扫描线可定义出多个像素区。该多个像素电极对应设置于该多个像素区内,该多个像素电极由第一导电层所形成。至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少一第一区及至少两第二区,该第一区分离该多个第二区,该多个第二区是由第二导电层电性连接,且该第一区及该多个第二区电性隔离。
为达上述目的,依据本发明的一种液晶显示面板包含第一基板、第二基板、液晶材料层、多条数据线与多条扫描线及多个像素电极。液晶材料层夹设于该第一基板与该第二基板之间。该多条数据线与扫描线相交设置于该第二基板上,该多条数据线与扫描线可定义出多个像素区。该多个像素电极对应设置于该多个像素区内,该多个像素电极由第一导电层所形成。至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少一第一区及至少两第二区,该第一区分离该多个第二区,该多个第二区是由第二导电层电性连接,且该第一区及该多个第二区电性隔离。
承上所述,依据本发明的一种薄膜晶体管基板及液晶显示面板,因各像素电极分别具有至少两狭缝,且该多个狭缝分别将像素电极区分为至少两第一区及至少两第二区,并且该多个第一区与该多个第二区分别彼此对角设置。其中,第一区例如可为暗区(或亮区),第二区例如可为亮区(或暗区)。因此,与已知的像素电极的分割方式不同,本发明通过对角设置方式,可避免亮暗区上下设置所产生的网状暗带的缺点,亦可平衡左、右两侧数据线信号抖动所产生的电容耦合效应,更可减少亮暗区相互包设而导致亮暗区界线过长的缺点,进而提升液晶显示效率及显示品质。所以本发明不仅具有低色偏技术的优点而改善色偏现象,并且能够避免已知技术的缺点。
附图说明
图1A至图1C为已知技术的像素电极切割方式的示意图;
图2A及图2B为本发明第一实施例的一种液晶显示面板的示意图;
图3A至图3C为本发明优选实施例的薄膜晶体管基板的像素电极的第二区电性连接的示意图;
图4A及图4B为本发明第二实施例的一种液晶显示面板的示意图;
图5为本发明优选实施例的一种液晶显示面板的共同电极层所具有的狭缝的示意图;以及
图6A及图6B为本发明第三实施例的一种液晶显示面板的示意图。
附图标记说明
1:薄膜晶体管基板
11:基板
12、22、42:像素电极
121、122、221、222、421、422:第一区
123、124、223、224、423、424:第二区
125:绝缘层
126:钝化层
2、4:第一基板
3、5:第二基板
31、51:共同电极层
32、52:遮光层
33:黑色矩阵层
A1:亮区
A2:暗区
C:突出部分
d:水平距离
DL、DN、DN+1:数据线
M12、M22、M42:第二导电层
M13:第三导电层
P:像素区
S11、S12、S21、S22、S31、S41、S42、S51:狭缝
SM、SM+1:扫描线
V:导电孔
具体实施方式
以下将参照相关附图,说明依本发明优选实施例的一种薄膜晶体管基板及液晶显示面板。
第一实施例
图2A为本发明第一实施例的一种液晶显示面板的薄膜晶体管基板1单一像素区P的布线示意图,图2B为图2A中的A区的放大示意图。其中,液晶显示面板可还包含彩色滤光基板(图未显示)及液晶材料层(图未显示),液晶材料层夹设于两基板之间。
薄膜晶体管基板1包含基板11、多条数据线DN及DN+1、多条扫描线(图未显示)以及多个像素电极12。其中,基板11为玻璃基板,而该多条数据线与该多条扫描线交错设置于基板11上,该多条数据线与该多条扫描线定义出多个像素区P,且数据线及扫描线设置于像素区的周围,而该多个像素电极12对应设置于该多个像素区P内。
其中,像素电极12对应设置于像素区P内,且像素电极12通过第一导电层所形成,第一导电层为透明电极层,其例如为铟锡氧化物(indium-tinoxide,ITO)、铟锌氧化物(indium-zinc oxide,IZO)、铝锌氧化物(aluminum-zinc oxide,AZO)、镓锌氧化物(GZO)或锌氧化物(zinc oxide,ZnO)。
像素电极12具有至少两狭缝S11、S12,且狭缝S11、S12分别将像素电极12区分为至少两第一区121、122及至少两第二区123、124,第一区121、122及第二区123、124电性隔离,且第一区121、122对角设置,第二区123、124对角设置。其中,第一区可为暗区,第二区可为亮区,反之亦可。第一区121、122及第二区123、124的形状可为任意几何形状,例如为长条形或<形,在此第一区及第二区以<形为例。
另一角度来说,如图2A所示,狭缝S11、S12将像素电极区分为至少一第一区及至少两第二区,且第一区(由121与122所构成)分离第二区123、124。其中,第一区是通过第一导电层电性连接121与122所形成,而第二区123及124是通过第二导电层M12电性连接。第二导电层M12可为薄膜晶体管工艺的第一金属层(俗称M1层)或第二金属层(俗称M2层)。
图3A至图3C分别为图2A中沿线段B-B的不同态样的剖面示意图。如图3A所示,第二导电层M12以薄膜晶体管工艺的第一金属层(M1)为例。其中,第二导电层M12之上依序设置绝缘层(以SiN为例)125及钝化层(passivation layer)126。第二区123、124通过导电孔(via)V与第二导电层M12电性连接。
如图3B所示,第二导电层M12以薄膜晶体管工艺的第二金属层(M2)为例。其中,第二区123、124通过导电孔(via)V与第二导电层M12电性连接。
如图3C所示,第二导电层M12还可通过绝缘层125与第三导电层M13重叠设置。如此,第二导电层M12与第三导电层M13可形成储存电容,并可因此降低其他区域的储存电容的面积,由此可提升像素的开口率。在本实施例中,第二导电层M12为薄膜晶体管工艺俗称的M2层,第三导电层M13为薄膜晶体管工艺俗称的M1层。
此外,图3C所示的态样可同时参照图2B所示,第二导电层M12可突出于第三导电层M13的一部分,该突出部分C为左右对称。由此,当第二导电层M12或第三导电层M13若因工艺变异因素而产生移位时,该突出部分C可使得第二导电层M12及第三导电层M13所形成的电容值仍保持相同,即达到自我补偿的效果。另外,该突出部分C亦可让第二导电层M12在未形成导电孔V的情况下,通过激光照射而与第一导电层电性连接。
第二实施例
图4A及图4B显示本发明第二实施例的一种液晶显示面板。液晶显示面板包含第一基板2、第二基板3及夹置于第一基板2与第二基板3之间的液晶材料层(图未显示)。其中,图4A显示第一基板2,且第一基板2以薄膜晶体管基板为例;图4B显示第二基板3,且第二基板3以彩色滤光基板为例。
如图4A所示,多条数据线DN、DN+1与多条扫描线SM、SM+1相交设置于该第一基板2上,数据线与扫描线可定义出多个像素区P。图4A为单一像素区P的布线示意图。
多个像素电极22对应设置于多个像素区P内。在本实施例中可视为一个像素区P内包含二个对称设置的像素电极22,像素电极22是由第一导电层所形成,并具有至少两狭缝S21、S22,且狭缝S21、S22分别将像素电极22区分为至少两第一区221、222及至少两第二区223、224,第一区221、222及第二区223、224电性隔离,且第一区221、222对角设置,第二区223、224对角设置。其中,第一区可为暗区,第二区可为亮区,反之亦可。第一区221、222及第二区的形状223、224可为任意几何形状,例如为长条形或<形,在此第一区及第二区以长条形为例。
另一角度来说,如图4A所示,狭缝S21、S22将像素电极22区分为至少一第一区及至少两第二区,且第一区(由221与222所构成)分离第二区223、224。其中,第一区是通过第一导电层电性连接121与122所形成,而第二区223及224是通过第二导电层M22电性连接。第二导电层M22可为薄膜晶体管工艺的第一金属层(俗称M1层)或第二金属层(俗称M2层)。第二导电层M22的态样可参考图3A至图3C,在此不再赘述。需说明的是,第二导电层M22亦可通过绝缘层与第三导电层形成储存电容(请参考图3C所示)。
如图4B所示,在本实施例中,第二基板3为彩色滤光基板,其具有共同电极层31及遮光层32。其中,共同电极层31与像素电极22相对而设,并与像素电极22形成像素电容。遮光层32例如为含铬抗反射材料的黑色矩阵层,并设置于各像素区P的周缘。
另外,共同电极层31具有至少一狭缝S31,该狭缝S31与数据线DN、DN+1重叠设置。图5为图4A及图4B中沿线段D-D的剖面示意图。如图5所示,狭缝S31与数据线DN重叠设置,且狭缝S31由遮光层32遮蔽,故在像素区P中,不会有狭缝S31所造成的暗纹,进而提升穿透率,并同时通过狭缝S31达到多区域配向的效果。
此外,狭缝S31的宽度大于数据线DN的宽度,使得共同电极层31不与数据线DN重叠设置,由此能够降低数据线DN和共同电极层31之间的寄生电容,进而避免数据信号的波形受到电阻-电容效应的影响而失真。在本实施例中,像素电极22与数据线DN重叠设置,且共同电极层31的位于狭缝S31的边缘与该像素电极22的边缘的水平距离d介于4~8微米之间。若共同电极层31与像素电极22的边缘离得太远,除了会使像素电容值降低外,狭缝S31所形成的暗纹也会变大,甚至会超越遮光层32的遮蔽而降低显示面板的穿透率;若两者离得太近,则会有共同电极层31与数据线DN的电容耦合效应产生,使液晶倒向错误导致液晶使用效率的下降,此现象也会降低显示面板整体的穿透率,故共同电极层31与像素电极22应具有优选距离范围,而在本实施例中,此距离范围为4~8微米之间。
第三实施例
图6A及图6B显示本发明第三实施例的一种液晶显示面板。液晶显示面板包含第一基板4、第二基板5及夹置于第一基板4与第二基板5之间的液晶材料层(图未显示)。其中,图6A显示第一基板4,且第一基板4以薄膜晶体管基板为例;图6B显示第二基板5,且第二基板5以彩色滤光基板为例。
如图6A所示,多条数据线DN、DN+1与多条扫描线SM、SM+1相交设置于该第一基板4上,数据线与扫描线可定义出多个像素区P。图6A为单一像素区P的布线示意图。
多个像素电极42对应设置于多个像素区P内。像素电极42是由第一导电层所形成,并具有至少两狭缝S41、S42,且狭缝S41、S42分别将像素电极42区分为至少两第一区421、422及至少两第二区423、424,第一区421、422及第二区423、424电性隔离,且第一区421、422对角设置,第二区423、424对角设置。其中,第一区可为暗区,第二区可为亮区,反之亦可。第一区421、422及第二区423、424的形状可为任意几合形状,例如为长条形或<形,在此第一区及第二区以<形为例。
另一角度来说,如图6A所示,狭缝S41、S42将像素电极42区分为至少一第一区及至少两第二区,且第一区421、422(亦可视为相连的单一第一区)分离第二区423、424。其中,第一区421及422是通过第一导电层电性连接,而第二区423及424是通过第二导电层M42电性连接。第二导电层M42可为薄膜晶体管工艺的第一金属层(俗称M1层)或第二金属层(俗称M2层)。第二导电层M42的态样可参考图3A至图3C,在此不再赘述。需说明的是,第二导电层M42亦可通过绝缘层与第三导电层形成储存电容(请参考图3C所示)。
如图6B所示,在本实施例中,第二基板5为彩色滤光基板,其具有共同电极层51及遮光层52。其中,共同电极层51与像素电极42相对而设,并与像素电极42形成像素电容。遮光层52例如为含铬抗反射材料的黑色矩阵层,并设置于各像素区P的周缘。
另外,共同电极层51具有至少一狭缝S51,该狭缝S51与数据线DN、DN+1重叠设置。狭缝S51的特征可参考图5所示,狭缝51可与数据线DN重叠设置,且狭缝S51是由遮光层52遮蔽,故在像素区P中,不会有狭缝S51所造成的暗纹,进而提升穿透率,并同时通过狭缝S51达到多区域配向的效果。此外,狭缝S51的宽度可大于数据线DN的宽度,由此能够降低数据线DN和共同电极层31之间的寄生电容,进而避免数据信号失真。
综上所述,依据本发明的一种薄膜晶体管基板及液晶显示面板,因各像素电极分别具有至少二狭缝,且该多个狭缝分别将像素电极区分为至少两第一区及至少两第二区,并且该多个第一区与该多个第二区分别彼此对角设置。其中,第一区例如可为暗区(或亮区),第二区例如可为亮区(或暗区)。因此,与已知的像素电极的分割方式不同,本发明通过对角设置方式,可避免亮暗区上下设置所产生的网状暗带的缺点,亦可平衡左、右两侧数据线信号抖动所产生的电容耦合效应,更可减少亮暗区相互包设而导致亮暗区界线过长的缺点,进而提升液晶显示效率及显示品质。所以本发明不仅具有低色偏技术的优点而改善色偏现象,并且能够避免已知技术的缺点。
以上所述仅为举例性,而非为限制性。任何未脱离本发明的精神与范畴,而对其进行的等同修改或变更,均应包含于所附的权利要求中。
Claims (18)
1.一种薄膜晶体管基板,包含:
基板;
多条数据线与多条扫描线相交设置于该基板上,该多条数据线与该多条扫描线可定义出多个像素区;
多个像素电极,对应设置于该多个像素区内;以及
至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少两第一区及至少两第二区,该多个第一区及该多个第二区电性隔离,且该多个第一区对角设置,该多个第二区对角设置。
2.如权利要求1所述的薄膜晶体管基板,其中该多个像素电极由第一导电层所形成,该多个第二区通过第二导电层电性连接。
3.如权利要求2所述的薄膜晶体管基板,还包含第三导电层,其中该第二导电层通过绝缘层与该第三导电层重叠设置。
4.一种液晶显示面板,包含:
第一基板;
第二基板;
液晶材料层夹设于该第一基板与该第二基板之间;
多条数据线与多条扫描线相交设置于该第一基板上,该多条数据线与该多条扫描线可定义出多个像素区;
多个像素电极对应设置于该多个像素区内;以及
至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少两第一区及至少两第二区,该多个第一区及该多个第二区电性隔离,且该多个第一区对角设置,该多个第二区对角设置。
5.如权利要求4所述的液晶显示面板,其中该多个像素电极由第一导电层所形成,该多个第二区通过第二导电层电性连接。
6.如权利要求5所述的液晶显示面板,还包含第三导电层,其中该第二导电层通过绝缘层与该第三导电层重叠设置。
7.如权利要求4所述的液晶显示面板,其中该第二基板具有共同电极层,与该多个像素电极相对而设,该共同电极层具有至少一第二狭缝,该第二狭缝与该数据线重叠设置。
8.如权利要求7所述的液晶显示面板,其中该第二狭缝的宽度大于该数据线的宽度。
9.如权利要求7所述的液晶显示面板,其中该像素电极与该数据线重叠设置,该共同电极层的位于该第二狭缝的边缘与该像素电极的边缘的水平距离介于4~8微米之间。
10.一种薄膜晶体管基板,包含:
基板;
多条数据线与多条扫描线相交设置于该基板上,该多条数据线与该多条扫描线可定义出多个像素区;
多个像素电极对应设置于该多个像素区内,该多个像素电极由第一导电层所形成;以及
至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少一第一区及至少两第二区,该第一区分离该多个第二区,该多个第二区由第二导电层电性连接,且该第一区及该多个第二区电性隔离。
11.如权利要求10所述的薄膜晶体管基板,还包含第三导电层,其中该第二导电层通过绝缘层与该第三导电层重叠设置。
12.如权利要求10所述的薄膜晶体管基板,其中该多个第一区对角设置,且该多个第二区对角设置。
13.一种液晶显示面板,包含:
第一基板;
第二基板;
液晶材料层夹设于该第一基板与该第二基板之间;
多条数据线与多条扫描线相交设置于该第一基板上,该多条数据线与该多条扫描线可定义出多个像素区;
多个像素电极对应设置于该多个像素区内,该多个像素电极由第一导电层所形成;以及
至少两狭缝设置于各该像素电极内,该多个狭缝分别将该像素电极区分为至少一第一区及至少两第二区,该第一区分离该多个第二区,该多个第二区由一第二导电层电性连接,且该第一区及该多个第二区电性隔离。
14.如权利要求13所述的液晶显示面板,还包含第三导电层,其中该第二导电层通过绝缘层与该第三导电层重叠设置。
15.如权利要求13所述的液晶显示面板,其中该第二基板具有共同电极层,与该多个像素电极相对而设,该共同电极层具有至少一第二狭缝,该第二狭缝与该数据线重叠设置。
16.如权利要求15所述的液晶显示面板,其中该第二狭缝的宽度大于该数据线的宽度。
17.如权利要求15所述的液晶显示面板,其中该像素电极与该数据线重叠设置,该共同电极层的位于该第二狭缝的边缘与该像素电极的边缘的水平距离介于4~8微米之间。
18.如权利要求13所述的液晶显示面板,其中该多个第一区对角设置,且该多个第二区对角设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910253810.7A CN102087448B (zh) | 2009-12-08 | 2009-12-08 | 薄膜晶体管基板及液晶显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910253810.7A CN102087448B (zh) | 2009-12-08 | 2009-12-08 | 薄膜晶体管基板及液晶显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102087448A true CN102087448A (zh) | 2011-06-08 |
CN102087448B CN102087448B (zh) | 2015-10-14 |
Family
ID=44099308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910253810.7A Active CN102087448B (zh) | 2009-12-08 | 2009-12-08 | 薄膜晶体管基板及液晶显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102087448B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103941453A (zh) * | 2014-04-09 | 2014-07-23 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示面板和显示装置 |
CN104252074A (zh) * | 2013-06-28 | 2014-12-31 | 群创光电股份有限公司 | 像素阵列基板与液晶显示装置 |
CN106019729A (zh) * | 2015-03-26 | 2016-10-12 | 株式会社半导体能源研究所 | 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备 |
CN108761931A (zh) * | 2018-03-28 | 2018-11-06 | 友达光电股份有限公司 | 液晶显示面板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114089A (zh) * | 2006-07-24 | 2008-01-30 | 奇美电子股份有限公司 | 液晶显示面板及其制造方法 |
CN101477281A (zh) * | 2009-01-16 | 2009-07-08 | 上海广电光电子有限公司 | 多畴垂直取向液晶显示装置 |
-
2009
- 2009-12-08 CN CN200910253810.7A patent/CN102087448B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104252074A (zh) * | 2013-06-28 | 2014-12-31 | 群创光电股份有限公司 | 像素阵列基板与液晶显示装置 |
CN104252074B (zh) * | 2013-06-28 | 2017-04-26 | 群创光电股份有限公司 | 像素阵列基板与液晶显示装置 |
CN106896605A (zh) * | 2013-06-28 | 2017-06-27 | 群创光电股份有限公司 | 像素阵列基板与液晶显示装置 |
CN103941453A (zh) * | 2014-04-09 | 2014-07-23 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示面板和显示装置 |
US10031378B2 (en) | 2014-04-09 | 2018-07-24 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display device |
CN106019729A (zh) * | 2015-03-26 | 2016-10-12 | 株式会社半导体能源研究所 | 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备 |
CN108761931A (zh) * | 2018-03-28 | 2018-11-06 | 友达光电股份有限公司 | 液晶显示面板 |
CN108761931B (zh) * | 2018-03-28 | 2021-06-22 | 友达光电股份有限公司 | 液晶显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN102087448B (zh) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101540333B (zh) | 薄膜晶体管基板及具有薄膜晶体管基板的显示装置 | |
CN100504558C (zh) | 有源矩阵基板及显示装置 | |
CN101943821B (zh) | 液晶显示装置 | |
CN104049429B (zh) | 一种像素结构及其制作方法 | |
CN105223749A (zh) | 阵列基板及其制作方法、显示装置 | |
KR102650551B1 (ko) | 표시 장치 | |
CN104280959B (zh) | 像素结构、显示面板及其制造方法 | |
CN106527005B (zh) | 像素结构的制造方法 | |
CN105278190B (zh) | 液晶显示装置 | |
CN102393589A (zh) | 多畴垂直配向型液晶显示面板及其子像素结构 | |
US20210405466A1 (en) | Array substrate and display panel | |
CN105068347A (zh) | 一种阵列基板和液晶显示面板 | |
CN105629605A (zh) | 阵列基板、液晶显示面板及液晶显示装置 | |
CN102087448B (zh) | 薄膜晶体管基板及液晶显示面板 | |
WO2018120996A1 (zh) | 像素结构 | |
WO2018120431A1 (zh) | 像素电路结构及显示面板 | |
CN205003420U (zh) | 阵列基板及显示装置 | |
CN100480795C (zh) | 液晶显示器面板、液晶显示器的阵列基板 | |
CN105911786A (zh) | 水平电场型液晶显示装置及阵列基板 | |
CN206097072U (zh) | 集成触控显示面板及包含其的集成触控显示装置 | |
CN102763030B (zh) | 液晶显示面板和液晶显示装置 | |
CN107203060A (zh) | 彩膜基板和液晶显示面板 | |
CN103207483A (zh) | 液晶显示装置 | |
CN101131515A (zh) | 薄膜晶体管阵列基板及液晶显示装置 | |
CN102375276B (zh) | 液晶显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Address after: Hsinchu Science Park, Taiwan, China Applicant after: Innolux Display Group Address before: Tainan County, Taiwan, China Applicant before: Chimei Optoelectronics Co., Ltd. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: QIMEI ELECTRONIC CO LTD TO: INNOLUX DISPLAY CORPORATION |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |