CN102081965A - 一种产生dram内部写时钟的电路 - Google Patents

一种产生dram内部写时钟的电路 Download PDF

Info

Publication number
CN102081965A
CN102081965A CN2011100421312A CN201110042131A CN102081965A CN 102081965 A CN102081965 A CN 102081965A CN 2011100421312 A CN2011100421312 A CN 2011100421312A CN 201110042131 A CN201110042131 A CN 201110042131A CN 102081965 A CN102081965 A CN 102081965A
Authority
CN
China
Prior art keywords
clock
circuit
latch
write
ocd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100421312A
Other languages
English (en)
Other versions
CN102081965B (zh
Inventor
王嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Sinochip Semiconductors Co Ltd filed Critical Xian Sinochip Semiconductors Co Ltd
Priority to CN 201110042131 priority Critical patent/CN102081965B/zh
Publication of CN102081965A publication Critical patent/CN102081965A/zh
Application granted granted Critical
Publication of CN102081965B publication Critical patent/CN102081965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明提供一种产生DRAM内部写时钟的电路，包括时钟信号线CLK、延时锁相电路DLL、读写控制器、离线驱动调整器OCD和锁存器DQ Latch；所述时钟信号线CLK、延时锁相电路DLL、离线驱动调整器OCD和锁存器DQLatch依次电性连接，所述读写控制器连接延时锁相电路DLL和离线驱动调整器OCD。本发明利用已有的时序校正电路产生与外部时钟完全一致的内部时钟作为内存写指令的参考信号；进而缩减输入端口数量，同时简化系统写操作的时序要求；能够缩减2-4个信号通路，对外部系统仅仅需要提供与系统时钟对应的数据就能满足内存的写时序要求。

Description

一种产生DRAM内部写时钟的电路
【技术领域】
本发明涉及动态随机存取存储器(Dynamic Random AccessMemory，DRAM)技术领域，特别涉及一种产生DRAM内部写时钟的电路。
【背景技术】
在高速DRAM中，数据通路上的速率是外部总线时钟频率的2倍，为了方便数据捕捉，往往会提供一组额外的数据时钟，在进行写操作的时候，需要保证该数据时钟与数据信号具有完全固定的建立保持时间。
请参阅图1所示，为正常写操作的时序图，定义了写数据与其时钟的建立保持时间tDS、tDH，同时也定义了写时钟与外部时钟的时序关系tDQSS。
随着内存操作中越来越宽的数据位数，系统需要越来越宽的数据通路，越来越复杂的操作指令。对于频道的缩减，和指令的简化成为提高系统工作效率的有效方式。
【发明内容】
本发明的目的是提供一种产生DRAM内部写时钟的电路，其能够通过内部产生写时钟信号来缩减输入端口数量，同时简化系统写操作的时序要求。
为了实现上述目的，本发明采用如下技术方案：
一种产生DRAM内部写时钟的电路，包括时钟信号线CLK、延时锁相电路DLL、读写控制器、离线驱动调整器OCD和锁存器DQLatch；所述时钟信号线CLK、延时锁相电路DLL、离线驱动调整器OCD和锁存器DQ Latch依次电性连接，所述读写控制器连接延时锁相电路DLL和离线驱动调整器OCD。
所述电路还包括第一接收放大器RCV，所述第一接收放大器RCV电性连接所述时钟信号线CLK和延时锁相电路DLL。
所述电路还包括第二接收放大器RCV，所述第二接收放大器RCV连接所述离线驱动调整器OCD和锁存器DQ Latch。
所述电路还包括第三接收放大器RCV和数据总线DQ，所述数据总线DQ、第三接收放大器RCV和锁存器DQ Latch依次连接。
所述读写控制器为控制所述离线驱动调整器开、关的控制器。
与现有技术相比，本发明具有以下优点：本发明利用已有的时序校正电路产生与外部时钟完全一致的内部时钟作为内存写指令的参考信号；进而缩减输入端口数量，同时简化系统写操作的时序要求；能够缩减2-4个信号通路，对外部系统仅仅需要提供与系统时钟对应的数据就能满足内存的写时序要求。
【附图说明】
图1为正常写操作的时序图；
图2为本发明产生DRAM内部写时钟的电路结构图；
图3为内部写时钟控制写操作时序图。
【具体实施方式】
下面结合附图对本发明做进一步详细描述。
请参阅图2所示，本发明利用已有的时序校正电路产生与外部时钟完全一致的内部时钟作为内存写指令的参考信号。
本发明通过复用读操作通路的读数据时钟输出信号DQS，作为输入数据通路的写时钟信号。由于内存芯片内部DLL(Delay-LockedLoop，延时锁相回路)能够产生非常精确的与外部时钟CLK同步的读时钟DQS，以此作为写操作的时钟信号完全可以满足芯片的写操作要求。从而外部控制电路只需要保证数据与外部时钟满足一定的时序要求即可。
请参阅图2所示，本发明一种产生DRAM内部写时钟的电路，包括时钟信号线CLK、第一接收放大器RCV1、延时锁相电路DLL、读写控制器、离线驱动调整器OCD、第二接收放大器RCV2、锁存器DQ Latch、第三接收放大器RCV3、数据总线DQ；时钟信号线CLK、第一接收放大器RCV1、延时锁相电路DLL、离线驱动调整器OCD依次连接，延时锁相电路DLL连接读写控制器，读写控制器连接离线驱动调整器OCD，离线驱动调整器OCD、第二接收放大器RCV2、锁存器DQ Latch依次连接，数据总线DQ、第三接收放大器RCV3、锁存器DQ Latch依次连接。时钟信号线CLK的时钟信号进过第一接收放大器RCV1进入延时锁相电路DLL，延时锁相电路DLL对时钟信号进行延时锁相产生与时钟信号同步的信号，延时锁相电路DLL产生的延时时钟信号输入离线驱动调整器OCD和读写控制器中，读写控制器控制OCD的开/关，离线驱动调整器OCD输出地信号输入第二接收放大器RCV2中进行放大，第二接收放大器RCV2的输出信号输入锁存器DQ Latch中以控制写操作。
请参阅图3所示，当内部时序校正电路工作正常的情况下，可以在写操作时开启读通路的时钟(DQS)产生电路，在读写控制器中产生正确的时钟使能信号，从而可以给写路径的寄存器提供精确的时钟信号。基于此种设计，我们可以简化写操作的时序要求，仅仅需要提供数据DQ与时钟CLK的相对关系即可。

Claims (5)

1.一种产生DRAM内部写时钟的电路，其特征在于：包括时钟信号线(CLK)、延时锁相电路(DLL)、读写控制器、离线驱动调整器(OCD)和锁存器(DQ Latch)；所述时钟信号线(CLK)、延时锁相电路(DLL)、离线驱动调整器(OCD)和锁存器(DQ Latch)依次电性连接，所述读写控制器连接延时锁相电路(DLL)和离线驱动调整器(OCD)。
2.如权利要求1所述一种产生DRAM内部写时钟的电路，其特征在于：所述电路还包括第一接收放大器(1)，所述第一接收放大器(1)电性连接所述时钟信号线(CLK)和延时锁相电路(DLL)。
3.如权利要求1所述一种产生DRAM内部写时钟的电路，其特征在于：所述电路还包括第二接收放大器(2)，所述第二接收放大器(2)连接所述离线驱动调整器(OCD)和锁存器(DQ Latch)。
4.如权利要求1所述一种产生DRAM内部写时钟的电路，其特征在于：所述电路还包括第三接收放大器(3)和数据总线(DQ)，所述数据总线(DQ)、第三接收放大器(3)和锁存器(DQ Latch)依次连接。
5.如权利要求1至4中任一项所述一种产生DRAM内部写时钟的电路，其特征在于：所述读写控制器为控制所述离线驱动调整器(OCD)开、关的控制器。
CN 201110042131 2011-02-21 2011-02-21 一种产生dram内部写时钟的电路 Active CN102081965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110042131 CN102081965B (zh) 2011-02-21 2011-02-21 一种产生dram内部写时钟的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110042131 CN102081965B (zh) 2011-02-21 2011-02-21 一种产生dram内部写时钟的电路

Publications (2)

Publication Number Publication Date
CN102081965A true CN102081965A (zh) 2011-06-01
CN102081965B CN102081965B (zh) 2013-04-10

Family

ID=44087869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110042131 Active CN102081965B (zh) 2011-02-21 2011-02-21 一种产生dram内部写时钟的电路

Country Status (1)

Country Link
CN (1) CN102081965B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198858A (zh) * 2013-03-19 2013-07-10 西安华芯半导体有限公司 用于dram的分级省电电路及方法
CN105262464A (zh) * 2015-11-16 2016-01-20 西安华芯半导体有限公司 减小芯片输入端口所需建立保持时间的电路及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218486A1 (en) * 2002-05-21 2003-11-27 Jong-Tae Kwak Digital DLL apparatus for correcting duty cycle and method thereof
CN1485858A (zh) * 2002-07-12 2004-03-31 ���ǵ�����ʽ���� 用于选择功率下降退出的装置和方法
CN1606095A (zh) * 2003-08-25 2005-04-13 海力士半导体有限公司 能调节数据输出驱动器的阻抗的半导体存储器件
CN1620696A (zh) * 2001-12-26 2005-05-25 微米技术有限公司 多模式同步存储器及其操作和测试方法
CN1707693A (zh) * 2004-05-10 2005-12-14 海力士半导体有限公司 能够调节数据输出驱动器的阻抗的半导体存储器件
US7028208B2 (en) * 2001-03-15 2006-04-11 Micron Technology, Inc. Duty cycle distortion compensation for the data output of a memory device
CN1941172A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路驱动控制电路
CN101303887A (zh) * 2007-05-08 2008-11-12 茂德科技股份有限公司（新加坡子公司） 存储器装置的数据输出的精确对准及占空比控制
CN101667450A (zh) * 2008-09-02 2010-03-10 海力士半导体有限公司 数据输入/输出电路
CN201994074U (zh) * 2011-02-21 2011-09-28 山东华芯半导体有限公司 一种产生dram内部写时钟的电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028208B2 (en) * 2001-03-15 2006-04-11 Micron Technology, Inc. Duty cycle distortion compensation for the data output of a memory device
CN1620696A (zh) * 2001-12-26 2005-05-25 微米技术有限公司 多模式同步存储器及其操作和测试方法
US20030218486A1 (en) * 2002-05-21 2003-11-27 Jong-Tae Kwak Digital DLL apparatus for correcting duty cycle and method thereof
CN1485858A (zh) * 2002-07-12 2004-03-31 ���ǵ�����ʽ���� 用于选择功率下降退出的装置和方法
CN1606095A (zh) * 2003-08-25 2005-04-13 海力士半导体有限公司 能调节数据输出驱动器的阻抗的半导体存储器件
CN1707693A (zh) * 2004-05-10 2005-12-14 海力士半导体有限公司 能够调节数据输出驱动器的阻抗的半导体存储器件
CN1941172A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路驱动控制电路
CN101303887A (zh) * 2007-05-08 2008-11-12 茂德科技股份有限公司（新加坡子公司） 存储器装置的数据输出的精确对准及占空比控制
CN101667450A (zh) * 2008-09-02 2010-03-10 海力士半导体有限公司 数据输入/输出电路
CN201994074U (zh) * 2011-02-21 2011-09-28 山东华芯半导体有限公司 一种产生dram内部写时钟的电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198858A (zh) * 2013-03-19 2013-07-10 西安华芯半导体有限公司 用于dram的分级省电电路及方法
CN105262464A (zh) * 2015-11-16 2016-01-20 西安华芯半导体有限公司 减小芯片输入端口所需建立保持时间的电路及方法
CN105262464B (zh) * 2015-11-16 2018-05-08 西安紫光国芯半导体有限公司 减小芯片输入端口所需建立保持时间的电路及方法

Also Published As

Publication number Publication date
CN102081965B (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN1945732B (zh) 用于高速半导体存储器装置的延迟锁定环
US7710799B2 (en) Circuit for generating data strobe in DDR memory device, and method therefor
JP4159415B2 (ja) メモリモジュール及びメモリシステム
JP3763083B2 (ja) 半導体メモリ装置とその読出及び書込方法
US9281052B2 (en) Semiconductor device having data terminal supplied with plural write data in serial
CN100585727C (zh) 半导体存储装置和用于高频操作的模块
US7886122B2 (en) Method and circuit for transmitting a memory clock signal
CN102446546B (zh) 产生片内终结信号的电路和方法及使用它的半导体装置
EP1903446A1 (en) Apparatus and method for controlling a memory interface
CN1941196B (zh) 半导体存储装置
CN100376006C (zh) 具有数据选通脉冲电路的半导体内存装置
CN104978150B (zh) 存储器装置的控制方法、存储器装置和存储器系统
US8514639B2 (en) Semiconductor memory device and method for operating the same
US8009492B2 (en) Circuit for generating data strobe signal and method
US20140253188A1 (en) Divided clock generation device and divided clock generation method
US9269412B2 (en) Memory device and method for driving the same
US9030907B2 (en) Semiconductor device and semiconductor system with the same
US8169851B2 (en) Memory device with pseudo double clock signals and the method using the same
CN101686041A (zh) 一种门控时钟电路及门控时钟信号产生方法
CN102081965B (zh) 一种产生dram内部写时钟的电路
KR100800382B1 (ko) 반도체 메모리 장치에서의 신호제어방법 및 그에 따른컬럼선택라인 인에이블 신호 발생회로
CN201994074U (zh) 一种产生dram内部写时钟的电路
JP5113433B2 (ja) メモリコントローラ
US7826303B2 (en) Data output circuit having shared data output control unit
US7929358B2 (en) Data output circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Patentee before: Xi'an Sinochip Semiconductors Co., Ltd.