CN102073346A - 一种通用阵列信号处理板 - Google Patents
一种通用阵列信号处理板 Download PDFInfo
- Publication number
- CN102073346A CN102073346A CN 201010614329 CN201010614329A CN102073346A CN 102073346 A CN102073346 A CN 102073346A CN 201010614329 CN201010614329 CN 201010614329 CN 201010614329 A CN201010614329 A CN 201010614329A CN 102073346 A CN102073346 A CN 102073346A
- Authority
- CN
- China
- Prior art keywords
- module
- bus
- dsp
- signal processing
- cpci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
本发明为一种通用阵列信号处理板，属于信号处理领域。包括DSP信号处理模块、协处理模块、内存及闪存模块、电源及时钟模块和cPCI接口模块；其中DSP信号处理模块由8片信号处理芯片组成，协处理模块由4片FPGA及1片CPLD构成，内存及闪存模块由SDRAM和FLASH存储器构成，电源及时钟模块用于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI桥芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用于提供非PCI设备与PCI总线之间的数据通道。该信号处理板避免了共享总线，大大减小了总线的数据传输量，有效缓解了总线竞争。
Description
技术领域
本发明涉及一种通用阵列信号处理板，属于信号处理领域。
背景技术
随着信号处理系统对计算量和数据传输能力越来越高的要求，多DSP并行信号处理平台应运而生。为了便于各个DSP间的通信和任务划分，目前多DSP处理平台以共享/复用总线的紧耦合结构为主流设计。共享/复用的总线不仅要完成DSP间的通信，还要完成DSP与A/D、D/A、串口、USB器件、网口等之间的通信，容易引起数据处理之间的总线竞争。
发明内容
为了克服现有技术的不足，本发明提供一种通用阵列信号处理板，能够克服上述的技术问题。
该一种通用阵列信号处理板，包括DSP信号处理模块、协处理模块、内存及闪存模块、电源及时钟模块和cPCI接口模块；其中DSP信号处理模块由8片信号处理芯片组成，协处理模块由4片FPGA及1片CPLD构成，其中每片FPGA与2片DSP互连，通过内建的双口RAM实现cPCI总线与DSP的数据交换和指令控制，1片CPLD用于完成内存空间的地址分配；内存及闪存模块由SDRAM和FLASH存储器构成，其中每个DSP的64位总线无缝连接4片32M×16位SDRAM，FLASH存储器用于完成DSP根节点的程序加载；电源及时钟模块用于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI桥芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用于提供非PCI设备与PCI总线之间的数据通道。
各个DSP之间采用高速链路口方式实现点对点的通信。
该信号处理板还包括一条硬件同步定时总线，用于控制机箱内所有cPCI总线通用处理板和PMC板的定时和同步。
该信号处理板还包括一种集成调试环境Lion debugger，使用主机通过cPCI总线对该信号处理板上的多片TS201S处理器进行同步程序加载和调试。
集成调试环境Lion debugger提供实时内存数据观察及修改、动态波形显示、本机调试和网络远程调试。
本发明的有益效果：
该信号处理板采用松耦合结构，各个DSP之间采用高速链路口方式实现点对点的通信，通过FPGA的控制将需要处理的数据按照链路口的专用数据传输协议形成数据流，通过链路口送到片内存储器，从而避免了共享总线，大大减小了总线的数据传输量，有效缓解了总线竞争。此外，链路口传输以DMA方式进行，数据流的传输不会占用DSP内核的运算时间，可以大大提高系统性能。此外，主机调试方式避免了采用传统JTAG调试方式可能出现的问题，可以实现多片TS201S处理器的同步程序加载、调试和实时内存查看等功能，其多片DSP调试效率是传统JTAG调试效率的几十倍。
附图说明
图1为本发明的通用阵列信号处理板结构示意图。
具体实施方式
下面结合附图及实施例对本发明的实施方式做进一步详细说明。
本发明在一个标准的6U cPCI板卡上集成了8个600MHz的高性能浮点DSP处理器，整板可提供28.8GFLOPS峰值计算能力，适用于雷达、声纳、电子对抗等需要实时信号处理、高速数据采集处理的应用领域。
系统总线采用66MHz 64bit cPCI总线，8个TS201S处理器不共享总线，采用分布内存体系结构。每个TS201S的64位总线无缝连接4片32M×16位SDRAM，4片SDRAM配置成32M×64位，共256MB，整板SDRAM容量达256MB×8＝2048MB。cPCI主机和DSP均可访问SDRAM。DSP访问SDRAM的峰值速率为800MB/S，PCI访问SDRAM的速度峰值速率为240MB/S。
8个TS201S处理器提供强大的I/O接口，其64位总线直接连到对应的FPGA。FPGA采用Altera的Stratix系列EP2S30，300万门，64个乘法器，16个DSP块，6个数字锁相环，672个I/O引脚，每片FPGA提供高达1.36Mb在片存储能力。每片DSP上的FPGA通过总线方式与PLX公司的高性能PCI桥芯片相连。主机通过cPCI总线可实现对8片DSP的程序加载与通讯，理论峰值速率可达240MB/S。
DSP和FPGA之间的读写采用64位总线，既可采用I/O寄存器方式，也可采用双口SRAM方式。I/O方式主要用于寄存器设定和状态读取，双口RAM主要用于与cPCI总线和LVDS的高速通讯。
FPGA2、FPGA4各提供12对LVDS信号连接到cPCI总线用户自定义引脚，其中6对为LVDS输入，6对为LVDS输出。上述LVDS既可用于I/O的输入和输出，也可用于多块通用阵列信号处理板的板间互连。LVDS的时钟速率可达600MHz，板上的LVDS可提供1.2GB/S的板间通信能力。
主机可以通过cPCI总线访问板上的所有资源，系统可在主控计算机的控制下完成在线或者离线自检功能。电路板具有良好的抗震及散热能力，电路板加装传导冷却散热板，可提供工业和军用级的产品，且相应软件均相互兼容。
物理指标：
尺寸：233×160×16(mm)，标准6U cPCI板卡
重量：＜1Kg
工作温度：C级别：0℃～70℃；I级别：-40℃～80℃；
功耗：35W，7A@5V；
散热：风冷散热，可提供传导散热
8片ADSP-TS201S处理器各具有4个高速串行链路口，可通过链路互连形成灵活的拓扑结构，用于DSP间点对点的高速数据传输。链路数据传输方式易于构成流水处理结构，适用于雷达信号处理等实时信号处理系统。板上相邻DSP间链路口的传输速率可以达到600MB/S，间隔DSP间链路口的传输速率可以达到400MB/S。
该通用处理板可以通过cPCI的背板实现板间链路互联，从而构成无限扩展的并行处理系统。
本发明还包括一种集成调试环境Lion debugger，使用主机通过cPCI总线对该信号处理板上的多片TS201S处理器进行同步程序加载和调试，从而实现脱离JTAG仿真系统的在线调试。Lion debugger主要功能包括：板卡复位和程序加载、动态内存数据观察、动态波形数据显示、动态二维/三维图形显示、动态内存数据修改、数据导出和存储、自定义工具、支持本机调试和网络远程调试。
Claims (5)
1.一种通用阵列信号处理板，包括DSP信号处理模块、协处理模块、内存及闪存模块、电源及时钟模块和cPCI接口模块；其特征在于：其中DSP信号处理模块由8片信号处理芯片组成，协处理模块由4片FPGA及1片CPLD构成，其中每片FPGA与2片DSP互连，通过内建的双口RAM实现cPCI总线与DSP的数据交换和指令控制，1片CPLD用于完成内存空间的地址分配；内存及闪存模块由SDRAM和FLASH存储器构成，其中每个DSP的64位总线无缝连接4片32M×16位SDRAM，FLASH存储器用于完成DSP根节点的程序加载；电源及时钟模块用于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI桥芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用于提供非PCI设备与PCI总线之间的数据通道。
2.如权利要求1所述的一种通用阵列信号处理板，其特征在于：各个DSP之间采用高速链路口方式实现点对点的通信。
3.如权利要求1或2所述的一种通用阵列信号处理板，其特征在于：该信号处理板还包括一条硬件同步定时总线，用于控制机箱内所有cPCI总线通用处理板和PMC板的定时和同步。
4.如权利要求1或2所述的一种通用阵列信号处理板，其特征在于：该信号处理板还包括一种集成调试环境Lion debugger，使用主机通过cPCI总线对该信号处理板上的多片TS201S处理器进行同步程序加载和调试。
5.如权利要求4所述的一种通用阵列信号处理板，其特征在于：集成调试环境Lion debugger提供实时内存数据观察及修改、动态波形显示、本机调试和网络远程调试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010614329 CN102073346A (zh) | 2010-12-21 | 2010-12-21 | 一种通用阵列信号处理板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010614329 CN102073346A (zh) | 2010-12-21 | 2010-12-21 | 一种通用阵列信号处理板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102073346A true CN102073346A (zh) | 2011-05-25 |
Family
ID=44031913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010614329 Pending CN102073346A (zh) | 2010-12-21 | 2010-12-21 | 一种通用阵列信号处理板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102073346A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102368611A (zh) * | 2011-10-24 | 2012-03-07 | 中国电力科学研究院 | 一种柔性交流输电装置用板卡 |
| CN114048155A (zh) * | 2021-11-23 | 2022-02-15 | 北京和利时系统工程有限公司 | 通讯系统及智能控制器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452439A (zh) * | 2008-12-29 | 2009-06-10 | 中国科学院长春光学精密机械与物理研究所 | CompactPCI通讯板卡 |
| CN101588175A (zh) * | 2009-06-24 | 2009-11-25 | 北京理工大学 | 一种fpga阵列处理板 |
-
2010
- 2010-12-21 CN CN 201010614329 patent/CN102073346A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452439A (zh) * | 2008-12-29 | 2009-06-10 | 中国科学院长春光学精密机械与物理研究所 | CompactPCI通讯板卡 |
| CN101588175A (zh) * | 2009-06-24 | 2009-11-25 | 北京理工大学 | 一种fpga阵列处理板 |
Non-Patent Citations (1)
| Title |
|---|
| 《计算机工程》 20060430 江鹏等 大规模阵列信号处理机的FPGA设计 第252页至第254页 1-5 第32卷, 第8期 2 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102368611A (zh) * | 2011-10-24 | 2012-03-07 | 中国电力科学研究院 | 一种柔性交流输电装置用板卡 |
| CN102368611B (zh) * | 2011-10-24 | 2014-12-31 | 中国电力科学研究院 | 一种柔性交流输电装置用板卡 |
| CN114048155A (zh) * | 2021-11-23 | 2022-02-15 | 北京和利时系统工程有限公司 | 通讯系统及智能控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104820657A (zh) | 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型 | |
| CN101588175B (zh) | 一种fpga阵列处理板 | |
| CN203480022U (zh) | 一种超高速通用雷达信号处理板 | |
| CN101819556B (zh) | 一种信号处理板 | |
| TWI697870B (zh) | 適用於lcm自動光學檢測的影像加速處理系統 | |
| CN100476650C (zh) | 单片机存储系统 | |
| CN102880587B (zh) | 基于嵌入式加速核心的独立显卡架构 | |
| CN101089840A (zh) | 基于多fpga的矩阵乘法并行计算系统 | |
| CN103218338A (zh) | 一种信号处理机系统实时多dsp调试系统 | |
| CN205959137U (zh) | 基于申威1610处理器的大数据服务器主板 | |
| CN105512084A (zh) | 一种Zynq平台数据交互装置 | |
| CN109885526A (zh) | 一种基于OpenVPX总线的信息处理平台 | |
| CN201429841Y (zh) | 一种fpga阵列处理板 | |
| CN202948447U (zh) | 基于PCI总线的串行Rapid IO协议控制器 | |
| CN103067706B (zh) | 基于fpga的ip核 | |
| CN209103281U (zh) | 基于pci接口的集成多总线接口模块 | |
| CN102073346A (zh) | 一种通用阵列信号处理板 | |
| CN201965605U (zh) | 一种通用阵列信号处理板 | |
| CN102158679B (zh) | 通用数字图像处理系统 | |
| CN202795364U (zh) | 一种动态可重构的测试测量仪 | |
| CN201812284U (zh) | 一种存储器接口 | |
| CN211787085U (zh) | 一种共享缓存的双路dram存储fpga板卡 | |
| CN204576487U (zh) | 并行计算多任务设备 | |
| JP2023547776A (ja) | ハードウェアアクセラレーションのための高スループット回路アーキテクチャ | |
| CN103678202A (zh) | 一种多核处理器的dma控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110525 |