CN100476650C - 单片机存储系统 - Google Patents
单片机存储系统 Download PDFInfo
- Publication number
- CN100476650C CN100476650C CNB2007101220672A CN200710122067A CN100476650C CN 100476650 C CN100476650 C CN 100476650C CN B2007101220672 A CNB2007101220672 A CN B2007101220672A CN 200710122067 A CN200710122067 A CN 200710122067A CN 100476650 C CN100476650 C CN 100476650C
- Authority
- CN
- China
- Prior art keywords
- signal
- bus
- program
- chip microcomputer
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microcomputers (AREA)
Abstract
本发明涉及一种单片机存储系统,包括多路选择器;所述多路选择器接受单片机的处理模块输出的RD、WR和PSEN信号,并通过第一数据总线和第三数据总线和单片机的处理模块输出模块连接;所述多路选择器通过第二总线与外部FLASH连接,并通过第四数据总线与外部RAM连接,所述多路选择器还接受外部选通信号SEL,用于选通总线;所述多路选择器还接受EA信号;所述第一总线与单片机的处理模块中的内部程序存储区连接,所述第三总线与单片机的处理模块中的内部数据存储区连接。本发明可以将P0和P2口分离出来供用户在使用外接存储器时也能作为一般通用的I/O控制口使用,提高P口的利用率,而且降低P0和P2口的设计复杂度。
Description
技术领域
本发明涉及单片机,尤其涉及一种单片机存储器外扩构架。
背景技术
通常的单片机包括中央处理器(即CPU中的运算器和控制器)、只读存储器(ROM)、读写存储器(随机存储器RAM)、输入/输出口(分为并行口和串行口I/O口)、总线及片内振荡器等等。
单片机的输入/输出口,通常包括有4组I/O口P0~P3,其中有很多口都具有复用功能,比如在扩展外部存储器时,P0口作为数据和地址分时复用,P2口作为地址总线的高8位使用。
单片机的总线,包括程序总线和数据总线,串口线等。
ALE、EA、WR、RD、PSEN信号是分别专门用于扩展程序和数据存储器的控制信号。
通常的单片机的程序都存储在ROM中(ROM里的内容在掉电情况下仍能保持),而需要变化的数据保存在RAM中(可以随时修改,且每次处理的数据不确定),这是因为与通用计算机不同的一个显著特点是它的程序设计成功后,一般是固定不变的,因而程序(包括常数表)可以而且也应该一次性的永久放到单片机内,这样即省去每次开机后的程序重新装入步骤,还可以防止因掉电和其他干扰而引起的程序丢失的错误。在物理上有四个存储空间:片内程序存储器,片外程序存储器,片内数据存储器,片外数据存储器。如图5所示为通常单片机(MCU)的结构图原理图,扩展外部程序存储器时(扩展接法如图6):
当EA引脚接低电平时,只访问外部程序存储器,不管内部是否有存储器,
当EA引脚接高电平时,若程序指针计数器(PC)所指地址空间超过片内可寻址空间则自动转到寻外部程序存储器,此时P2口送出高8位的程序地址,P0口送出低8位程序地址。作为P0口在某时刻送出的到底是低8位的地址还是传送的数据,由ALE来同步区别:当ALE为高电平时,送出的为低8位地址,外接的地址锁存器用ALE将地址锁存起来即可。
扩展外部数据存储器时(扩展接法如图7):
当MCU所执行的命令为MOVX时,将访问外部的数据存储器,此时P2口送出高8位的程序地址,P0口送出低8位程序地址。作为P0口在某时刻送出的到底是低8位的地址还是传送的数据,由ALE来同步区别:当ALE为高电平时,送出的为低8位地址,外接的地址锁存器用ALE将地址锁存起来即可(如图6)。此时P0和P2口的作用与扩展程序存储器时是相同的。
但是,由于使用了外扩的存储器,此时的P0和P2口(共16根控制线)已经没有一般的I/O口的功能,P0口为地址数据复用总线,P2口作为数据总线,导致在用户程序中无法使用这两个接口用于控制,限制了用户使用单片机的宝贵资源,降低了程序在存储结构不同时的可移植性,造成P口资源的浪费,使其不能用于控制,降低了MCU的控制能力,这样在获得大量扩展存储器资源的时候却同时丢失了大量的控制外围器件的能力。目前已有的方法是增加控制口,比如增加一些P口,比如有的增强型单片机将P口增加到8组,但这会增加芯片的设计难度和降低设计的可移植性,并且在这种结构下对存储器的扩展都需要外接锁存器,译码电路等附加电路,若需要同时扩展数据存储区和程序存储区则还需要一块逻辑电路来对P0和P2口所传输的是程序还是数据总线信号。
发明内容
为了解决上述问题,本发明提供一种单片机存储器结构,将其数据总线和程序总线分别接出到外部接口,并且可以在通过配置实现程序既可从扩展的存储区读取代码,也可以将扩展的数据存储区作为程序存储区使用。
本发明提供了一种单片机存储系统,包括多路选择器;
所述多路选择器接受单片机的处理模块输出的RD、WR和PSEN信号,并通过第一数据总线和第三数据总线和单片机的处理模块输出模块连接;
所述多路选择器通过第二总线与外部FLASH连接,并通过第四数据总线与外部RAM连接,
所述多路选择器还接受外部选通信号SEL,用于选通总线;
所述多路选择器还接受EA信号;
所述第一总线与单片机的处理模块中的内部程序存储区连接,所述第三总线与单片机的处理模块中的内部数据存储区连接。
所述单片机的处理模块为的P口无复用功能的单片机。
当EA接高电平时,所述单片机从内部程序存储区中读取程序;
当EA接低电平时,各信号的工作方式如下表所示:
SEL | PSEN | WR | RD | 总线 |
低电平 | 有效 | 无效 | 无效 | 选通第一总线和第二总线,读程序 |
低电平或高电平 | 无效或有效 | 有效 | 无效 | 选通第三总线和第四总线,写数据 |
低电平或高电平 | 无效或有效 | 无效 | 有效 | 选通第三总线和第四总线,读数据 |
高电平 | 有效 | 无效 | 无效 | 选通第一总线和第四总线,读程序 |
所述多路选择器包括:第一复用器,用于选通第一总线和第二总线,或者经FLASH到RAM时序转换模块选通第一总线和第四总线;第二复用器,用于选通第一总线和第四总线,或者选通第三总线和第四总线;
第一复用器接受外部选通信号SEL和EA信号,第二复用器接受EA信号。
将第二总线和第四总线分别引出到单片机的引脚上。
去掉现有的ALE信号和生成ALE信号所需的逻辑以及在P0和P2口产生数据地址复用的逻辑结构。
本发明提供了一种单片机,包含所述的单片机存储系统。
本发明提供了一种在线调试系统,包括所述的单片机,该单片机通过串口与计算机连接;产生外部选通信号SEL的第二开关;产生EA信号的第一开关;通过第三总线与单片机连接的外部FLASH;通过第四总线与单片机连接的外部RAM。
本发明提供了一种在线调试系统的工作方法,其特征在于,包括:
步骤1,烧写内部程序存储器;
步骤2,第一开关生成高电平的EA信号,第二开关生成低电平的外部选通信号;
步骤3,复位单片机;
步骤4,第一开关生成低电平的EA信号,第二开关生成高电平的外部选通信号;
步骤5,复位单片机,调试程序。
可以将P0和P2口分离出来供用户在使用外接存储器时也能作为一般通用的I/O控制口使用,提高P口的利用率,而且降低P0和P2口的设计复杂度,也可以减少ALE信号端口,在进行外扩存储器时,直接接存储器,不需要接地址锁存器。对外可扩展多种存储器接口,使其可使用不同的存储介质,在不同的存储器中切换,使其运用更加灵活方便。
附图说明
图1为本发明的总体框图;
图2为本发明中多路选择器模块的内部结构图;
图3a为改进前的接口图;
图3b为改进后的接口图;
图4为应用本结构的在线调试系统的实际电路原理图;
图5为通常MCU结构图;
图6为普通MCU外扩程序存储器时结构图;
图7为普通MCU外扩数据存储器时结构图;
图8为图4所示的在线调试系统的工作流程图。
具体实施方式
本发明中,将单片机的程序总线和数据总线分别引出到引脚上,去掉原来的ALE信号和生成ALE信号所需的逻辑,去掉在P0和P2口产生数据地址复用的逻辑结构,然后将程序总线和数据总线通过一多路选择器,对外形成一个程序存储器(FLASH)的接口和一个数据存储器(RAM)的接口,这样程序通过对EA信号的不同设置就可以实现从不同的存储器中读写数据,就是既可以将程序存储在FLASH中(常用方式),也可将程序和数据存放在RAM中(特殊用法),这样可以将WR,RD,PSEN也在引脚上去掉。
下面详细描述本发明的技术方案。
改进后的两种的外部接口对比图如图3a和图3b所示,其中图3a是改进前的接口图,图3b是改进后的接口图。图3a中,显示了原来有而现在没有的引脚,图3b中SEL、外扩FLASH总线和外扩RAM总线是现在有而原来没有的引脚,其余的未改变的引脚没有画出。未改变的引脚没有在图中显示。
图3b中,将P口功能独立出来只做控制口使用,做扩展存储器时的数据地址复用功能取消,去掉ALE信号,将EA,WR,RD,PSEN,SEL(多增加的)信号作为多路选择器的控制信号,来配置MCU的存储器结构,RAM可作为数据和/或程序存储器。
图1所示为本发明提供的总体框图,包括:P口无复用功能的MCU模块11;内部程序存储器区12;内部数据存储器区13;可配置其建立保持时间的FLASH和RAM之间的转换模块14;用于单片机的存储结构的配置的多路选择器15;外部RAM 16;外部FLASH 17。当EA接高电平时,MCU从内部FLASH(内部程序存储区)中读取程序;当EA接低电平时:当PSEN有效,WR,RD无效时,MCU从外部存储区读取程序,可以是从外部FLASH也可以是外部RAM中读取程序,这主要取决于其中的SEL信号,默认为0,选择外部FLASH(总线1和总线2通),当SEL为1时,选择外部RAM(总线1和总线4通);当WR或者RD有效(不管PSEN是否有效)时,MCU从外部RAM中读写数据(总线3和总线4连通),其中总线1和总线4连通时可以将在RAM的位置接FLASH,此时其不能通过FLASH到RAM的时序转换模块即可(两个FLASH,可分别烧写不同的程序或者烧写那些大量不用修改的常数数据)。
其中选通信号SEL由外部输入(接下拉电阻,默认时为0),当SEL为0其存储结构为冯.洛依曼结构(数据和代码共用同一存储器),当SEL为1时为哈佛结构(数据和代码分别存储)。
多路选择器模块的内部结构如图2:MUX(复用器)121,用于选择程序总线是来自FLASH还是RAM;可配置其建立保持时间的FLASH和RAM之间的时序转换模块22;MUX223,用于配置RAM中的数据是作为数据还是作为程序使用。其中的PSEN,WR和RD没有画出来,这三个信号主要用来形成片外存储器的片选和读写信号,不同的组合方式可得到不同的存储结构。各信号的工作方式如下表所示:
SEL | PSEN(低有效) | WR(低有效) | RD(低有效) | 总线结构 |
0 | 0 | 1 | 1 | 总线1和2,读程序 |
0或1 | 0或1 | 0 | 1 | 总线3和4,写数据 |
0或1 | 0或1 | 1 | 0 | 总线3和4,读数据 |
1 | 0 | 1 | 1 | 总线1和4,读程序 |
从上表可以看出,对于当使用冯.洛依曼结构时,由于数据和代码都在同一存储器中读取,当在使用MOVX指令访问外部数据存储器时,总是先从其中读出程序代码(总线4上出现的是程序总线),(在该命令的执行周期中)然后在接下来WR或者RD有效,此时从其中读写数据(总线4上出现的是数据总线),在这种使用方式中,总线4是在被数据和程序分时复用,所以这种结构不会造成访问时总线的冲突。
下面是一个应用实例:
图4是一种硬件在线调试系统,该调式系统包括计算机41,该计算机41与MCU 43通过串口进行通信,MCU 43和开关44以及开关45连接,MCU 43通过总线3与Flash 46交互,MCU 43通过总线4与Flash 47交互,还包括其他应用电路48。硬件在线调试是指监视实实在在运行中的单片机的运行情况,而一般的软件调试是指用软件模拟单片机的运行情况。硬件在线调试需要一个监控程序,并且将目标程序(待调试程序)通过上层软件来和监控程序通信来下载到调试系统中,并且需要运行其目标程序,并且在调试时需要向目标程序中加入代码以控制其运行状况(如断点信息),所以目标程序和监控程序可以同时都被加载到RAM存储区,便于目标程序的修改。监控程序通过串口和上位机的调试软件通信,实现硬件在线调试。其硬件连接原理图如图4所示,其中应用电路和MCU的连接没有画出。
该实现方案先后使用了本发明结构中冯.洛依曼结构和哈佛结构,通过EA信号方便实现转换,使监控程序的烧写非常方便,用户完全可以由这样的一片MCU来自制一个仿真器,结构简单,方便实用,价格便宜,并且由于此结构的采用使得用目标程序可以使用P0和P2口,这样可以观察实际的P0口和P2口,而这是一般结构的MCU所做不到的。通常的现有在线调试方案有如下三种:1,使用专门用于仿真芯片,这种芯片内部有专门用于支持在线调试的硬件资源,并且价格过于昂贵,使用不方便。2,使用两个MCU,一个用于仿真,并完成通讯,中断等功能,另一个用于目标程序,这种方法结构复杂,可操作性差,且成本也比较高。3,利用单片MCU的扩展存储器结构来实现,但由于其使用了通常的结构的P0,P2口扩展存储器,所以在目标程序中是无法使用P0,P2口的,并且在用户的使用过程中还需要增加锁存器等外部硬件资源,使用不方便。
采用本结构的基本流程如图8所示:
S1:按照电路原理图连接好硬件后,给整个系统上电。
S2:向内部FLASH烧写程序,该程序功能为将用于控制调试的监控程序烧写到外部RAM中。
S3:EA接高,SEL接低,此时的存储结构为哈佛结构,RAM为外部数据存储区。
S4:复位MCU,运行步骤S2所烧写到FLASH中的程序,和上位机软件配合将监控程序写到外部RAM中。
S5:EA接低,SEL接高,此时的存储结构为冯.洛依曼结构,RAM为程序和外部数据共用的存储区。
S6:复位MCU,运行步骤S4所烧写到外部RAM的监控程序,监控程序会自动将目标程序装入。
S7:在线硬件调试,可以观察除一个串口外的所有资源状态。
S8:调试完毕后,退出调试状态,但此时没有掉电,监控程序还存储在外部RAM中,若要调试另一程序,则可进入步骤S6.
S9:掉电结束。
在整个过程中RAM不能掉电,要保持其中的数据。若掉电,则要求重新写RAM内容。
Claims (9)
1.一种单片机存储系统,其特征在于,包括多路选择器;
所述多路选择器接受单片机的处理模块输出的RD、WR和PSEN信号,并通过第一程序总线和第三数据总线和单片机的处理模块输出模块连接;
所述多路选择器通过第二程序总线与外部FLASH连接,并通过第四程序和/或数据总线与外部RAM连接,
所述多路选择器还接受外部选通信号SEL,用于选通总线;
所述多路选择器还接受EA信号;
所述第一程序总线与单片机的处理模块中的内部程序存储区连接,所述第三数据总线与单片机的处理模块中的内部数据存储区连接。
2.如权利要求1所述的单片机存储系统,其特征在于,所述单片机的处理模块为P口无复用功能的单片机。
3.如权利要求1或2所述的单片机存储系统,其特征在于,
当EA接高电平时,所述单片机从内部程序存储区中读取程序;
当EA接低电平时,各信号的工作方式如下表所示:
SEL信号低电平,PSEN信号有效,WR信号无效,RD信号无效,则选通第一程序总线和第二程序总线,读程序;
SEL信号低电平或高电平,PSEN信号无效或有效,WR信号有效,RD信号无效,则选通第三数据总线和所述第四程序和/或数据总线,写数据;
SEL信号低电平或高电平,PSEN信号无效或有效,WR信号无效,RD信号有效,则选通第三数据总线和所述第四程序和/或数据总线,读数据;
SEL信号高电平,PSEN信号有效,WR信号无效,RD信号无效,则选通第一程序总线和所述第四程序和/或数据总线,读程序。
4.如权利要求1或2所述的单片机存储系统,其特征在于,所述多路选择器包括:第一复用器,用于选通第一程序总线和第二程序总线,或者经FLASH到RAM时序转换模块选通第一程序总线和所述第四程序和/或数据总线;第二复用器,用于选通第一程序总线和所述第四程序和/或数据总线,或者选通第三数据总线和所述第四程序和/或数据总线;
第一复用器接受外部选通信号SEL和EA信号,第二复用器接受EA信号。
5.如权利要求1或2所述的单片机存储系统,其特征在于,将第二程序总线和第四程序和/或数据总线分别引出到单片机的引脚上。
6.如权利要求5所述的单片机存储系统,其特征在于,去掉现有的ALE信号和生成ALE信号所需的逻辑以及在P0和P2口产生数据地址复用的逻辑结构。
7.一种单片机,其特征在于,包含如权利要求1、2或6所述的单片机存储系统。
8.一种在线调试系统,其特征在于,包括:如权利要求7所述的单片机,该单片机通过串口与计算机连接;产生外部选通信号SEL的第二开关;产生EA信号的第一开关;通过第三数据总线与单片机连接的外部FLASH;通过第四程序和/或数据总线与单片机连接的外部RAM。
9.一种如权利要求8所述的在线调试系统的工作方法,其特征在于,包括:
步骤1,烧写内部程序存储器;
步骤2,第一开关生成高电平的EA信号,第二开关生成低电平的外部选通信号;
步骤3,复位单片机;
步骤4,第一开关生成低电平的EA信号,第二开关生成高电平的外部选通信号;
步骤5,复位单片机,调试程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101220672A CN100476650C (zh) | 2007-09-20 | 2007-09-20 | 单片机存储系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101220672A CN100476650C (zh) | 2007-09-20 | 2007-09-20 | 单片机存储系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101122783A CN101122783A (zh) | 2008-02-13 |
CN100476650C true CN100476650C (zh) | 2009-04-08 |
Family
ID=39085140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101220672A Expired - Fee Related CN100476650C (zh) | 2007-09-20 | 2007-09-20 | 单片机存储系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100476650C (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102043750B (zh) * | 2010-12-13 | 2013-05-01 | 青岛海信信芯科技有限公司 | 一种微处理器总线结构及微处理器 |
CN102662810A (zh) * | 2012-03-27 | 2012-09-12 | 上海大学 | 一种微处理器的在线调试方法 |
CN102722390B (zh) * | 2012-06-05 | 2015-04-15 | 上海联影医疗科技有限公司 | 多处理器共用flash的装置及固件程序加载与升级方法 |
CN103020010A (zh) * | 2012-12-21 | 2013-04-03 | 中颖电子股份有限公司 | 嵌入式系统存储架构 |
CN104676383A (zh) * | 2015-03-10 | 2015-06-03 | 宋蕾 | 一种新型led口腔灯光装置 |
CN106685778B (zh) * | 2015-11-06 | 2020-02-07 | 中国科学院沈阳计算技术研究所有限公司 | 一种总线复用传送系统 |
CN106782634A (zh) * | 2016-12-19 | 2017-05-31 | 中国电子科技集团公司第二十研究所 | 一种基于单片机控制的多功能数据存储电路 |
CN107015827B (zh) * | 2017-03-20 | 2020-06-16 | 深圳市共进电子股份有限公司 | 嵌入式系统及其自动运行第三方扩展程序的方法 |
CN109408457A (zh) * | 2018-12-24 | 2019-03-01 | 南京屹信航天科技有限公司 | 一种用于星载设备中的配置保护电路 |
CN110161913B (zh) * | 2019-05-23 | 2020-12-04 | 上海钇莹电器有限公司 | 一种铝电解槽控制机多路数据采集板及多路数据采集方法 |
CN114116566B (zh) * | 2021-11-29 | 2024-04-19 | 厦门市思芯微科技有限公司 | 一种基于多路分组调度算法的串口扩展系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4626985A (en) * | 1982-12-30 | 1986-12-02 | Thomson Components - Mostek Corporation | Single-chip microcomputer with internal time-multiplexed address/data/interrupt bus |
-
2007
- 2007-09-20 CN CNB2007101220672A patent/CN100476650C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4626985A (en) * | 1982-12-30 | 1986-12-02 | Thomson Components - Mostek Corporation | Single-chip microcomputer with internal time-multiplexed address/data/interrupt bus |
Non-Patent Citations (4)
Title |
---|
基于PCI9054总线控制器的数据接收和存储系统. 王树志,周希德.电子设计应用,第11期. 2002 |
基于PCI9054总线控制器的数据接收和存储系统. 王树志,周希德.电子设计应用,第11期. 2002 * |
高速大容量数据采集存储系统设计. 候孝民,张卫杰,龙腾.无线电工程,第35卷第4期. 2005 |
高速大容量数据采集存储系统设计. 候孝民,张卫杰,龙腾.无线电工程,第35卷第4期. 2005 * |
Also Published As
Publication number | Publication date |
---|---|
CN101122783A (zh) | 2008-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100476650C (zh) | 单片机存储系统 | |
KR960001273B1 (ko) | 단일칩 마이크로컴퓨터 | |
US3673576A (en) | Programmable computer-peripheral interface | |
US6032246A (en) | Bit-slice processing unit having M CPU's reading an N-bit width data element stored bit-sliced across M memories | |
CN103020002B (zh) | 可重构多处理器系统 | |
CN102999453B (zh) | 用于系统芯片集成的通用非易失性存储器控制装置 | |
EP0931380A1 (en) | Reconfigurable computing system | |
JPH09330151A (ja) | カード | |
CN101436171B (zh) | 模块化通信控制系统 | |
CN106776458B (zh) | 基于fpga和hpi的dsp间的通信装置及通信方法 | |
CN103714026A (zh) | 一种支持原址数据交换的存储器访问方法及装置 | |
CN111190855A (zh) | 一种fpga多重远程配置系统及方法 | |
CN105045335A (zh) | 一种内嵌8051ip核的fpga信息处理系统 | |
CN100432970C (zh) | 流水线化的ata设备初始化平台和装置 | |
CN103793263A (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
CN106528217A (zh) | 一种现场可编程门阵列程序加载系统和方法 | |
CN205983448U (zh) | 用于固态硬盘的控制芯片及固态硬盘 | |
CN104035898B (zh) | 一种基于vliw类型处理器的访存系统 | |
US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
US5696992A (en) | Register access control device comprising a busy/free indicating unit | |
CA1137641A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
CN108153485A (zh) | 一种多设备协同访问sram的方法及系统 | |
CN207281749U (zh) | 处理器芯片仿真器 | |
CN114328342A (zh) | 一种用于PCIe异构加速卡的新型程控配置方法 | |
US6018781A (en) | Work station having simultaneous access to registers contained in two different interfaces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP02 | Change in the address of a patent holder |
Address after: 610041 Sichuan, Chengdu hi tech Zone Tianfu Avenue South extension of the new high-tech incubator Park, building A-E-3, No. 1 Patentee after: Chengdu Finchos Electron Co., Ltd. Address before: 610021, 1-22F-5 building bank, No. 4, No. 9, Hongxing Road, Chengdu, Sichuan, Tibet Patentee before: Chengdu Finchos Electron Co., Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20160920 |
|
CF01 | Termination of patent right due to non-payment of annual fee |