具体实施方式
现在将参照附图描述本发明的实施例。
第一实施例
图1是示出根据本发明第一实施例的液晶显示装置的例子的示例图。本发明的液晶显示装置包括驱动装置1、有源矩阵液晶显示面板2、控制部分3和电源部分4。
电源部分4向驱动装置1(后面将具体描述的电势设置部分11)提供电压V0-V8和V9-V17。V0-V8是高于公共电极(图1中未示出)的电势VCOM的电压,且V9-V17是低于VCOM的电压,其中V17<V16<...<V9<VCOM<V8<V7<...<V0。在该例子中,将描述电源部分4提供V0-V8作为正极性显示的电压的情况作为例子。电势设置部分11划分电压以提供例如64级的正极性半色调(halftone)。类似地,将描述电源部分4提供V9-V17作为负极性显示的电压的情况作为例子。电势设置部分11划分电压以提供例如64级的负极性半色调。注意,分别从电源部分4的提供的正极性和负极性的电压的类型不限于9类,并且半色调的级数也不限于64级半色调。
驱动装置1控制在液晶显示面板2上提供的源极线S1至Sn+1的电势。驱动装置1包括电势设置部分11和切换部分12。
电势设置部分11在控制部分3的控制之下捕捉图像数据,并输出与图像数据所指示的像素值相对应的电势。电势设置部分11的电势输出端的数目是n,这由D1至Dn表示。
在液晶显示面板2的每一行中,各个像素按照R(红色)、G(绿色)和B(蓝色)的次序布置为重复图案。对应于一行像素的图像数据按照从对应于最左侧像素的数据(像素值)开始的次序输入到电势设置部分11中。图2是示出电势设置部分11按次序捕捉一行的数据的定时的时序图。电势设置部分11响应于从控制部分3输入的控制信号SCLK,按照从最左侧像素上的数据开始的次序,捕捉一行的图像数据。SCLK是指示电势设置部分11捕捉图像的控制信号。电势设置部分11在SCLK的上升沿处捕捉3个像素的图像数据。如图2所示,电势设置部分11在SCLK的第一上升沿处捕捉一行的图像数据中最左侧的像素值R1、左起第二个像素值G1和左起第三个像素值B1,并将它们存储在电势设置部分11中提供的寄存器(未示出)中。然后,电势设置部分11按相同方式在SCLK的下一上升沿处捕捉左起第四个像素值R2、左起第五个像素值G2和左起第六个像素值B2,并将它们存储在寄存器中。电势设置部分11重复相同的操作,并在寄存器中存储一行的图像数据。该SCLK是指示电势设置部分11捕捉图像的控制信号。除了上述按照RGB的次序并行输入数据的输入模式,输入模式还可以使得RGB信号被串行地输入,从而电势设置部分11响应于来自控制部分3的时钟信号而串行地锁存数据并存储一行的数据。一行的数据按照RGB的次序存储,而无需所谓RGB接口、RSDS接口、CPU接口等的任何接口。
电势设置部分11在控制部分3的控制之下在一个行选择时段内捕捉该一行的数据,并在下一选择时段期间从电势输出端D1至Dn输出对应于一行的各条数据的电势。电势设置部分11响应于从控制部分3输入的控制信号STB而输出电势。STB是规定每一行的选择时段的控制信号。图3是示出STB变化的示例图。液晶显示面板2上一行的选择时段对应于从STB的下降沿到其上升沿的时段。控制部分3输出SCLK(见图2)以指示电势设置部分11在该选择时段内捕捉和在寄存器中存储一行的图像数据。然后,电势设置部分11在STB的上升沿处将寄存器中存储的一行的数据传输到电势设置部分11中提供的锁存部分(未示出)。此时,电势设置部分11将一行的数据传输到锁存部分,而不改变一行的数据中的像素的序列。因而,最左侧像素的像素值被传输给锁存部分对应于最左侧电势输出端D1的一部分。对于其他像素同样是这样。电势设置部分11根据锁存部分中存储的一行的各个像素的像素值,在STB的下降沿处从电势输出端D1至Dn输出电势。因为电势设置部分11在一个选择时段内从一个电势输出端仅仅输出与在锁存部分对应于该电势输出端的那部分中存储的像素值相对应的电势,所以在一个选择时段内输出电势不会切换到对应于另一像素值的电势。
由此,根据顺序输入的一行的像素的数据序列,从每个电势输出端D1至Dn输出对应于相应像素的像素值的电势。
另外,电势设置部分11响应于从控制部分3输入的控制信号POL1,将从每个电势输出端D1至Dn输出的电势控制为高于VCOM的电势或低于VCOM的电势。POL1是控制电势设置部分11的每个电势输出端的电势是被设置为高于还是低于VCOM的控制信号。在每个选择时段的一帧中,控制部分3在高电平和低电平之间交替POL1的电平。注意,一帧表示需要从第一行到最后一行顺序地选择线(对于顺序线扫描)所需的时段。
当POL1处于高电平时,电势设置部分11从左侧开始将每个奇数电势输出端D1、D3、D5...的电势设置为高于VCOM的电势(V0-V8或基于V0-V8划分电压而获得的电势),并从左侧开始将每个偶数电势输出端D2、D4、D6...的电势设置为低于VCOM的电势(V9-V17或基于V9-V17划分电压而获得的电势)。下文中,V0-V8或基于V0-V8划分电压而获得的电势被称为“V0-V8等”。类似地,V9-V17或基于V9-V17划分电压而获得的电势被称为“V9-V17等”。另一方面,当POL1处于低电平时,电势设置部分11从左侧开始将每个奇数电势输出端D1、D3、D5...的电势设置为低于VCOM的电势(V9-V17等),并从左侧开始将每个偶数电势输出端D2、D4、D6...的电势设置为高于VCOM的电势(V0-V8等)。根据在锁存部分对应于该电势输出端的那部分中存储的像素值而确定是输出V0-V8等还是V9-V17等。
切换部分12包括在数目上等于电势设置部分11的电势输出端的输入端,以及在数目上比输入端数目多1个的切换输出端。换言之,切换部分12包括n个输入端I1至In和n+1个切换输出端O1至On+1。下文中,切换输出端被简称为输出端。
每个输入端I1至In与电势设置部分11的每个电势输出端D1至Dn具有一一对应关系,并且连接到相应的电势输出端。例如,I1连接到D1。其他输入端也是如此。
如果n个输入端中的任意输入端被标记为Ik(其中1≤k≤n),则输入端Ik从输出端Ok和Ok+1中的任一个输出从相应电势输出端(标记为Dk)输入的电势。具体地,输入端Ik连接到第一晶体管13的第一端,而第一晶体管13的第二端连接到输出端Ok。类似地,输入端Ik连接到第二晶体管14的第一端,而第二晶体管14的第二端连接到输出端Ok+1。除了第一端和第二端之外,第一晶体管13和第二晶体管14均还具有第三端。当高电平信号(电压)输入第三端时,在第一端和第二端之间产生电导通,而当低电平信号(电压)输入第三端时,在第一端和第二端之间阻挡电导通。
另外,控制信号POL2从控制部分3输入到每个第一晶体管13的第三端。切换部分12具有信号反转部分15。POL2还从控制部分3输入到信号反转部分15。如果输入的POL2处于高电平,则信号反转部分15将POL2反转为低电平,而如果输入的POL2处于低电平,则它将POL2反转为高电平。这样,信号反转部分15将反转的POL2输入到每个第二晶体管14的第三端。
由此,当从控制部分3输出的POL2处于高电平时,高电平的POL2被输入到每个第一晶体管13的第三端,而低电平的POL2被输入到每个第二晶体管14的第三端,使得每个输入端Ik与输出端Ok电导通,但不与输出端Ok+1电导通。结果,从电势设置部分11的电势输出端Dk输出的电势从切换部分12的输出端Ok输出。
另一方面,当从控制部分3输出的POL2处于低电平时,低电平的POL2被输入到每个第一晶体管13的第三端,而高电平的POL2被输入到每个第二晶体管14的第三端,使得每个输入端Ik不与输出端Ok电导通,但与输出端Ok+1电导通。结果,从电势设置部分11的电势输出端Dk输出的电势从切换部分12的输出端Ok+1输出。
换言之,POL2是用于控制输入端Ik要连接到输出端Ok还是Ok+1的控制信号。
切换部分12还可如图4示意性所示。图4中示出的是从控制部分3输出的POL2处于高电平且每个输入端Ik连接到输出端Ok的情况。下面可示意性示出如图4所示的切换部分12。
图1所示的液晶显示面板2被配置为将液晶(未示出)夹在被排列为矩阵的多个像素电极21和公共电极(图1中未示出)之间,并将液晶改变为根据像素电极21和公共电极之间的电势差的状态,以便显示图像。液晶显示面板2包括一对衬底(未示出),在一个衬底上具有被排列为矩阵的多个像素电极21,且在另一衬底上具有公共电极。两个衬底被放置为使得像素电极21的组和公共电极将彼此相对,并且液晶在衬底之间注入。
如上所述,在液晶显示面板2的每一行中,各个像素被布置为R(红色)、G(绿色)和B(蓝色)的次序的重复图案。在图1中,用于红色的像素被标记为“R”,用于绿色的像素被标记为“G”,且用于蓝色的像素被标记为“B”。
液晶显示面板2不仅包括在每一列的像素电极左侧的源极线,还包括在最右侧像素列的右侧的源极线。换言之,源极线的数目比像素电极的列数多1。另外,用于一列的像素电极被布置在相邻源极线之间。该例子示出了像素电极的列数是n列且源极线的数目是n+1的情况。源极线被标记为S1至Sn+1。
每条源极线分别对应于切换部分12的一个输出端,并根据源极线的序列的次序连接到切换部分12的相应输出端。
对每个像素电极21提供有源元件22。将通过采用有源元件22为TFT(薄膜晶体管)的情况作为例子进行下面的描述,但是可对每个像素电极21提供除了TFT之外的任何有源元件。
对于奇数行中的每个像素电极21,TFT 22在像素电极21的左侧提供,并连接到像素电极21及其左侧的源极线。另一方面,对于偶数行中的每个像素电极21,TFT 22在像素电极21的右侧提供,并连接到像素电极21及其右侧的源极线(见图1)。
这里,为了描述的目的,奇数行中的TFT在像素电极的左侧提供,而偶数行中的TFT在像素电极的右侧提供,但TFT的位置是可选的,只要奇数行中的像素电极连接到左侧源极线且偶数行中的像素电极连接到右侧源极线即可。
例如,每个TFT 22按照使得源极连接到源极线而漏极连接到像素电极21的方式,连接到像素电极21。
液晶显示面板2还包括用于被排列为矩阵的像素电极的各行的栅极线G1、G2、G3...。在图1中,省略了第四行及以后的栅极线。每条栅极线连接到对相应行中的每个像素电极21提供的TFT 22的栅极。例如,图1所示的栅极线G1连接到第一行中每个像素电极的TFT 22的栅极。
图5是示出像素电极、源极线和栅极线之间的连接例子的示意图。在图5中,采用像素电极21连接到第i行的栅极线Gi且连接到位于像素电极21左侧的源极线Sk的情况作为例子。TFT 22的栅极22a连接到栅极线Gi。TFT22还使得源极22c连接到源极线Sk,并且漏极22b连接到像素电极21。在图5中,像素电极21连接到左侧源极线。然而,如果像素电极21要连接到右侧源极线,则TFT 22可被排列在像素电极21的右侧,并按照图5所示的方式连接。
显示装置包括栅极驱动器(未示出),用于设置每条栅极线的电势。栅极驱动器逐条线地顺序选择栅极线,并将所选栅极线设置为选中电势(potentialupon selection),将未选栅极线设置为非选中电势(potential upon non-selection)。由此,逐一选择行。驱动装置1可作用为栅极驱动器。
控制部分3向栅极驱动器输入控制信号(下文中标记为STV)以指示它开始一帧,以及控制信号(栅极时钟,下文中标记为CPV)以指示它将所选行切换为另一行。图6是示出STV和CPV的例子的示例图。CPV的周期是从CPV的上升沿到CPV的下一上升沿,这是用于将一条栅极线设置为选中电势的时段。控制部分3在开始一帧时将STV设置为高电平,并在其他时段期间将其设置为低电平。换言之,控制部分3将STV设置为高电平以通知栅极驱动器一帧的开始。如果栅极驱动器检测到CPV的上升沿,同时STV处于高电平,则栅极驱动器将第一行的栅极线设置为选中电势,并将其他行的栅极线设置为非选中电势。此后,栅极驱动器在每次检测到CPV的上升沿时,从一行切换到另一行以对其设置选中电势。
当每个TFT 22的栅极电势被设置为选中电势时,电流在漏极和源极之间流动,而当栅极电势被设置为非选中电势时,漏极和源极之间没有电流流动。结果,所选行中的每个像素电极的电势变为与通过TFT连接的源极线相等。另一方面,未选行中的每个像素电极从源极线电断连开。
在图5所示的例子中,当选择栅极线Gi以将栅极22a设置为选中电势时,电流在漏极22b和源极22c之间流动,并且像素电极21的电势变为与源极线Sk相等。这样,像素电极21和公共电极30之间的液晶的状态根据公共电极30的电势VCOM和像素电极21的电势之间的差而限定,这限定了该像素的显示状态。
例如,对于在液晶显示面板2上提供的每个有源元件22使用非晶硅。另外,例如,对于包括每个有源元件22的驱动装置1,可使用低温多晶硅。
控制部分3将POL1、SCLK和STB输入到电势设置部分11,并将POL2输入到切换部分12以控制驱动装置1。
控制部分3使用STB限定选择时段,并且电势设置部分11使用SCLK使得寄存器捕捉一行的数据。然后,控制部分3使得STB上升,从而电势设置部分11将所捕捉的一行的数据传输到锁存部分(未示出)。另外,控制部分3使得STB下降,从而电势设置部分11将从每个电势输出端D1至Dn输出对应于传输到锁存部分的一行的数据的每个电势。
另外,控制部分3在每个选择时段中,在高电平和低电平之间交替切换POL1和POL2的电平。
注意,控制部分3在逐帧的基础上,在选择奇数行时的POL1电平和选择偶数行时的POL1电平之间交替切换。例如,假设控制部分3在一帧中在选择奇数行时将POL1设置为高电平并在选择偶数行时设置为低电平。在此情况下,在下一帧中,控制部分3在选择奇数行时将POL1设置为低电平并在选择偶数行时设置为高电平。由此,控制部分3在逐帧的基础上切换POL1的电平。
另外,控制部分3在选择奇数行时将POL2设置为高电平并在选择偶数行时设置为低电平,而不考虑帧。
在开始一帧时,因为选择作为奇数行的第一行,所以控制部分3需要在开始该帧时将POL2的电平设置为高电平。控制部分3仅仅必须在要输入到栅极驱动器的STV(见图6)被保持为高电平的时段内,基于STB的上升沿和STB的下降沿将POL2的电平设置为高电平。图7是示出在开始一帧时POL2的定时设置的示例图。在图7中,由虚线框指示的部分与图6中相同。如后面将描述的,控制部分3在STB被保持为高电平的时段期间将电势设置部分11的电势输出端D1至Dn的输出置于高阻抗状态。在图7中,电势设置部分11的电势输出端D1至Dn的输出被置于高阻抗状态的时段被加黑。如果控制部分3响应于CPV而将STB设置为高电平,同时STV被保持为高电平,则POL2的电平被切换为低电平,而STB被保持为高电平(见图7)。此后,当对每行的像素电极分组时,控制部分3在每次STB变为高电平时切换POL2的电平。
接着,将描述操作。
图8是示出从控制部分3输出的STB、POL1和POL2之间的关系以及切换部分12的输出端的电势的示例图。这里,将通过采用控制部分3在选择奇数行时将POL1设置为高电平并在选择偶数行时设置为低电平的一帧作为例子进行描述。
控制部分3在该帧中首先使得STB上升。在第一行(奇数行)的选择时段中,控制部分3还响应于STB的上升作为控制而使得POL1和POL2上升为高电平。图8例示了POL1在STB的上升沿之前立刻改变以及POL2在STB的上升沿和下降沿之间改变的情况。注意,改变POL1的定时不限于图8所示的情况,只要改变POL1和POL2以响应于每个选择时段即可。然而,对于POL2,电势设置部分的输出设置一时段(High-z),其中在该行之前和之后没有极性以在该时段中改变POL2。换言之,控制部分3设置如下时段,其中:电势设置部分11的电势输出端D1至Dn的输出变为高阻抗状态以在该时段期间切换POL2的电平。例如,控制部分3设置从STB的上升沿到下降沿的时段作为High-z(即,将电势设置部分的输出置于高阻抗状态)以在该时段期间改变POL2。这对于后面要描述的图12也是一样的。
图9是示出当POL1和POL2处于高电平时电势设置部分11的电势输出端、切换部分12的输出端和源极线之间的对应关系的示例图。在图9中,“+”表示高于VCOM的电势,而“-”表示低于VCOM的电势。这对于后面要描述的图10、图13和图14也是一样的。
当STB上升时,电势设置部分11向锁存部分(未示出)传输此时在寄存器中存储的一行的数据(第一行的数据)。电势设置部分11按照所捕捉的数据的次序向锁存部分传输数据。换言之,首先输入的最左侧像素的数据被传输到锁存部分对应于最左侧电势输出端D1的一部分,并且左起第二个像素的数据被传输到锁存部分对应于左起第二个电势输出端D2的一部分。对于其他像素的数据也是一样。
当STB上升时,电势设置部分11向对应于每个像素的电势输出端D1至Dn之一输出与在锁存部分中存储的第一行中的每个像素的数据相对应的电势(V0-V8等中的任一个或V9-V17等中的任一个)。此时,因为POL1处于高电平,所以电势设置部分11将左起每个奇数电势输出端D1、D3、D5...的输出电势设置为高于VCOM的电势(V0-V8等中的任一个)。可以分别根据左起每个奇数像素的像素值,确定是否输出V0-V8等中的任一个。另外,因为POL1处于高电平,所以电势设置部分11将左起每个偶数电势输出端D2、D4、D6...的输出电势设置为低于VCOM的电势(V9-V17等中的任一个)。可以分别根据左起每个偶数像素的像素值,确定是否输出V9-V17等中的任一个。
由此,因为POL1处于高电平,所以左起奇数电势输出端D1、D3、D5...的输出电势变为高于VCOM,并且左起偶数电势输出端D2、D4、D6...的输出电势变为低于VCOM。
另外,因为按照输入第一行的数据的次序排列在锁存部分中存储的数据,所以电势输出部分11从电势输出端D1至Dn输出对应于数据的电势,而不改变数据序列的次序。
POL2在STB上升时也处于高电平。因而,切换部分12中左起奇数输入端(标记为I(2j-1))分别与左起奇数输出端(称为O(2j-1))电导通。结果,切换部分12中左起奇数输出端输出与电势设置部分11中左起奇数电势输出端的电势相等的电势。具体地,切换部分12的输出端O1、O3、O5...分别输出与电势输出端D1、D3、D5...的电势相等的电势。
由此,在选择第一行时,左起每个奇数输出端O(2j-1)输出高于VCOM的电势,以使得左起奇数源极线S1、S3、S5...的电势高于VCOM(见图8和图9)。
另外,因为POL2处于高电平,所以切换部分12中左起偶数输入端(标记为I(2j))分别与左起偶数输出端(称为O(2j))电导通。因而,切换部分12中左起偶数输出端输出与电势设置部分11中左起偶数电势输出端的电势相等的电势。具体地,切换部分12的输出端O2、O4、O6...分别输出与电势输出端D2、D4、D6...的电势相等的电势。
由此,在选择第一行时,左起每个偶数输出端O(2j)输出低于VCOM的电势,以使得左起偶数源极线S2、S4、S6...的电势低于VCOM(见图8和图9)。
如上所述,在选择第一行时,左起奇数源极线的电势变为高于VCOM,而左起偶数源极线的电势变为低于VCOM。
第一行(奇数行)中的每个像素电极21连接到位于它左侧的源极线。因而,第一行中的每个像素电极21的电势变为等于左手边的源极线。例如,第一行中的最左侧像素电极的电势变为等于源极线S1。
电势设置部分11在选择时段期间维持电势输出状态,而不将每个电势输出端的输出电势改变为对应于另一像素的数据的电势。
接着,控制部分3使得STB再次上升。在第二行(偶数行)的选择时段中,控制部分3还响应于STB的上升作为控制,将POL1和POL2从高电平变为低电平(见图8)。
图10是示出当POL1和POL2处于低电平时,电势设置部分11的电势输出端、切换部分12的输出端和源极线之间的对应关系的示例图。
当STB上升时,电势设置部分11向锁存部分(未示出)传输此时在寄存器(未示出)中存储的一行的数据(第二行的数据)。该操作与选择第一行时相同。
当STB上升时,电势设置部分11向对应于每个像素的电势输出端D1至Dn之一输出与锁存部分中存储的第二行中的每个像素的数据相对应的电势(V0-V8等中的任一个或V9-V17等中的任一个)。此时,因为POL1处于低电平,所以电势设置部分11将左起每个奇数电势输出端D1、D3、D5...的输出电势设置为低于VCOM的电势(V9-V17等中的任一个)。可分别根据左起每个奇数像素的像素值而确定是否输出V9-V17等中的任一个。另外,因为POL1处于低电平,所以电势设置部分11将左起每个偶数电势输出端D2、D4、D6...的输出电势设置为高于VCOM的电势(V0-V8等中的任一个)。可分别根据左起每个偶数像素的像素值而确定是否输出V0-V8等中的任一个。
由此,因为POL1处于低电平,所以左起奇数电势输出端D1、D3、D5...的输出电势变为低于VCOM,并且左起偶数电势输出端D2、D4、D6...的输出电势变为高于VCOM。
另外,因为按照输入第二行的数据的次序排列在锁存部分中存储的数据,所以电势输出部分11从每个电势输出端D1至Dn输出对应于数据的电势,而不改变数据序列的次序。
POL2在STB上升时处于低电平。因而,切换部分12中左起奇数输入端I(2j-1)分别与左起偶数输出端O(2j)电导通。结果,切换部分12中左起偶数输出端输出与电势设置部分11中左起奇数电势输出端的电势相等的电势。具体地,切换部分12的输出端O2、O4、O6...分别输出与电势输出端D1、D3、D5...的电势相等的电势(见图10)。
由此,在选择第二行时,左起每个偶数输出端O(2j)输出低于VCOM的电势,以使得左起偶数源极线S2、S4、S6...的电势低于VCOM(见图8和图10)。
另外,因为POL2处于低电平,所以切换部分12中左起偶数输入端I(2j)分别与左起奇数输出端电导通。因而,切换部分12中左起奇数输出端输出与电势设置部分11中左起偶数电势输出端的电势相等的电势。具体地,切换部分12的输出端O3、O5...分别输出与电势输出端D2、D4...的电势相等的电势(见图10)。
由此,在选择第二行时,切换部分12中左起每个奇数输出端输出高于VCOM的电势,以使得左起奇数源极线S1、S3、S5...的电势高于VCOM(见图8和图10)。注意,源极线S1不用于设置像素电极的电势,因为这是选择偶数行的时间。
如上所述,在选择第二行时,左起奇数源极线的电势变为高于VCOM,而左起偶数源极线的电势变为低于VCOM。
第二行(偶数行)中的每个像素电极21连接到位于其右侧的源极线。因而,第二行的每个像素电极21的电势变为等于右手边的源极线。例如,第二行中最左侧像素电极的电势变为等于源极线S2。
如将从前文中理解的,即使改变所选行,左起奇数源极线的电势也被保持为高于VCOM,并且左起偶数源极线的电势也被保持为低于VCOM。
此时,在该帧中,在选择奇数行时执行与选择第一行时相同的操作,并且在选择偶数行时执行与选择第二行时相同的操作。
因而,在该帧中,左起奇数源极线(由图1中的实线表示的源极线)被维持为高于VCOM的电势。另一方面,左起偶数源极线(由图1中的虚线表示的源极线)被维持为低于VCOM的电势。由此,可减少功耗。
作为该帧中的操作的结果,每个像素的极性如图11所示。换言之,奇数行中的像素具有正极性、负极性、正极性、负极性...,而偶数行中的像素具有负极性、正极性、负极性、正极性...。由此,相邻像素的极性彼此不同。在图1中表示为“+”和“-”的是此时的极性。
在下一帧中,控制部分3在第一选择时段上将POL1设置为低电平,此后,控制部分3在每个选择时段中切换POL1的电平。其他的与上述帧中相同。图12是示出此情况下控制信号STB、POL1和POL2之间的关系以及切换部分12的输出端的电势的示例图。
控制部分3在该帧中首先使得STB上升。在第一行(奇数行)的选择时段中,控制部分3还响应于STB的上升作为控制,将POL1设置为低电平。类似于先前的帧,控制部分3使得POL2上升为高电平(见图12)。
图13是示出当POL1处于低电平且POL2处于高电平时,电势设置部分11的电势输出端、切换部分12的输出端和源极线之间的对应关系的示例图。
当STB上升时,电势设置部分11向锁存部分(未示出)传输此时在寄存器(未示出)中存储的一行的数据(第一行的数据)。该操作与对于先前的帧描述的相同。
当STB上升时,电势设置部分11向对应于每个像素的电势输出端D1至Dn之一输出与锁存部分中存储的第一行中的每个像素的数据相对应的电势。此时,因为POL1处于低电平,所以电势设置部分11将左起每个奇数电势输出端D1、D3、D5...的输出电势设置为低于VCOM的电势(V9-V17等中的任一个)。可分别根据左起每个奇数像素的像素值而确定是否输出V9-V17等中的任一个。另外,因为POL1处于低电平,所以电势设置部分11将左起每个偶数电势输出端D2、D4、D6...的输出电势设置为高于VCOM的电势(V0-V8等中的任一个)。可分别根据左起每个偶数像素的像素值而确定是否输出V0-V8等中的任一个。
由此,因为POL1处于低电平,所以左起奇数电势输出端D1、D3、D5...的输出电势变为低于VCOM,并且左起偶数电势输出端D2、D4、D6...的输出电势变为高于VCOM。
另外,因为按照输入第一行的数据的次序排列在锁存部分中存储的数据,所以电势输出部分11从每个电势输出端D1至Dn输出对应于数据的电势,而不改变数据序列的次序。这一点与先前的帧相同。
另一方面,POL2在STB上升时处于高电平。因而,切换部分12中左起奇数输入端I(2j-1)分别与左起奇数输出端O(2j-1)电导通。结果,切换部分12中左起奇数输出端输出与电势设置部分11中左起奇数电势输出端的电势相等的电势。具体地,切换部分12的输出端O1、O3、O5...分别输出与电势输出端D1、D3、D5...的电势相等的电势(见图13)。
由此,在选择第一行时,左起每个奇数输出端O(2j-1)输出低于VCOM的电势,以使得左起奇数源极线S1、S3、S5...的电势低于VCOM(见图12和图13)。
另外,因为POL2处于高电平,所以切换部分12中左起偶数输入端I(2j)分别与左起偶数输出端O(2j)电导通。因而,切换部分12中左起偶数输出端输出与电势设置部分11中左起偶数电势输出端的电势相等的电势。具体地,切换部分12的输出端O2、O4、O6...分别输出与电势输出端D2、D4、D6...的电势相等的电势(见图13)。
由此,在选择第一行时,左起每个偶数输出端O(2j)输出高于VCOM的电势,以使得左起偶数源极线S2、S4、S6...的电势高于VCOM(见图12和图13)。
如上所述,在选择第一行时,左起奇数源极线的电势变为低于VCOM,而左起偶数源极线的电势变为高于VCOM。
第一行(奇数行)中的每个像素电极21连接到位于其左侧的源极线。因而,第一行的每个像素电极21的电势变为等于左手边的源极线。
接着,控制部分3使得STB再次上升。在第二行(偶数行)的选择时段中,控制部分3还响应于STB的上升作为控制,将POL1从低电平变为高电平(见图12)。
图14是示出当POL1处于高电平而POL2处于低电平时,电势设置部分11的电势输出端、切换部分12的输出端和源极线之间的对应关系的示例图。
当STB上升时,电势设置部分11向锁存部分(未示出)传输此时在寄存器(未示出)中存储的一行的数据(第二行的数据)。
当STB上升时,电势设置部分11向对应于每个像素的电势输出端D1至Dn之一输出与锁存部分中存储的第二行中的每个像素的数据相对应的电势。此时,因为POL1处于高电平,所以电势设置部分11将左起每个奇数电势输出端D1、D3、D5...的输出电势设置为高于VCOM的电势(V0-V8等中的任一个)。可分别根据左起每个奇数像素的像素值而确定是否输出V0-V8等中的任一个。另外,因为POL1处于低电平,所以电势设置部分11将左起每个偶数电势输出端D2、D4、D6...的输出电势设置为低于VCOM的电势(V9-V17等中的任一个)。可分别根据左起每个偶数像素的像素值而确定是否输出V9-V17等中的任一个。
由此,因为POL1处于高电平,所以左起奇数电势输出端D1、D3、D5...的输出电势变为高于VCOM,并且左起偶数电势输出端D2、D4、D6...的输出电势变为低于VCOM。
另外,因为按照输入第二行的数据的次序排列在锁存部分中存储的数据,所以电势输出部分11从每个电势输出端D1至Dn输出对应于数据的电势,而不改变数据序列的次序。
另一方面,POL2在STB上升时处于低电平。因而,切换部分12中左起奇数输入端I(2j-1)分别与左起偶数输出端O(2j)电导通。结果,切换部分12中左起偶数输出端输出与电势设置部分11中左起奇数电势输出端的电势相等的电势。具体地,切换部分12的输出端O2、O4、O6...分别输出与电势输出端D1、D3、D5...的电势相等的电势(见图14)。
由此,在选择第二行时,左起每个偶数输出端O(2j)输出高于VCOM的电势,以使得左起偶数源极线S2、S4、S6...的电势高于VCOM(见图12和图14)。
另外,因为POL2处于低电平,所以切换部分12中左起偶数输入端I(2j)分别与左起奇数输出端电导通。因而,切换部分12中左起奇数输出端输出与电势设置部分11中左起偶数电势输出端的电势相等的电势。具体地,切换部分12的输出端O3、O5...分别输出与电势输出端D2、D4...的电势相等的电势(见图14)。
由此,在选择第二行时,左起每个奇数输出端输出低于VCOM的电势,以使得左起奇数源极线S3、S5...的电势低于VCOM(见图12和图14)。注意,源极线S1不用于设置像素电极的电势,因为这是选择偶数行的时间。
如上所述,在选择第二行时,左起奇数源极线的电势变为低于VCOM,而左起偶数源极线的电势变为高于VCOM。
第二行(偶数行)中的每个像素电极21连接到位于其右侧的源极线。因而,第二行的每个像素电极21的电势变为等于右手边的源极线。
如将从前文中理解的,即使在帧中改变所选行,左起奇数源极线的电势也被保持为低于VCOM,并且左起偶数源极线的电势也被保持为高于VCOM。
此后,在该帧中,在选择奇数行时执行与选择第一行时相同的操作,并且在选择偶数行时执行与选择第二行时相同的操作。
因而,在该帧中,左起奇数源极线被维持为低于VCOM的电势。另一方面,左起偶数源极线被维持为高于VCOM的电势。由此,可减少功耗。
作为该帧中的操作的结果,每个像素的极性如图15所示。换言之,奇数行中的像素具有负极性、正极性、负极性、正极性...,而偶数行中的像素具有正极性、负极性、正极性、负极性...。由此,相邻像素的极性彼此不同。
此后,交替重复图8所示的帧操作和图12所示的帧操作。图11和图15之间的比较显示出可在逐帧的基础上反转同一像素的极性。
根据第一实施例,在一帧中每条源极线的电势被维持为高于VCOM或低于VCOM。这可减少具有相同极性且连续出现(在第一实施例中,使得相邻像素具有不同的极性)驱动液晶显示面板的像素的数目,同时减少功耗。
另外,在逐行的基础上确定每个像素电极连接到哪个源极线(左手边源极线或右手边源极线)。然后,切换部分12将电势设置部分11的输出端分别连接至达到连接像素电极的源极线的输出端。在此情况下,在选择时段期间,电势设置部分11的输出端上的连接条件没有改变。因而,可将所输入的一行的数据中包括的每个像素的数据传输到锁存部分,而不改变数据序列的次序,并输出对应每个像素上的数据的电势。
因为在选择时段期间电势设置部分11的输出端上的连接条件没有改变,所以在该选择时段内能够保证设置源极线的期望电势所需的足够时间。这消除了由于栅极线的数目(显示面板的尺寸)而导致源极线可能不能被设置为期望电势的问题。
另外,可减少功耗,并且这可防止驱动装置1发热。例如,即使液晶显示面板2以双倍速或四倍速驱动,也能防止发热。
上面已经描述了控制部分3向驱动装置1的切换部分12输入POL2的情况。然而,电势设置部分11可生成和向切换部分12输入POL2,而不由控制部分3生成POL2。图16是示出电势设置部分11生成POL2的模式的示例图。在该情况下,控制部分3不仅向栅极驱动器(未示出)输入STV,还向电势设置部分11输入STV。这使得电势设置部分11能够确定一帧的开始。电势设置部分11向切换部分12输入所生成的POL2。在从控制部分3输入的STV处于高电平的时段期间,如果从控制部分3输入的STB变为高电平,则电势设置部分11可在STB维持高电平的时段期间,将POL2的电平从低电平切换为高电平(见图16)。在STB维持高电平的时段期间,电势输出端D1至Dn的输出处于高阻抗状态。此后,电势设置部分11在每次STB变为高电平时切换POL2的电平。除了由电势设置部分11生成POL2以及STV被输入电势设置部分11之外,操作与已经描述的那些相同。即使在该情况下,控制部分3也被配置为在逐帧的基础上如下模式之间切换:即在控制信号输出以在POL2变为高电平时将POL1设置为高电平或在POL2变为低电平时将POL1设置为低电平的模式、以及控制信号输出以在POL2变为高电平时将POL1设置为低电平或在POL2变为低电平时将POL1设置为高电平的模式。
另外,根据接受TAB衬底或COG(玻璃上芯片)的驱动器IC的规格,可在设置模式下选择一个芯片上的输出数。例如,一些具有480针脚输出的驱动器IC可能能够在设置模式下切换为402针脚输出。在此情况下,不使用的78个针脚被设置为靠近驱动器IC的中心。
第二实施例
在第一实施例中,奇数行中的像素电极连接到左手边源极线,并且偶数行中的像素电极连接到右手边源极线。在第二实施例中,两个或多个连续行被设置为一个群组,使得奇数群组的每行中的像素电极被连接到左手边源极线,而偶数群组的每行中的像素电极被连接到右手边源极线。
图17是示出根据本发明第二实施例的液晶显示装置的例子的示例图。与第一实施例相同的组件将被赋予与图1中相同的附图标记,以省略其详细描述。第二实施例的液晶显示装置包括驱动装置1、液晶显示面板2a、控制部分3a和电源部分4。
液晶显示面板2a被配置为将液晶(未示出)夹在被排列为矩阵的多个像素电极21和公共电极(图17中未示出)之间,在液晶显示面板2a的每一行中,各个像素被布置为R(红色)、G(绿色)和B(蓝色)的次序的重复图案。
液晶显示面板2a不仅包括在每一列的像素电极左侧的源极线,还包括在最右侧像素列的右侧的源极线。换言之,源极线的数目比像素电极的列数多1。另外,用于一列的像素电极被布置在相邻源极线之间。每条源极线S1至Sn+1分别对应于切换部分12的一个输出端,并根据源极线的序列的次序连接到切换部分12的相应输出端。
对每个像素电极21提供有源元件22,并且每个像素电极21通过有源元件22连接到源极线。上述配置与根据第一实施例的液晶显示面板2相同。类似于第一实施例,将通过采用有源元件22为TFT的情况作为例子进行下面的描述。
在第二实施例中,像素电极21的两个或更多个连续行被组合为一个群组。在图17中,示出了两个连续行被组合为一个群组的情况。注意,被组合为一个群组的行数不限于两行。例如,三个连续行或四个连续行可被组合为一个群组。如果像素电极21的行数为N,则被组合为一个群组的行数可以是N-1或更少。
将采用两个连续行被组合为一个群组的情况进行以下描述。换言之,像素电极21的第一行和第二行组成第一群组,而第三行和第四行组成第二群组。后面的行也按相同方式组合。
然后,奇数群组的每行中的每个像素电极21通过每个TFT 22连接到左手边源极线。在奇数群组中,例如,分别在像素电极21的左侧提供TFT 22。然而,TFT 22的位置不限于该位置,即,该位置是可选的。
偶数群组的每行中的每个像素电极21通过每个TFT 22连接到右手边源极线。在偶数群组中,例如,分别在像素电极21的左侧提供TFT 22。然而,TFT 22的位置不限于该位置,即,该位置是可选的。
电源部分4和驱动装置1(电势设置部分11和切换部分12)的操作与第一实施例中的那些相同。因为第二实施例在控制部分3a输出POL1和POL2的模式上有所不同,所以电势设置部分11和切换部分12根据从控制部分3a输入的POL1和POL2进行操作。
类似于第一实施例,第二实施例的液晶显示装置也包括栅极驱动器(未示出),用于设置每条栅极线的电势。栅极驱动器逐一顺序地选择栅极线,并将所选栅极线设置为选中电势,将未选栅极线设置为非选中电势。由此,逐一选择每个群组中的行。驱动装置1可作用为栅极驱动器。
控制部分3a输出POL1、POL2、SCLK和STB,以控制电势设置部分11和切换部分12。
SCLK和STB的输出模式与第一实施例中相同。换言之,控制部分3a使用STB设定(set down)选择时段,并使用SCLK使得电势设置部分11将一行的数据捕捉到寄存器中。然后,控制部分3a使得STB上升,从而电势设置部分11将所捕捉的一行的数据传输到锁存部分(未示出)。另外,控制部分3a使得STB下降,从而电势设置部分11将从每个电势输出端D1至Dn输出与被传输到锁存部分的一行的数据相对应的每个电势。
在第二实施例中,控制部分3a在逐个群组的基础上在一帧中在高电平和低电平之间交替切换POL1和POL2的电平。
换言之,控制部分3a在逐帧的基础上,在逐一选择奇数群组中的每行时的POL1的电平和逐一选择偶数群组中的每行时的POL1的电平之间交替切换。例如,在一帧中,假设控制部分3a在逐一选择奇数群组中的每行时将POL1的电平设置为高电平,并在逐一选择偶数群组中的每行时将POL1的电平设置为低电平。在下一帧中,控制部分3a在逐一选择奇数群组中的每行时将POL1的电平设置为低电平,并在逐一选择偶数群组中的每行时将POL1的电平设置为高电平。
另外,不考虑帧,控制部分3a在逐一选择奇数群组中的每行时将POL2的电平设置为高电平,并在逐一选择偶数群组中的每行时将POL2的电平设置为低电平。
在该实施例中,如果控制部分3响应于CPV将STB设置为高电平而STV(见图6)保持高电平,则POL2的电平从低电平切换为高电平,同时STB保持高电平。此后,如果形成群组的行数被标记为g,则控制部分3仅仅必须在STB在g次之后变为高电平的时段期间重复切换POL2的电平。
接着,将描述操作。首先,将描述如下帧,其中POL1在逐一选择奇数群组中的每行的时段(下文中为了描述的目的,称为奇数群组的选择时段)期间被设置为高电平,并且POL1在逐一选择偶数群组中的每行的时段(下文中为了描述的目的,称为偶数群组的选择时段)期间被设置为低电平。图18是示出该帧中输出STB、POL1和POL2的例子的示例图。
在奇数群组的选择时段上,控制部分3a分别将POL1和POL2设置为高电平(见图18)。由此,在奇数群组的选择时段期间顺序选择各个行时的操作与第一实施例中控制部分3将POL1和POL2均设置为高电平的选择时段上的操作相同。换言之,类似于图9所示的情况,电势设置部分11从左起奇数电势输出端D1、D3、D5...输出高于VCOM的电势,并且切换部分12分别从奇数输出端输出电势。另外,电势设置部分11从左起偶数电势输出端D2、D4、D6...输出低于VCOM的电势,并且切换部分12从左起偶数输出端O2、O4、O6...输出电势。由此,左起奇数源极线变为高于VCOM的电势,而左起偶数源极线变为低于VCOM的电势。
另外,在偶数群组的选择时段上,控制部分3a分别将POL1和POL2设置为低电平(见图18)。由此,在偶数群组的选择时段期间顺序选择各个行时的操作与第一实施例中控制部分3将POL1和POL2均设置为低电平的选择时段上的操作相同。换言之,类似于图10所示的情况,电势设置部分11从左起奇数电势输出端D1、D3、D5...输出低于VCOM的电势,并且切换部分12从左起偶数输出端O2、O4、O6...输出电势。另外,电势设置部分11从左起偶数电势输出端D2、D4、D6...输出高于VCOM的电势,并且切换部分12从左起奇数输出端O3、O5...输出电势。由此,左起奇数源极线变为高于VCOM的电势,而左起偶数源极线变为低于VCOM的电势。
由此,在该帧中,每条源极线被维持为高于VCOM的电势或低于VCOM的电势。
作为上述帧操作的结果,每个像素的极性如图19所示。换言之,奇数群组中每行中的像素具有正极性、负极性、正极性、负极性...,而偶数群组中每行中的像素具有负极性、正极性、负极性、正极性...。在图17中表示为“+”和“-”的是此时的极性。
接着,将描述如下帧,其中POL1在奇数群组的选择时段上被设置为低电平,并且POL1在偶数群组的选择时段上被设置为高电平。图20是示出在该帧中输出STB、POL1和POL2的例子的示例图。
在奇数群组的选择时段上,控制部分3a将POL1设置为低电平而将POL2设置为高电平(见图20)。由此,在奇数群组的选择时段期间顺序选择各个行时的操作与第一实施例中控制部分3将POL1设置为低电平而将POL2设置为高电平的选择时段上的操作相同。因而,类似于图13所示的情况,电势设置部分11从左起奇数电势输出端D1、D3、D5...输出低于VCOM的电势,并且切换部分12从左起奇数输出端O1、O3、O5...输出电势。另外,电势设置部分11从左起偶数电势输出端D2、D4、D6...输出高于VCOM的电势,并且切换部分12从左起偶数输出端O2、O4、O6...输出电势。由此,左起奇数源极线变为低于VCOM的电势,而左起偶数源极线变为高于VCOM的电势。
另外,在偶数群组的选择时段上,控制部分3a将POL1设置为高电平而将POL2设置为低电平(见图20)。由此,在偶数群组的选择时段期间顺序选择各个行时的操作与第一实施例中控制部分3将POL1设置为高电平而将POL2设置为低电平的选择时段上的操作相同。因而,类似于图14所示的情况,电势设置部分11从左起奇数电势输出端D1、D3、D5...输出高于VCOM的电势,并且切换部分12从左起偶数输出端O2、O4、O6...输出电势。另外,电势设置部分11从左起偶数电势输出端D2、D4、...输出低于VCOM的电势,并且切换部分12从左起奇数输出端D3、D5...输出电势。由此,左起奇数源极线变为低于VCOM的电势,而左起偶数源极线变为高于VCOM的电势。
由此,在该帧中,每条源极线也被维持为高于VCOM的电势或低于VCOM的电势。
作为上述帧操作的结果,每个像素的极性如图21所示。换言之,奇数群组中每行中的像素具有负极性、正极性、负极性、正极性...,而偶数群组中每行中的像素具有正极性、负极性、正极性、负极性...。图19和图21之间的比较显示出可在逐帧的基础上反转同一像素的极性。
除了连续行被组合使得属于同一群组的纵向像素将被排列为具有相同的极性外,第二实施例与第一实施例相同。由此,第二实施例也具有类似于第一实施例的效果。然而,第一实施例的优选之处在于所有相邻的像素的极性彼此不同。
在第二实施例中,液晶显示装置也可被配置为使得电势设置部分11生成和向切换部分12输入POL2,而不由控制部分3a生成POL2。在此情况下,如上面在第一实施例中所述,控制部分3a不仅向栅极驱动器(未示出)输入STV,还向电势设置部分11输入STV。在从控制部分3a输入的STV处于高电平的时段期间,如果从控制部分3输入的STB变为高电平,则电势设置部分11可在STB维持高电平的时段期间,将POL2的电平从低电平切换为高电平。此后,如果形成群组的行数被标记为g,则电势设置部分11仅仅必须在STB在g次之后变为高电平的时段期间重复切换POL2的电平。除了由电势设置部分11生成POL2以及STV被输入电势设置部分11之外,其他与已经描述的那些相同。
注意,第一实施例对应于第二实施例中属于每个群组的行数为1的情况。因而,可以说第一实施例是第二实施例的另一个方面。
另外,在第二实施例中,描述了奇数群组中每个像素连接到左手边源极线且偶数群组中每个像素连接到右手边源极线的情况,但该结构可以是使得奇数群组中每个像素连接到右手边源极线且偶数群组中每个像素连接到左手边源极线。在此情况下,控制部分3a根据该结构输出POL1和POL2。
类似地,第一实施例中的结构可以是使得奇数行中每个像素连接到右手边源极线而偶数行中每个像素连接到左手边源极线。在此情况下,控制部分3根据该结构输出POL1和POL2。这对于下面描述的每个实施例也是一样。
第三实施例
图22是示出根据本发明第三实施例的液晶显示装置的例子的示例图。与第一实施例相同的组件将被赋予与图1中相同的附图标记,以省略其详细描述。这可应用于第一或最后一个驱动装置根据分辨率而不使用驱动装置的所有输出针脚的情况。另外,根据接受TAB衬底或COG(玻璃上芯片)的驱动器IC的规格,可在设置模式下选择一个芯片上的输出数。例如,一些具有480针脚输出的驱动器IC可能能够在设置模式下切换为402针脚输出。在此情况下,不使用的78个针脚被设置为靠近驱动器IC的中心。在该实施例中,在这样的驱动器IC中,驱动装置可被处理为如同在一个芯片中存在两个驱动装置那样。
第三实施例的液晶显示装置包括两个或更多个驱动装置1a和1b、液晶显示面板2b、控制部分3和电源部分4。这里,将描述提供两个驱动装置1a和1b的情况,但可提供三个或更多个驱动装置。
驱动装置1a和1b具有与第一实施例中的驱动装置1相同的结构,分别包括电势设置部分11和切换部分12。注意,在图22中,每个切换部分12被示意性地示出为如同图4所示的情况。
在每个驱动装置1a和1b中提供的电势设置部分11分别包括n个电势输出端D1至Dn。这样,类似于第一实施例,电势设置部分11响应于输入到每个电势输出端的POL1,输出高于VCOM的电势或低于VCOM的电势。对于左侧驱动装置1a中电势设置部分11的最右侧电势输出端Dn的电势和右侧驱动装置1b中电势设置部分11的最左侧电势输出端D1的电势,如果一个输出电势高于VCOM,则另一个输出电势被设置为低于VCOM。为此,每个电势设置部分11的电势输出端的数目n被设置为偶数。另外,为了将R、G和B组合为一组,每个电势设置部分11的电势输出端的数目需要是3的倍数。因而,在该实施例中,假设每个电势设置部分11的电势输出端的数目n是6的倍数。
响应于POL1、SCLK和STB而执行的每个电势设置部分11的操作与第一实施例中相同。
另外,左侧驱动装置1a负责处理一行的图像数据的第一半,右侧驱动装置1b负责处理一行的数据的第二半。换言之,驱动装置1a的电势设置部分11响应于SCLK顺序地捕捉一行的数据的第一半。另一方面,驱动装置1b的电势设置部分11响应于SCLK顺序地捕捉一行的数据的第二半。
每个驱动装置1a和1b中提供的切换部分12与第一实施例中的切换部分12相同,包括n个输入端I1至In和n+1个切换输出端O1至On+1。响应于POL2而执行的每个切换部分12的操作与第一实施例中相同。
液晶显示面板2b被配置为将液晶(未示出)夹在被排列为矩阵的多个像素电极21和公共电极(图22中未示出)之间,在液晶显示面板2b的每一行中,各个像素被布置为R(红色)、G(绿色)和B(蓝色)的次序的重复图案。
液晶显示面板2b不仅包括在每一列的像素电极左侧的源极线,还包括在最右侧像素列的右侧的源极线。换言之,源极线的数目比像素电极的列数多1。另外,用于一列的像素电极被布置在相邻源极线之间。以上与第一实施例中相同。
然而在本实施例中,像素电极的列数多于一个电势设置部分11的电势输出端的数目n。这里,采用像素电极的列数为2n的情况作为例子。在此情况下,源极线的数目为2n+1,源极线从左侧开始被标记为S1至S(2n+1)。
左起第一至第n源极线S1至Sn分别对应于左侧驱动装置1a的切换部分12的输出端O1至On,并按照源极线序列的次序连接到输出端O1至On。左起第n+1源极线Sn+1连接到左侧切换部分12的最右侧输出端On+1和右侧切换部分的最左侧输出端O1。具体地,如图22所示,左起第n+1源极线Sn+1从左起具有分支部分41和42。分支部分41连接到左侧切换部分12的最右侧输出端On+1,且分支部分42连接到右侧切换部分的最左侧输出端O1。
左起第n+2及后续源极线Sn+2至S(2n+1)分别对应于右侧驱动装置1b的切换部分12的输出端O2至On+1,并按照源极线序列的次序连接到输出端O2至On+1。
由此,当两个或更多个切换部分12并排存在时,左侧切换部分12的最右侧输出端On+1和右侧切换部分的最左侧输出端O1连接到同一源极线,并且每个其他输出端按照源极线序列的次序连接到一条源极线。
在图22中,为了描述的目的,连接到两个切换部分12的源极线Sn+1由比其他源极线更粗的线条表示,但所有源极线S1至S(2n+1)具有相同的布线尺寸。
另外,对每个像素电极21提供有源元件22,并且每个像素电极21通过有源元件22连接到源极线。奇数像素电极21连接到左手边源极线,且偶数像素电极21连接到右手边源极线。在这一点上,液晶显示面板2b和第一实施例相同。另外,类似于第一实施例,采用有源元件22是TFT的情况作为例子。
控制部分3将控制信号POL1、SCLK和STB输入到每个电势设置部分11。除了控制信号被同时输出到两个或更多个电势设置部分11外,POL1、SCLK和STB的输出模式与第一实施例中相同。
此外,控制部分3同时向各个切换部分12输出POL2。除了POL2被同时输出到两个或更多个切换部分12外,POL2的输出模式与第一实施例中相同。
接着,将描述操作。首先,将描述如下帧,其中控制部分3在选择奇数行时将POL1设置为高电平,并在选择偶数行时将POL1设置为低电平。
在选择奇数行时,控制部分3将要输出到每个电势设置部分11的POL1设置为高电平。因而,每个电势设置部分11从左起奇数电势输出端D1、D3、D5...输出高于VCOM的电势,并从左起偶数电势输出端D2、D4、D6...输出低于VCOM的电势。此时,控制部分3将要输出到每个切换部分12的POL2设置为高电平。由此,如图22所示,每个切换部分12的输入端I1至In与输出端O1至On电导通。
结果,左起奇数源极线S1、S3、S5...变为高于VCOM的电势,并且左起偶数源极线S2、S4、S6...变为低于VCOM的电势。这样,所选行(奇数行)中每个像素电极21被设置为等于左手边源极线的电势。
在选择偶数行时,控制部分3将要输出到每个电势设置部分11的POL1设置为低电平。因而,每个电势设置部分11从左起奇数电势输出端D1、D3、D5...输出低于VCOM的电势,并从左起偶数电势输出端D2、D4、D6...输出高于VCOM的电势。此时,控制部分3将要输出到每个切换部分12的POL2设置为低电平。此时的每个切换部分12的状态如图23所示。因为POL2处于低电平,所以如图23所示,每个切换部分12的输入端I1至In与输出端O2至On+1电导通。
结果,左起奇数源极线S1、S3、S5...变为高于VCOM的电势,并且左起偶数源极线S2、S4、S6...变为低于VCOM的电势。这样,所选行(偶数行)中每个像素电极21被设置为等于右手边源极线的电势。
因而,在该帧中,左起奇数源极线被维持为高于VCOM的电势,且左起偶数源极线被维持为低于VCOM的电势。该帧中每个像素的极性与图11所示的相同。
接着,将描述如下帧,其中控制部分3在选择奇数行时将POL1设置为低电平,并在选择偶数行时将POL1设置为高电平。
在选择奇数行时,控制部分3将要输出到每个电势设置部分11的POL1设置为低电平。因而,每个电势设置部分11从左起奇数电势输出端D1、D3、D5...输出低于VCOM的电势,并从左起偶数电势输出端D2、D4、D6...输出高于VCOM的电势。此时,控制部分3将要输出到每个切换部分12的POL2设置为高电平。由此,如图22所示,每个切换部分12的输入端I1至In与输出端O1至On电导通。
结果,左起奇数源极线S1、S3、S5...变为低于VCOM的电势,并且左起偶数源极线S2、S4、S6...变为高于VCOM的电势。这样,所选行(偶数行)中每个像素电极21被设置为等于左手边源极线的电势。
在选择偶数行时,控制部分3将要输出到每个电势设置部分11的POL1设置为高电平。因而,每个电势设置部分11从左起奇数电势输出端D1、D3、D5...输出高于VCOM的电势,并从左起偶数电势输出端D2、D4、D6...输出低于VCOM的电势。此时,控制部分3将要输出到每个切换部分12的POL2设置为低电平。因为POL2处于低电平,所以如图23所示,每个切换部分12的输入端I1至In与输出端O2至On+1电导通。
结果,左起奇数源极线S3、S5...变为低于VCOM的电势,并且左起偶数源极线S2、S4、S6...变为高于VCOM的电势。这样,所选行(偶数行)中每个像素电极21被设置为等于右手边源极线的电势。
因而,在该帧中,左起奇数源极线被维持为低于VCOM的电势,且左起偶数源极线被维持为高于VCOM的电势。该帧中每个像素的极性与图15所示的相同。
在第三实施例中,每个驱动装置1a和1b的操作与第一实施例中的相同,并且每条源极线在一帧中被维持为高于VCOM的电势或低于VCOM的电势。由此,第三实施例具有类似于第一实施例的效果。
第二实施例可应用于第三实施例。换言之,可配置使得像素电极21的连续行被组合为使得奇数群组的每行中的像素电极连接到左手边源极线,而偶数群组的每行中的像素电极连接到右手边源极线。在此情况下,控制部分3可按照第二实施例中相同的方式输出POL1和POL2。
第四实施例
图24是示出根据本发明第四实施例的液晶显示装置的例子的示例图。与第一实施例相同的组件将被赋予与图1中相同的附图标记,以省略其详细描述。
第四实施例的液晶显示装置包括驱动装置1、液晶显示面板2c、控制部分3和电源部分4。驱动装置1包括电势设置部分11和切换部分12。控制部分3、电源部分4和驱动装置1(电势设置部分11和切换部分12)的操作与第一实施例中相同。
液晶显示面板2c具有与第一实施例中的液晶显示面板2相同的结构,但红色像素(R)、绿色像素(G)和蓝色像素(B)的排列不同于第一实施例。
与第一实施例相比,第一实施例中的液晶显示面板2使得任一行中放置R、G、B的方式相同,并且如果关注每列像素,则以列为单位排布相同的颜色像素(见图1)。
另一方面,在第四实施例中,在连续三行之间R、G、B的排列不同。在图24的例子中,在第3k+1行中从左起按照R、G、B、R、G、B...的次序放置像素。在第3k+2行中从左起按照G、B、R、G、B、R...的次序放置像素。然后,在第3k行中,从左起按照B、R、G、B、R、G...的次序放置像素。这里,k是等于或大于零的整数。结果,像素R、G和B分别存在于每一列中。在其他方面,液晶显示面板2c与第一实施例的液晶显示面板2相同。
当图像数据被输入到驱动装置1的电势设置部分11时,可根据液晶显示面板2c的RGB排列而输入图像数据。例如,可按照从最左侧R像素上的数据到左起第二个G像素上的数据、左起第三个B像素上的数据...的次序,输入一行的数据作为第一行中的数据。作为第二行的数据,可按照从最左侧G像素上的数据到左起第二个B像素上的数据、左起第三个R像素上的数据...的次序,输入一行的数据。另外,作为第三行的数据,可按照从最左侧B像素上的数据到左起第二个R像素上的数据、左起第三个G像素上的数据...的次序,输入一行的数据。
注意,电势设置部分11捕捉要输入的一行的数据的操作与第一实施例中相同。换言之,仅仅必须准备和向驱动装置1输入对应于液晶显示面板2c的排列的图像数据。控制部分3、驱动部分1和电源部分4的操作与第一实施例中相同。
因为第四实施例仅仅在液晶显示面板上的RGB排列方面与第一实施例有所不同,所以第四实施例具有类似于第一实施例的效果。注意,液晶显示面板2c上的R、G和B的排列不限于图24所示的排列,并且可采用任何其他排列。
第五实施例
图25是示出根据本发明第五实施例的液晶显示装置的例子的示例图。与第一实施例相同的组件将被赋予与图1中相同的附图标记,以省略其详细描述。
第五实施例的液晶显示装置包括驱动装置1、液晶显示面板2d、控制部分3和电源部分4。驱动装置1包括电势设置部分11和切换部分12。控制部分3、电源部分4和驱动装置1(电势设置部分11和切换部分12)的操作与第一实施例中相同。
液晶显示面板2d具有与第一实施例中的液晶显示面板2相同的结构,但红色像素(R)、绿色像素(G)和蓝色像素(B)的排列不同于第一实施例。
第五实施例的液晶显示面板2d使得一行的像素具有相同的颜色。在图25所示的例子中,R像素排成第3k+1行。在第3k+2行中,G像素排成一行。然后,在第3k+3行中,B像素排成一行。这里,k是等于或大于零的整数。在其他方面,液晶显示面板2d与第一实施例的液晶显示面板2相同。
当图像数据被输入到驱动装置1的电势设置部分11时,可根据液晶显示面板2d的RGB排列而输入图像数据。例如,可按照从最左侧R像素上的数据到左起第二个R像素上的数据、...的次序,输入一行的数据作为第一行中的数据。作为第二行的数据,可按照从最左侧G像素上的数据到第二个G像素上的数据、...的次序,输入一行的数据。另外,作为第三行的数据,可按照从最左侧B像素上的数据到左起第二个B像素上的数据、...的次序,输入一行的数据。
注意,电势设置部分11捕捉要输入的一行的数据的操作与第一实施例中相同。换言之,仅仅必须准备和向驱动装置1输入对应于液晶显示面板2d的排列的图像数据。控制部分3、驱动部分1和电源部分4自身的操作与第一实施例中相同。
因为第五实施例仅仅在液晶显示面板上的RGB排列方面与第一实施例有所不同,所以第四实施例具有类似于第一实施例的效果。注意,液晶显示面板2d上的R、G和B的排列不限于图25所示的排列,并且可采用任何其他排列。
另外,在第五实施例中,如果R、G和B像素的数目被设置为与第一实施例中相等,则可减少源极线和栅极线的总数。图26是示出第五实施例和第一实施例在源极线和栅极线的总数方面的比较的例子的示例图。图26(a)例示了第一实施例中所示的RGB排列的例子,而图26(b)例示了第五实施例中所示的RGB排列的例子。在两种情况下,R、G和B像素的数目相同,但图26(b)所示的情况下源极线和栅极线的总数更少。由此,第五实施例具有能够减少线数的优点。
另外,第二实施例或第三实施例可应用于第四实施例和第五实施例。
在前述第一至第五实施例的每个中,已经描述了电势设置部分11响应于SCLK按照从最左侧像素上的数据开始的次序捕捉一行的图像数据的情况,但是捕捉像素数据的次序不限于此次序。在每个实施例中,电势设置部分11可按照从最右侧像素上的数据开始的次序捕捉一行的图像数据。该情况甚至也具有类似于每个实施例的效果。
另外,在前述实施例的每个中,优选的是,在电势设置部分11在垂直消隐间隔期间将每个电势输出端D1至Dn的输出电势一次性设置为最大电势(上面例子中的V0)和最小电势(上面例子中的V17)之间的电势之后,开始下一帧中电势的输出。特别优选的是,电势设置部分11应在垂直消隐间隔期间将每个电势输出端D1至Dn的电势设置为VCOM(=(V0+V17)/2)。由此,如果在垂直消隐间隔期间设置了电势,则可减少电源部分4上的负载。
为了将每个电势输出端D1至Dn的输出电势一次性设置为最大电势和最小电势之间的电势,例如,电势设置部分11可在一对相邻的两个输出端之间短路。例如,每对(如一对D1和D2、一对D3和D4...)中的电势输出端可短路。
注意,垂直消隐间隔是完成最后一行的选择直到下次开始第一行的选择的时段,即,从帧到帧的间隔。
另外,在上述实施例的每个中,示出了液晶显示面板具有R、G和B像素以提供彩色显示的情况,但是液晶显示面板可以是具有黑白像素而非R、G和B像素的黑白液晶显示面板。
在上述实施例的每个中,公开了用于包括电势设置部分11和切换部分12的液晶显示面板的驱动装置。
在上述实施例的每个中,可在驱动装置1中提供控制部分3或控制部分3a。换言之,驱动部分1可包括控制部分3或控制部分3a。
在前述实施例的每个中,切换部分12可提供在液晶显示面板2、2a、2b、2c或2d上,而非提供在驱动装置1中。在此情况下,驱动装置1仅仅必须包括电势设置部分11。另外,在上述实施例的每个中,电势设置部分11或控制部分3可以是TAB衬底或COG(玻璃上芯片),或由多晶硅等形成。
第六实施例
在以下实施例的每个中,将描述在电势设置部分中包括切换器的情况。图27是示出根据本发明第六实施例的液晶显示装置的例子的示例图。在图17所示的例子中,液晶显示面板的结构与第三实施例中的液晶显示面板2b相同,且两个驱动装置连接到液晶显示面板2b。每个驱动装置包括移位寄存器31、第一锁存部分32、第二锁存部分33、切换部分34、电平移位器35、DA转换器36和电压跟随器37。这些组件31至37的组合充当电势设置部分。
液晶显示装置还包括与第一实施例中相同的栅极驱动器(未示出)。因为到栅极驱动器的控制信号的输入模式和栅极驱动器的操作与第一实施例中相同,所以将省略其重复描述。这对于下面的第七和后续实施例也是如此。
液晶显示面板2b包括2m列像素电极,并且在列之间,左手边m列由第一驱动装置驱动,右手边m列由第二驱动装置驱动。假设m是3的倍数。类似于第三实施例,液晶显示面板2b包括在数目上比像素电极的列数多1的源极线S1至S2m+1。左起第m+1源极线Sm+1与图27中所示的两个电压跟随器的连接模式与第三实施例中中间源极线与两个切换器的连接模式相同(见图23)。换言之,线Sm+1具有两个分支部分,并且左侧分支部分连接到左侧电压跟随器37的最右侧电势输出端Vm+1。右侧分支部分连接到右侧电压跟随器37的最左侧电势输出端V1。假设左起第m+1源极线Sm+1是奇数源极线,即,m+1是奇数。
SCLK、STH和STB从控制部分(图27中未示出)输入到移位寄存器31。移位寄存器31包括m/3个信号输出端C1至Cm/3。在每次输入SCLK时,移位寄存器31将数据读取指令信号从一个信号输入端输出到第一锁存部分32的信号输入端。移位寄存器31按照信号输出端C1、C2、...Cm/3的次序输出数据读取指令信号。控制信号STH是指示移位寄存器31开始捕捉一条线的数据的指令。例如,当指示移位寄存器31开始从信号输出端C1输出时,控制部分将STH设置为高电平,并且在其他时段期间,控制部分将STH设置为低电平。当输入SCLK同时STH处于高电平时,移位寄存器31从信号输出端C1输出数据读取指令信号。此后,移位寄存器31可在每次输入SCLK时顺序地切换到下一信号输出端。
第一驱动装置包括分别用于R、G和B作为第一锁存部分32的第一锁存部分32。用于R、G和B的每个第一锁存部分32具有信号输入端信号L1至Lm/3,分别对应于信号输出端C1至Cm/3。移位寄存器31的任意信号输出端Ci连接到用于R、G和B的每个第一锁存部分32的信号输入端Li。由此,移位寄存器31同时将数据读取指令信号从信号输出端Ci分别输出到用于R、G和B的第一锁存部分32的信号输入端Li。
当数据读取指令信号从信号输入端Li输入时,用于R的第一锁存部分32捕捉一条线上的第i个R数据。类似地,当数据读取指令信号从信号输入端Li输入时,用于G的第一锁存部分32捕捉一条线上的第i个G数据。当数据读取指令信号从信号输入端Li输入时,用于B的第一锁存部分32捕捉一条线上的第i个B数据。如上所述,因为数据读取指令信号分别同时输入用于R、G和B的第一锁存部分32的信号输入端Li,所以每个R、G和B数据被并行读取到第一锁存部分32中。每个第一锁存部分32分别按照次序保存所读取的数据。这些数据是像素值,每个都表示一条线中每个像素的半色调级。
用于R、G和B的第一锁存部分32可按集成方式构成,以沿着一条线的各个R、G和B数据的次序捕捉数据。
另外,SCLK从控制部分输入到移位寄存器31以提供在STB的一个周期内从信号输出端C1至Cm/3输出的信号。由此,在STB的一个周期期间,分别在第一锁存部分32中保存一条线的R数据、G数据和B数据。一条线的这些R数据、G数据和B数据被一起读取到第二锁存部分33中。
一条线的每个R数据、G数据和B数据分别是m/3条数据。每个第一锁存部分32具有m/3个输出端L’1至L’m/3,作为用于该m/3条数据的输出的端子。
另外,一个驱动装置包括用于R、G和B作为第二锁存部分33的第二锁存部分33。每个第二锁存部分33R、G、B包括分别对应于第一锁存器部分32的输出端L’1至L’m/3的数据读取端。下文中,用于R的第二锁存部分33的数据读取端被标记为R1至Rm/3。类似地,用于G和B的数据读取端分别被标记为G1至Gm/3和B1至Bm/3。
另外,用于R的第二锁存部分33包括对应于数据读取端R1至Rm/3的数据输出端R’1至R’m/3。用于R的第二锁存部分33从数据输出端R’i输出从任意数据读取端Ri读取的数据。这对于用于G和B的第二锁存部分33也是同样的。
每个第二锁存部分33从第一锁存部分32读取数据和输出数据的定时由STB确定。例如,用于R的第二锁存部分33可在每个STB周期中按预定定时(例如,在STB的下降沿等)一起读取一条线的R数据(m/3条数据),并从每个数据输出端R1至Rm/3输出数据。这对于用于G和B的第二锁存部分33也是同样的。控制部分将STB输出到移位寄存器31、每个第二锁存部分33和DA转换器36。
用于R、G和B的第二锁存部分33可按集成方式构成,以沿着一条线的各个R、G和B数据的次序捕捉数据。
切换部分34具有与第一实施例中切换器12相同的结构。在图27的例子中,切换部分34包括m个输入端I1至Im和m+1个输出端O1至Om+1。POL2输入到切换部分34。因为切换部分34根据输入的POL2的电平(高电平或低电平)的操作与第一实施例中切换器12的相同,因此将省略其重复的描述。
POL2可以由控制部分生成并输入到切换部分34。可替换地,如作为第一实施例的变型而描述的,驱动装置的电势设置部分可生成POL2。例如,用于生成POL2的部件可被提供在电势设置部分中。在此情况下,控制部分输出STV以向驱动装置通知帧的开始时间。在任一情况下,生成POL2以在每帧中第一行的选择时段期间变为高电平。
用于R的第二锁存部分33的第i数据输出端Ri连接到切换部分34的输入端I3·i-2。用于G的第二锁存部分33的第i数据输出端Gi连接到切换部分34的输入端I3·i-1。用于B的第二锁存部分33的第i数据输出端Bi连接到切换部分34的输入端I3·i。由此,当POL2处于高电平时,切换部分34按照以下顺序从输出端O1至Om输出各个数据:R、G、B、R、G、B、...。另一方面,当POL2处于低电平时,切换部分34按照以下顺序从输出端O2至Om+1输出各个数据:R、G、B、R、G、B、...。
电平移位器35具有m+1个数据输入端U1至Um+1和m+1个数据输出端U’1至U’m+1。每个数据输入端U1至Um+1按照一一对应关系连接到切换部分34的每个输出端O1至Om+1。电平移位器35移位输入到每个数据输入端U1至Um+1的数据的电平,并从U’1至U’m+1输出经过电平移位后的数据。例如,当第二锁存部分33的输出数据在低电压系统(例如3V系统)中时,电平移位器35将通过切换部分34输入的数据移位到高电压系统(例如,15V系统),并分别从数据输出端输出数据。
DA转换器36具有m+1个数据输入端T1至Tm+1和m+1个电势输出端T’1至T’m+1。每个数据输入端T1至Tm+1按照一一对应关系连接到电平移位器35的数据输出端U’1至U’m+1。DA转换器36将从每个数据输入端T1至Tm+1输入的数据转换为模拟电压,并从每个电势输出端T’1至T’m+1输出模拟电压。另外,V0-V8和V9-V17的每个电压从电源(图27中未示出)提供给DA转换器36,且DA转换器36划分电压以生成具有64级半色调之一的电势。DA转换器36输出对应于经过分压的数据的电势,作为模拟转换后的电势。换言之,DA转换器36将从每个第二锁存器33输出且根据每个R、G和B数据的值经过电平移位的数据转换为具有64级半色调的电势中的任一个,并输出转换后的电势。这里,采用图像灰度(gradation)为64级的情况作为例子,但是提供给DA转换器36的电压种类不限于V0至V17,并且图像灰度不限于64级。这对于其他实施例也是一样。
POL1从控制部分输入到DA转换器36。DA转换器36根据POL1处于高电平还是低电平,在高于VCOM的电势和低于VCOM的电势之间切换每个电势输出端T’1至T’m+1的输出电势。具体地,当POL1处于高电平时,DA转换器36将左起奇数电势输出端T’1、T’3...的输出电势设置为高于VCOM的电势,并且将左起偶数电势输出端T’2、T’4...的输出电势设置为低于VCOM的电势。另一方面,当POL1处于低电平时,DA转换器36将左起奇数电势输出端T’1、T’3...的输出电势设置为低于VCOM的电势,并且将左起偶数电势输出端T’2、T’4...的输出电势设置为高于VCOM的电势。
换言之,当POL1处于高电平时,从每个奇数电势输出端T’1、T’3...输出电势V0-V8等中的任一个,并且从每个偶数电势输出端T’2、T’4...输出电势V9-V17等中的任一个。另一方面,当POL1处于低电平时,从每个奇数电势输出端T’1、T’3...输出电势V9-V17等中的任一个,并且从每个偶数电势输出端T’2、T’4...输出电势V0-V8等中的任一个。
在本实施例中,控制部分在逐帧的基础上在高电平和低电平之间交替切换POL1。结果,DA转换器36中每个电势输出端的输出电势在一帧期间被维持为高于VCOM的电势或低于VCOM的电势。因而,每条源极线的电势在一帧期间也被维持为高于VCOM的电势或低于VCOM的电势。
注意POL1可被输入到第二锁存部分33。然而,在这样的情况下,第二锁存部分33的操作不受POL1影响。
电压跟随器37具有对应于DA转换器36的电势输出端T’1至T’m+1的电势输入端(图27中未示出),以及每个输出与输入到电压跟随器37的每个电势输入端的电势相等的电势的电势输出端V1至Vm+1。左起奇数电势输出端V1、V3...连接到左起奇数源极线S1、S3...。左起偶数电势输出端V2、V4...连接到左起偶数源极线S2、S4...。注意,具有分支部分的源极线Sm+1是奇数源极线。
接着,将描述操作。
图28是示出第六实施例中POL1和POL2的变化的例子的示例图。在逐帧的基础上交替切换POL1的电平。另外,POL2在开始一帧时为高电平,此后,它在每个STB周期(即,每行的每个选择时段)中切换。下文中,POL1和POL2两者均处于高电平的时段被标记为“A”。POL1处于高电平而POL2处于低电平的时段被标记为“B”。POL1处于低电平而POL2处于高电平的时段被标记为“C”。POL1和POL2两者均处于低电平的时段被标记为“D”。
首先,将描述POL1处于高电平的帧。在该帧中,在POL2处于高电平的时段A期间(例如,在第一行的选择时段期间),切换部分34的任意输入端1i连接到输出端Oi。因而,切换部分34按照以下顺序从输出端O1至Om输出每个数据:R、G、B、R、G、B、...。该数据是分别根据一条线的R数据、G数据和B数据从每个锁存部分33输出的数据。下面通过示例的方式,采用第一行的选择时段描述时段A期间的操作。
电平移位器35在数据输入端U1至Um接收从切换部分34的输出端O1至Om输出的每个数据。然后,电平移位器35分别移位在数据输入端U1至Um接收的每个数据的电平,并将数据输入到DA转换器36的数据输入端T1至Tm。
因为POL1处于高电平,所以DA转换器36将输入到左起每个奇数数据输入端T1、T3...的数据分别转换为高于VCOM的模拟电压(V0-V8等),并从左起每个奇数电势输出端T’1、T’3...输出模拟电压。另外,DA转换器36将输入到左起每个偶数数据输入端T2、T4...的数据分别转换为低于VCOM的模拟电压(V9-V17等),并从左起每个偶数电势输出端T’2、T’4...输出模拟电压。电压跟随器37分别从电势输出端V1至Vm输出从T’1至T’m输出的电势。
因为输出端Om+1不连接到切换部分34中的输入端Im,所以从每个电压跟随器37中的Vm+1没有显著的输出。
在第一行的选择时段期间,第一行中每个像素电极被设置为与被布置在像素电极左侧的源极线的电势相等的电势。结果,第一行中每个像素的极性为按照如图27所示从左边开始的次序的正、负、正、负...。
另外,在POL1处于高电平的帧中POL2变为电平的时段B(例如,第二行的选择时段)期间,切换部分34的任意输入端Ii连接到输出端Oi+1。因而,切换部分34按照以下顺序从输出端O2至Om+1输出每个数据:R、G、B、R、G、B、...。该数据是分别根据一条线的R数据、G数据和B数据从每个锁存部分33输出的数据。下面通过示例的方式,采用第二行的选择时段描述时段B期间的操作。
电平移位器35在数据输入端U2至Um+1接收从切换部分34的输出端O2至Om+1输出的每个数据。然后,电平移位器35分别移位在数据输入端U2至Um+1接收的每个数据的电平,并将数据输入到DA转换器36的数据输入端T2至Tm+1。
因为POL1处于高电平,所以DA转换器36将输入到左起每个偶数数据输入端T2、T4...的数据分别转换为低于VCOM的模拟电压(V9-V17等),并从左起每个偶数电势输出端T’2、T’4...输出模拟电压。另外,DA转换器36将输入到左起每个奇数数据输入端T1、T3...的数据分别转换为高于VCOM的模拟电压(V0-V8等),并从左起每个奇数电势输出端T’1、T’3...输出模拟电压。电压跟随器37分别从电势输出端V2至Vm+1输出从T’2至T’m+1输出的电势。
因为输出端O1不连接到切换部分34中的输入端I1,所以从每个电压跟随器37中的V1没有显著的输出。
在第二行的选择时段期间,第二行中每个像素电极被设置为与被布置在像素电极右侧的源极线的电势相等的电势。结果,第二行中每个像素的极性为按照如图27所示从左边开始的次序的负、正、负、正...。
此后,在该帧中重复时段A和B的操作。结果,该帧中每个像素的极性状态如图11所示。
接着,将描述POL1处于低电平的帧。在该帧中,在POL2处于高电平的时段C期间(例如,在第一行的选择时段期间)切换部分34和电平移位器35的操作与时段A相同。下面通过示例的方式,采用第一行的选择时段描述时段C期间的操作。
因为POL1在时段C期间处于低电平,所以DA转换器36将输入到左起每个奇数数据输入端T1、T3...的数据分别转换为低于VCOM的模拟电压(V9-V17等),并从左起每个奇数电势输出端T’1、T’3...输出模拟电压。另外,DA转换器36将输入到左起每个偶数数据输入端T2、T4...的数据分别转换为高于VCOM的模拟电压(V0-V8等),并从左起每个偶数电势输出端T’2、T’4...输出模拟电压。电压跟随器37分别从电势输出端V1至Vm输出从T’1至T’m输出的电势。注意,在时段C期间从每个电压跟随器37中的Vm+1没有显著的输出。这与时段A相同。这里,High-z可被设置为非显著输出。
在第一行的选择时段期间,第一行中每个像素电极被设置为与被布置在像素电极左侧的源极线的电势相等的电势。结果,第一行中每个像素的极性为按照从左边开始的次序的正、负、正、负...。
另外,在POL1处于低电平的帧中POL2变为低电平的时段D(例如,第二行的选择时段)期间,切换部分34和电平移位器35的操作与时段B相同。下面通过示例的方式,采用第二行的选择时段描述时段D期间的操作。
因为POL1在时段D期间处于低电平,所以DA转换器36将输入到左起每个偶数数据输入端T2、T4...的数据分别转换为高于VCOM的模拟电压(V0-V8等),并从左起每个偶数电势输出端T’2、T’4...输出模拟电压。另外,DA转换器36将输入到左起每个奇数数据输入端T3、T5...的数据分别转换为低于VCOM的模拟电压(V9-V17等),并从左起每个奇数电势输出端T’3、T’5...输出模拟电压。电压跟随器37分别从电势输出端V2至Vm+1输出从T’2至T’m+1输出的电势。注意,在时段D期间从每个电压跟随器37中的V1没有显著的输出。这与时段B相同。这里,High-z可被设置为非显著输出。
在第二行的选择时段期间,第二行中每个像素电极被设置为与被布置在像素电极右侧的源极线的电势相等的电势。结果,第二行中每个像素的极性为按照从左边开始的正、负、正、负...。
此后,在该帧中重复时段C和D的操作。结果,该帧中每个像素的极性状态如图15所示。
在第六实施例中,对应于每个像素的数据的电势也可输出到每条源极线,而不改变并行输入的一行的R、G和B数据的序列。在其他方面,第六实施例具有类似于第一实施例、第三实施例等的效果。
在本实施例中,因为切换部分34在电压跟随器36的上游侧提供,所以不会限制POL2的电平必须在电势设置部分的输出处于高阻抗状态的同时切换。这对于第七和后续实施例也是一样。下面给出第一驱动装置和第二驱动装置之间的连接模式的简要描述。当POL2相对于切换部分34处于高电平时,开关扳至左侧(由图27中的实线所示),从而开关连接到输出端O1至Om而不连接到Om+1。然而,第一驱动装置的电压跟随器37的最右侧电势输出端Vm+1与第二驱动装置的电压跟随器37的最左侧电势输出端V1短路。为了解决此时对Vm+1和V1之间的电势竞争,与POL2的极性改变同步地使得Vm+1或V1进入高阻抗状态。例如,当POL2处于高电平时,Vm+1被设置为High-z,而当POL2处于低电平时,V1被设置为High-z。这对于第七至第十实施例也是一样。
接着,将描述第六实施例的变型。
类似于第三实施例,图27例示了两个或更多个驱动装置连接到液晶显示面板2b的情况,但连接到液晶面板的驱动装置的数目可以是一个。在此情况下,液晶显示面板的结构可类似于第一实施例中液晶显示面板2的结构(见图1)。这样,液晶显示面板和电压跟随器37之间的连接模式可以被设置为类似于第一实施例中液晶显示面板2和切换器12之间的连接模式(见图1)。
另外,类似于第二实施例,可组合两个或更多条连续栅极线。在此情况下,液晶面板的结构可类似于第二实施例中液晶面板2a的结构(见图17)。在此情况下,控制部分(或电势设置部分)可在逐一选择奇数群组中的每一行的时段期间将POL2设置为高电平,并在逐一选择偶数群组中的每一行的时段期间将POL2设置为低电平。在此情况下,图28所示的时段A、B、C和D分别变为两个或更多行的选择时段,但每个时段A、B、C或D的操作与上述操作相同。
第七实施例
图29是示出根据本发明第七实施例的液晶显示装置的例子的示例图。与第六实施例中相同的组件将被赋予与图27中相同的附图标记,以省略其详细描述。而且,图29所示的是液晶显示面板的结构类似于第三实施例中的液晶显示面板2b的情况。这样,例示了两个驱动装置连接到液晶显示面板2b的情况。每个驱动装置包括移位寄存器31、第一锁存部分32、第二锁存部分33、电平移位器45、切换部分34、DA转换器36和电压跟随器37。这些组件31、32、33、45、34、36和37的组合充当电势设置部分。
液晶面板2b与第六实施例中相同。
除了第二锁存部分33连接到电平移位器45之外,移位寄存器31、第一锁存部分32和第二锁存部分33也与第六实施例相同。
在本实施例中,一个驱动装置包括用于R、G和B作为电平移位器45的电平移位器45。用于R、G和B的每个电平移位器45分别具有m/3个数据输入端和数据输出端。用于R的电平移位器45中包含的数据输入端被标记为UR1至URm/3。用于R的电平移位器45中包含的数据输出端被标记为UR’1至UR’m/3。类似地,用于G的电平移位器45中包含的数据输入端被标记为UG1至UGm/3。用于G的电平移位器45中包含的数据输出端被标记为UG’1至UG’m/3。另外,用于B的电平移位器45中包含的数据输入端被标记为UB1至UBm/3。用于B的电平移位器45中包含的数据输出端被标记为UB’1至UB’m/3。
用于R的电平移位器45中的每个数据输入端UR1至URm/3连接到用于R的第二锁存部分33的每个数据输出端R’1至R’m/3。这样,用于R的电平移位器45移位输入到每个数据输入端UR1至URm/3的数据的电平,并从每个数据输出端UR’1至UR’m/3输出经过电平移位的数据。
用于G的电平移位器45中的每个数据输入端UG1至UGm/3连接到用于G的第二锁存部分33的每个数据输出端G’1至G’m/3。用于B的电平移位器45中的每个数据输入端UB1至UBm/3连接到用于B的第二锁存部分33的每个数据输出端B’1至B’m/3。类似于用于R的电平移位器45,用于G和B的每个电平移位器45移位输入数据的电平,并从每个数据输出端输出经过电平移位的数据。
用于R、G和B的电平移位器45可按集成方式形成,使得每个数据将沿着一行的各个R、G和B数据的序列输入。
切换部分34的结构与第六实施例中的切换部分34相同,除了以下几点:第七实施例中用于R的电平移位器45中的第i数据输出端UR’i连接到切换部分34的输入端I3·i-2。用于G的电平移位器45中的第i数据输出端UG’i连接到切换部分34的输入端I3·i-1。用于B的电平移位器45中的第i数据输出端UB’i连接到切换部分34的输入端I3·i。由此,当POL2处于高电平时,切换部分34按照以下顺序从输出端O1至Om输出各个数据(经过电平移位的数据):R、G、B、R、G、B、...。另一方面,当POL2处于低电平时,切换部分34按照以下顺序从输出端O2至Om+1输出各个数据(经过电平移位的数据):R、G、B、R、G、B、...。
DA转换器36和电压跟随器37与第六实施例中相同,除了:DA转换器36的每个数据输入端T1至Tm+1按照一一对应的关系连接到切换部分34的输出端O1至Om+1。
另外,类似于第六实施例,控制部分(图29中未示出)在逐帧的基础上在高电平和低电平之间交替切换POL1。
对于POL2,类似于第六实施例,控制部分可以生成和向切换部分34输入POL2,或者POL2可在驱动装置内部生成。在任一情况下,POL2被生成以在每帧第一行的选择时段期间变为高电平。这在第六实施例中也是相同的。
控制部分生成的其他控制信号与第六实施例中相同。
第七实施例中的结构与第六实施例的比较显示出在第七实施例中,电平移位器45在切换部分34的上游提供,并提供用于R、G和B的电平移位器45。每个电平移位器4与切换器的每个输入端之间的连接模式如上已经所述的那样。
根据这样的结构,输入到DA转换器36的数据与第六实施例中相同。换言之,当POL2处于高电平时,经过电平移位的一条线的R数据、G数据和B数据被输入DA转换器36的数据输入端T1至Tm。另一方面,当POL2处于低电平时,经过电平移位的一条线的R数据、G数据和B数据被输入数据输入端T2至Tm+1。
输入到切换部分34的POL2的变化和输入到DA转换器36的POL1的变化与第六实施例中相同(见图28)。另外,图28中所示的每个时段A至D期间每个像素的极性状态与第六实施例中相同。
本实施例也具有类似于第六实施例的效果。
第六实施例的变型也可应用于第七实施例。换言之,图29中例示了两个或更多个驱动装置连接到类似于第三实施例的液晶显示面板2b的情况,但连接到液晶面板的驱动装置的数目可以是一个。
另外,类似于第二实施例,可组合两条或更多条连续栅极线。在此情况下,液晶面板的结构可类似于第二实施例中液晶面板2a的结构(见图17)。在此情况下,控制部分(或电势设置部分)可在逐一选择奇数群组中的每一行的时段期间将POL2设置为高电平,并在逐一选择偶数群组中的每一行的时段期间将POL2设置为低电平。这些方面与第六实施例的变型相同。
第八实施例
图30是示出根据本发明第八实施例的液晶显示装置的例子的示例图。与第六和第七实施例中相同的组件将被赋予与图27或图29中相同的附图标记,以省略其详细描述。而且,图30所示的是液晶显示面板具有与第三实施例中的液晶显示面板2b相同的结构的情况。这样,例示了两个驱动装置连接到液晶显示面板2b的情况。每个驱动装置包括移位寄存器31、第一锁存部分32、第二锁存部分33、电平移位器45、DA转换器46、切换部分34和电压跟随器37。这些组件31、32、33、45、46、34和37的组合充当电势设置部分。
液晶面板2b具有与第六实施例中相同的结构。
移位寄存器31、第一锁存部分32和第二锁存部分33也与第六实施例相同。另外,电平移位器45与第七实施例中相同,并且除了在第八实施例中电平移位器45连接到DA转换器46以外,均分别用于R、G和B的第二锁存部分33和电平移位器45之间的连接模式与第七实施例中相同。
除了数据输入端的数目和电势输出端的数目分别为m以外,DA转换器46与第六和第七实施例中相同。DA转换器46将从每个电平移位器45输入到数据输入端T1至Tm的数据转换为模拟电压,并从每个电势输出端T’1至T’m输出模拟电压。
当输入的POL1处于高电平时,DA转换器46将左起奇数电势输出端T’1、T’3...的输出电势设置为高于VCOM的电势,并将左起偶数电势输出端T’2、T’4...的输出电势设置为低于VCOM的电势。另一方面,当POL1处于低电平时,DA转换器46将左起奇数电势输出端T’1、T’3...的输出电势设置为低于VCOM的电势,并将左起偶数电势输出端T’2、T’4...的输出电势设置为高于VCOM的电势。
这里,将描述输入到DA转换器36的POL1。在第六和第七实施例中,在逐帧的基础上切换POL1的电平。另一方面,在本实施例中,控制部分(图30中未示出)对于每个选择时段切换POL1的电平。这样,控制部分在逐帧的基础上,在POL2变为低电平时POL1也被设置为低电平的POL1和POL2的输出模式与在POL2变为低电平时POL1被设置为高电平的POL1和POL2的输出模式之间切换。
在本实施例中,用于R的电平移位器45中的第i数据输出端UR’i连接到DA转换器46的数据输入端T3·i-2。用于G的电平移位器45中的第i数据输出端UG’i连接到DA转换器46的数据输入端T3·i-1。用于B的电平移位器45中的第i数据输出端UB’i连接到DA转换器46的数据输入端T3i。
切换部分34的结构与第六和第七实施例中的切换部分34相同,除了在本实施例中,切换部分34在DA转换器46的下游提供,并且切换部分34的每个输入端I1至Im按照一一对应的关系连接到DA转换器46的每个电势输出端T’1至T’m。
因而,当POL2处于高电平时,切换部分34从切换部分34的每个输出端O1至Om输出从DA转换器的每个电势输出端T’1至T’m输出的电势。另一方面,当POL2处于低电平时,切换部分34从每个输出端O2至Om+1输出从DA转换器的每个电势输出端T’1至T’m输出的电势。
对于POL2,类似于第六和第七实施例,控制部分生成和向切换部分34输入POL2,或者POL2可在驱动装置内部生成。在任一情况下,POL2被生成以在每帧第一行的选择时段期间变为高电平。这在第六和第七实施例中也是相同的。
采用按照一一对应关系从切换部分34的每个输出端O1至Om+1到电压跟随器37的m+1个电势输入端(标记为W1至Wm+1)中的每一个的输出。电压跟随器37与第六和第七实施例中相同,并从每个电势输出端V1至Vm+1分别输出与输入到每个电势输入端W1至Wm+1的电势相等的电势。
接着,将描述操作。
图31是示出第八实施例中POL1和POL2的变化的例子的示例图。POL2在开始一帧时为高电平,此后,它在每个STB周期(即,每行的每个选择时段)中切换。这一点与第六实施例中相同。另外,在本实施例中,每个STB周期切换POL1。这样,在一帧中,当POL2变为高电平时,控制部分也将POL1设置为高电平,而当POL2变为低电平时,控制部分也将POL1设置为低电平(见图31所示的帧F1)。这样,在下一帧中,当POL2变为高电平时,将POL1设置为低电平,而当POL2变为低电平时,将POL1设置为高电平(见图31所示的帧F2)。这样,在逐帧的基础上交替重复帧F1中POL1和POL2的输出模式以及帧F2中POL1和POL2的输出模式。
在第八实施例中,POL1和POL2两者均处于高电平的时段被标记为“E”。POL1和POL2两者均处于低电平的时段被标记为“F”。POL1处于低电平而POL2处于高电平的时段被标记为“G”。POL1处于高电平而POL2处于低电平的时段被标记为“H”。
首先,将描述时段E和F交替的帧F1。下面通过示例的方式,采用第一行的选择时段描述时段E。在时段E期间,用于R的第二锁存部分33从用于R的第一锁存部分32读取一行的R数据,并将每个数据分别输入到用于R的电平移位器45。用于G和B的第二锁存部分33同样方式操作。
用于R的电平移位器45移位输入的数据的电平,并将经过电平移位的每个数据输入到DA转换器46的每个数据输入端T1、T4...Tm-2。用于G的电平移位器45也移位输入的数据的电平,并将经过电平移位的每个数据输入到DA转换器46的每个数据输入端T2、T5...Tm-1。用于B的电平移位器45也移位输入的数据的电平,并将经过电平移位的每个数据输入到DA转换器46的每个数据输入端T3、T6...Tm。结果,一行的每个数据(经过电平移位的数据)按以下顺序从左手边数据输入端输入到DA转换器46:R、G、B、R、G、B、...。DA转换器46将该数据转换为模拟电压V0-V8等或V9-V17等,并从每个电势输出端T’1至T’m输出模拟电压。
因为POL1在时段E期间处于高电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出高于VCOM的电势(V0-V8等),并从左起每个偶数电势输出端T’2、T’4...输出低于VCOM的电势(V9-V17等)。
因为POL2处于高电平,所以切换部分34的输入端Ii连接到输出端Oi。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从切换部分34的输出端O1至Om输出,并进一步从电压跟随器37的电势输出端V1至Vm输出。
结果,在每个电压跟随器37中,从左起奇数电势输出端V1、V3...输出高于VCOM的电势,并且从左起偶数电势输出端V2、V4...输出低于VCOM的电势。这样,左起奇数源极线S1、S3...被设置为高于VCOM的电势,并且左起偶数源极线S2、S4...被设置为低于VCOM的电势。因为输出端Om+1不连接到切换部分34中的输入端Im,所以从每个电压跟随器37中的Vm+1没有输出。
在第一行的选择时段期间,第一行中每个像素电极被设置为与被布置在像素电极左侧的源极线的电势相等的电势。结果,第一行中每个像素的极性为按照从左边开始的次序的正、负、正、负...。
接着,通过示例的方式采用第二行的选择时段描述时段F。在时段F期间,直到一行的数据(经过电平移位的数据)被输入到DA转换器46之前的操作与时段E相同。
因为POL1在时段F期间处于低电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出低于VCOM的电势(V9-V17等),并从左起每个偶数电势输出端T’2、T’4...输出高于VCOM的电势(V0-V8等)。
另外,因为POL2处于低电平,所以切换部分34的输入端Ii连接到输出端Oi+1。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从切换部分34的输出端O2至Om+1输出,并进一步从电压跟随器37的电势输出端V2至Vm+1输出。
结果,在每个电压跟随器37中,从左起偶数电势输出端V2、V4...输出低于VCOM的电势,并且从左起奇数电势输出端V3、V5...输出高于VCOM的电势。这样,左起偶数源极线S2、S4...被设置为低于VCOM的电势,并且左起奇数源极线S3、S5...被设置为高于VCOM的电势。因为输出端O1不连接到切换部分34中的输入端I1,所以从每个电压跟随器37中的V1没有输出。
在第二行的选择时段期间,第二行中每个像素电极被设置为与被布置在像素电极右侧的源极线的电势相等的电势。结果,第二行中每个像素的极性为按照从左边开始的次序的负、正、负、正...,如图30所示。
此后,在该帧F1中,重复时段E和F的操作。结果,该帧F1中每个像素的极性状态变为如图11所示那样。
接着,将描述时段G和H交替的帧F2。下面通过示例的方式,采用第一行的选择时段描述时段G。直到一行的数据(经过电平移位的数据)被输入到DA转换器46之前的操作与上述时段E和F相同。
因为POL1在时段G期间处于低电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出低于VCOM的电势,并从左起每个偶数电势输出端T’2、T’4...输出高于VCOM的电势。
另外,因为POL2处于高电平,所以切换部分34的输入端Ii连接到输出端Oi。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从切换部分34的输出端O1至Om输出,并进一步从电压跟随器37的电势输出端V1至Vm输出。
结果,在每个电压跟随器37中,从左起奇数电势输出端V1、V3...输出低于VCOM的电势,并且从左起偶数电势输出端V2、V4...输出高于VCOM的电势。这样,左起奇数源极线S1、S3...被设置为低于VCOM的电势,并且左起偶数源极线S2、S4...被设置为高于VCOM的电势。因为输出端Om+1不连接到切换部分34中的输入端Im,所以从每个电压跟随器37中的Vm+1没有输出。
这样,第一行中每个像素电极被设置为与被布置在像素电极左侧的源极线的电势相等的电势。结果,第一行中每个像素的极性为按照从左边开始的次序的负、正、负、正...。
接着,通过示例的方式采用第二行的选择时段描述时段H。直到一行的数据(经过电平移位的数据)被输入到DA转换器46之前的操作与时段E、F和G相同。
因为POL1在时段H期间处于高电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出高于VCOM的电势,并从左起每个偶数电势输出端T’2、T’4...输出低于VCOM的电势。
另外,因为POL2处于低电平,所以切换部分34的输入端Ii连接到输出端Oi+1。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从切换部分34的输出端O2至Om+1输出,并进一步从电压跟随器37的电势输出端V2至Vm+1输出。
结果,在每个电压跟随器37中,从左起偶数电势输出端V2、V4...输出高于VCOM的电势,并且从左起奇数电势输出端V3、V5...输出低于VCOM的电势。这样,左起偶数源极线S2、S4...被设置为高于VCOM的电势,并且左起奇数源极线S3、S5...被设置为低于VCOM的电势。因为输出端O1不连接到切换部分34中的输入端I1,所以从每个电压跟随器37中的V1没有输出。
于是,第二行中每个像素电极被设置为与被布置在像素电极右侧的源极线的电势相等的电势。结果,第二行中每个像素的极性为按照从左边开始的次序的正、负、正、负...。
此后,在该帧F2中,重复时段G和H的操作。结果,该帧F2中每个像素的极性状态变为如图15所示那样。
本实施例也具有类似于第六实施例的效果。
第六实施例的变型也可应用于第八实施例。当组合两条或更多条连续栅极线时,液晶面板的结构可类似于第二实施例中液晶面板2a的结构(见图17)。在此情况下,控制部分(或电势设置部分)可在逐一选择奇数群组中的每一行的时段期间将POL2设置为高电平,并在逐一选择偶数群组中的每一行的时段期间将POL2设置为低电平。然后,切换POL1电平的周期可与切换POL2电平的周期匹配。
第九实施例
图32是示出根据本发明第九实施例的液晶显示装置的例子的示例图。与第六实施例中相同的组件将被赋予与图27中相同的附图标记,以省略其详细描述。在第九实施例中,每个驱动装置包括移位寄存器31、第一锁存部分63、切换部分34、第二锁存部分43、电平移位器35、DA转换器36和电压跟随器37。在图32中,在连接到液晶显示面板2b的两个驱动装置之间,仅仅示出了右侧驱动装置中的DA转换器36和电压跟随器37,而未示出其他组件。
第一锁存部分63具有集成了第六实施例中用于R、G和B的第一锁存部分32等的结构。第一锁存部分63沿着一行的R、G和B数据的序列捕捉每个数据。
具体地,第一锁存部分63具有m个锁存电路61,每个捕捉一个像素的数据。左起第3·i-2锁存电路61捕捉R数据。左起第3·i-1锁存电路61捕捉G数据。左起第3·i锁存电路61捕捉B数据。
每个锁存电路包括向其输入来自移位寄存器31的数据读取指令信号的信号输入端LS、用于读取数据的端子D和由第二锁存部分43用来读取数据的端子Q。当数据读取指令信号输入到端子LS时,每个锁存电路61从端子D读取一个像素的数据。
移位寄存器31与第六实施例中的移位寄存器相同。换言之,在每次输入SCLK时,移位寄存器31按照信号输出端C1、C2、...Cm/3的次序从它们输出数据读取指令信号。在本实施例中,任意信号输出端Ci连接到第一锁存部分63中的第3·i-2、第3·i-1和第3·i锁存电路61。因而,当移位寄存器31从一个信号输出端输出数据读取指令信号时,R、G和B数据被分别并行地读取到三个锁存电路中。例如,信号输出端C1分别连接到左起第一至第三锁存电路61中的每一个。由此,当信号输出到信号输出端C1时,左起第一至第三锁存电路61分别读取一个像素的R、G和B数据。
第二锁存部分43沿着一行的R、G和B数据的序列一起捕捉一行的数据。第二锁存部分43包括锁存部分62,每个捕捉和输出一个像素的数据。注意,第二锁存部分43具有在数目上比要由驱动装置驱动的像素的列数m多1的锁存电路62。第二锁存部分43的每个锁存电路62具有向其输入来自控制部分(图32中未示出)的STB的端子LS、用于通过切换部分34从第一锁存部分63的每个锁存电路61读取数据的端子D和用于输出所读取的数据的端子Q。例如,每个锁存电路62在STB周期中按照预定定时(例如,在STB的下降沿等)捕捉数据,从而第二锁存部分43将一起捕捉一行的R、G和B数据。
切换部分34和第六实施例的切换部分34相同。切换部分34的任意输入端Ii连接到第一锁存部分63中左起第i锁存电路61的端子Q。另外,切换部分34的任意输出端Oi连接到第一锁存部分43中左起第i锁存电路62的端子D。
由此,当输入到切换部分34的POL2处于高电平时,第二锁存部分43中编号为左起从第1至第m锁存电路的m个锁存电路62通过切换部分34从第一锁存部分63捕捉一行的数据,并分别从端子Q输出所捕捉的数据。另一方面,当POL2处于低电平时,编号为左起从第2至第m+1锁存电路的m个锁存电路62通过切换部分34从第一锁存部分63捕捉一行的数据,并从端子Q输出所捕捉的数据。
电平移位器35、DA转换器36、电压跟随器37和液晶显示面板2b与第六实施例中相同。这些组件35、36、37和2b的连接模式也与第六实施例相同。
然而,注意电平移位器35的任意数据输入端Ui连接到第二锁存部分43中左起第i锁存电路62的端子Q。
另外,第九实施例中从控制部分(图32中未示出)输出控制信号的模式与第六实施例中相同。因而,在逐帧的基础上交替切换POL1的电平,并且在每个STB周期(每个选择时段)中交替切换POL2的电平(见图28)。
接着,将描述操作。
首先,将描述时段A和B(见图28)交替的帧。因为POL2在时段A期间处于高电平,所以切换部分34的任意输入端Ii连接到输出端Oi。因而,第二锁存部分43中编号为左起从第1至第m锁存电路的m个锁存电路62通过切换部分34从第一锁存部分63捕捉一行的数据,并输出各个数据。
因为POL2处于高电平并且从切换部分34的输出端Om+1没有输出,所以对电平移位器35、DA转换器36和电压跟随器37中的m+1端子没有输入和输出。
从第二锁存部分43中编号为左起从第1至第m锁存电路的m个锁存电路62输出的数据被分别输入到电平移位器35的数据输入端U1至Um。另外,在时段A期间输入到DA转换器36的POL1处于高电平。由此,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段A的操作相同。结果,本实施例中时段A期间每个像素的极性与第六实施例中时段A期间相同。
另外,因为POL2在时段B期间变为低电平,所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,第二锁存部分43中编号为左起从第2至第m+1锁存电路的m个锁存电路62通过切换部分34从第一锁存部分63读取一行的数据,并输出各个数据。在此情况下,对电平移位器35、DA转换器36和电压跟随器37的最左侧端子分别没有输入和输出。
从第二锁存部分43中编号为左起从第2至第m+1锁存电路的m个锁存电路62输出的数据被分别输入到电平移位器35的数据输入端U2至Um+1。另外,在时段B期间输入到DA转换器36的POL1处于高电平。由此,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段B的操作相同。结果,本实施例中时段B期间每个像素的极性与第六实施例中时段B期间相同。
此后,在该帧中重复时段A和B的操作。
接着,将描述时段C和D(见图28)交替的帧。因为POL2在时段C期间处于高电平,所以切换部分34的状态和从第二锁存部分43输出数据的模式与上述时段A相同。因而,从第二锁存部分43输出的数据被输入电平移位器35的数据输入端U1至Um。另外,在时段C期间输入到DA转换器36的POL1处于低电平。由此,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段C的操作相同。结果,本实施例中时段C期间每个像素的极性与第六实施例中时段C期间相同。
另外,因为POL2在时段D期间处于低电平,所以切换部分34的状态和从第二锁存部分43输出数据的模式与上述时段B相同。因而,从第二锁存部分43输出的数据被输入电平移位器35的数据输入端U2至Um+1。另外,在时段D期间输入到DA转换器36的POL1处于低电平。由此,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段D的操作相同。结果,本实施例中时段D期间每个像素的极性与第六实施例中时段D期间相同。
此后,在该帧中重复时段C和D的操作。
上述操作甚至使得本实施例具有类似于第六实施例的效果。
另外,第六实施例的每个变型可应用于第九实施例。
第十实施例
图33是示出根据本发明第十实施例的液晶显示装置的例子的示例图。与第九实施例中相同的组件将被赋予与图32中相同的附图标记,以省略其详细描述。在第十实施例中,每个驱动装置包括移位寄存器31、移位寄存器输出切换部分65、切换部分34、第一锁存部分66、第二锁存部分43、电平移位器35、DA转换器36和电压跟随器37。类似于图32,右侧驱动装置中除了DA转换器36和电压跟随器37之外的组件在图33中也未示出。
第一锁存部分66具有m+1个锁存电路61,每个捕捉一个像素的数据。除了锁存电路的数目为m+1以外,第一锁存部分66与第九实施例中的第一锁存部分63(见图32)相同。
第二锁存部分43与第九实施例中的第二锁存部分43(见图32)相同。然而,在本实施例中,第二锁存部分43的m+1个锁存电路的每个端子D按照一一对应的方式分别连接到第一锁存部分66的锁存电路61的每个端子Q。
移位寄存器输出切换部分65将移位寄存器的每个信号输出端Ci与第一锁存部分66中锁存电路61的每个端子LS相连。注意,POL2输入到移位寄存器输出切换部分65。这样,移位寄存器输出切换部分65根据POL2是高电平还是低电平而切换连接状态。
在第一锁存部分66中,左起第j锁存电路61的端子LS被标记为LSj。移位寄存器输出切换部分65始终将移位寄存器31的信号输出端Ci连接到端子LS3·i-1和LS3·j。这样,当POL2处于高电平时,它将信号输出端Ci连接到端子LS3·i-2,而当POL2处于低电平时,它将信号输出端Ci连接到端子LS3·i+1。换言之,当POL2处于高电平时,移位寄存器31的信号输出端Ci连接到三个端子LS3·i-2、LS3·i-1和LS3·i。另一方面,当POL2处于低电平时,信号输出端Ci连接到三个端子LS3·i-1、LS3·i和LS3·i+1。
例如,如果POL2处于高电平,则移位寄存器31的信号输出端C1连接到三个端子LS1、LS2和LS3,而如果POL2处于低电平,则它连接到三个端子LS2、LS3和LS4。这对于移位寄存器31的其他信号输出端也是一样。
假设在接通液晶显示装置之后直到输入POL2之前,移位寄存器31的每个信号输出端Ci连接到三个端子LS3·i-2、LS3·i-1和LS3·i。此后,当输入POL2时,移位寄存器输出切换部分65根据POL2操作。
切换部分34与第六实施例中的切换部分34相同,具有m个输入端I1至Im和m+1个切换输出端O1至Om+1。在输入端中,端子I3·i-2(具体地,I1、I4、I7...)连接到用于传输R数据的用于R的数据布线71。类似地,在输入端中,端子I3·i-1(具体地,I2、I5、I8...)连接到用于传输G数据的用于G的数据布线72。另外,在输入端中,端子I3·i(具体地,I3、I6、I9...)连接到用于传输B数据的用于B的数据布线73。
另外,切换部分34的每个输出端O1至Om+1按照一一对应的关系连接到第一锁存部分66中m+1个锁存电路的每个端子D。
在第十实施例中,假设在接通液晶显示装置之后直到输入POL2之前,切换部分34将输入端Ii持续连接到输出端Oi。此后,当输入POL2时,切换部分34根据POL2操作。
电平移位器35、DA转换器36、电压跟随器37和液晶显示面板2b与第六和第九实施例中相同。这些组件35、36、37和2b的连接模式也与第六和第九实施例相同。另外,第二锁存部分43和电平移位器35之间的连接模式与第九实施例相同。
第十实施例中的控制部分(图33中未示出)在逐帧的基础上切换POL1的电平。对于POL2,类似于其他实施例,控制部分可生成POL2,或者驱动装置可生成POL2。在本实施例中,如上所述,移位寄存器输出切换部分65和切换部分34的状态被定义为在接通液晶显示装置之后不立即输入POL2的状态。该状态是与POL2处于高电平时相同的状态。在该状态下,开始第一帧,并且捕捉第一行中的每个R、G和B数据。然后,在开始输出STB、POL2等时,生成POL2以切换移位寄存器输出切换部分65和切换部分34的状态,此后,在第一帧中在每个STB周期(即,每个选择时段)中交替切换POL2的电平。
另外,在每个第二和后续帧中,控制部分(或驱动装置)在第一选择时段上将POL2设置为高电平,并在该帧中每个STB周期中交替切换POL2的电平。在每个第二和后续帧中,POL2在开始一帧时被设置为高电平,而不考虑在开始一帧之前POL2处于高电平还是低电平,此后,在每个STB周期中切换POL2的电平。
接着,将描述操作。
首先,将描述开机时的操作。在开机后,移位寄存器输出切换部分65将移位寄存器31的每个信号输出端Ci持续连接到端子LS3·i-2、LS3·i-1和LS3·i。另外,切换部分34将每个输入端Ii持续连接到每个输出端Oi。在该状态下,当开始一帧时,移位寄存器31响应于SCLK而从信号输出端C1、C2...按此次序输出数据读取指令信号。因为移位寄存器输出切换部分65和切换部分34处于上述状态,所以第一锁存部分66对于左起三个锁存电路中的每一个顺序地并行读取R、G和B数据。此时,第一锁存部分66的第m+1锁存电路61不读取数据。
此后,当开始生成STB时,第二锁存部分43中左起第1至第m锁存电路62从第一锁存部分66一起读取一行的数据,并将每个数据输入到电平移位器35的数据输入端U1至Um。此后,电平移位器35、DA转换器36和电压跟随器37的操作与第六和第九实施例中相同。DA转换器36的操作取决于输入的POL1的电平。上面的操作被称为第一操作。
假设POL2还与STB一起生成,并且低电平POL2被输入到移位寄存器输出切换部分65和切换部分34。结果,移位寄存器输出切换部分65切换为移位寄存器31的每个信号输出端Ci连接到端子LS3·i-1、LS3·i和LS3·i+1的状态。另外,切换部分34切换为每个输入端Ii连接到输出端Oi+1的状态。
移位寄存器31响应于SCLK而从信号输出端C1、C2...按此次序输出数据读取指令信号。因为移位寄存器输出切换部分65和切换部分34处于上述状态,所以第一锁存部分66的左起第一锁存电路61不读取数据。这样,第一锁存部分66中左起第2至第m+1锁存电路61顺序地并行(一次三个)读取R、G和B数据。在STB周期期间,完成数据读取指令信号从每个信号输出端C1、C2...的输出。
此后,第二锁存部分43中左起第2至第m+1锁存电路62从第一锁存部分66一起读取一行的数据,并将每个数据输入到电平移位器35的数据输入端U2至Um+1。此后,电平移位器35、DA转换器36和电压跟随器37的操作与第六和第九实施例中相同。DA转换器36的操作取决于输入的POL1的电平。上面的操作被称为第二操作。
此后,在每个STB周期中在高电平和低电平之间交替切换POL2。结果,交替重复第一操作和第二操作。
在第二和后续帧的每个中,POL2在开始一帧时被设置为高电平。因为POL2处于高电平,所以移位寄存器输出切换部分65将移位寄存器31的每个信号输出端Ci持续连接到端子LS3·i-2、LS3·i-1和LS3·i。另外,切换部分34将每个输入端Ii持续连接到每个输出端Oi。结果,驱动装置执行与上述第一操作相同的操作。
另外,当POL2变为低电平时,移位寄存器输出切换部分65切换为移位寄存器31的每个信号输出端Ci连接到端子LS3·i-1、LS3·i和LS3·i+1的状态。另外,切换部分34切换为每个输入端Ii连接到每个输出端Oi+1的状态。结果,驱动装置执行与上述第二操作相同的操作。
在第二和后续帧的每个中,因为在每个STB周期中也在高电平和低电平之间交替切换POL2,所以交替执行第一操作和第二操作。
作为上述操作的结果,纵向和横向上彼此相邻的像素的极性变为彼此相反。另外,因为在逐帧的基础上切换POL1,所以交替切换图11所示的极性状态和图15所示的极性状态。
本实施例也具有类似于第六实施例的效果。
另外,第六实施例的每个变型也可应用于第十实施例。
第十一实施例
图34是示出根据本发明第十一实施例的液晶显示装置的例子的示例图。将省略与第六和第十实施例中相同的组件的详细描述。在第十一实施例中,驱动装置包括移位寄存器81、切换部分34、第一锁存部分66、第二锁存部分43、电平移位器35、DA转换器36和电压跟随器37。
液晶显示面板2与第一实施例中相同。在图34所示的例子中,液晶显示面板2包括m列像素电极和在数目上比像素电极的列数多1的源极线S1至Sm+1。
除了移位寄存器81具有与液晶显示面板2上的像素(点)的列数一样多的m个信号输出端C1至Cm以外,移位寄存器81的操作与第六和第十实施例等中的移位寄存器31相同。因为除了信号输出端的数目之外移位寄存器81与已经描述的移位寄存器相同,所以将省略其详细描述。
切换部分34与第六实施例中的切换部分34相同,具有m个输入端I1至Im和m+1个输出端O1至Om+1。每个输入端I1至Im按照一一对应的关系连接到移位寄存器81的每个信号输出端C1至Cm。在第十一实施例中,假设假设在接通液晶显示装置之后直到输入POL2之前,切换部分34将输入端Ii持续连接到输出端Oi。此后,当输入POL2时,切换部分34根据POL2操作。
第一锁存部分66具有信号输入端L1至Lm+1,并且信号输入端L1至Lm+1按照一一对应的关系连接到切换部分34的输出端O1至Om+1。当从信号输入端Li输入数据读取指令信号时,第一锁存部分66捕捉一条线中的第i数据。在第十一和后续实施例中,假设按照以下次序顺序地输出每个像素数据作为一条线的数据:R、G、B、R、G、B...。因而,第一锁存部分66响应于通过切换部分34从移位寄存器81串行输入的数据读取指令信号,串行读取一条线的数据。换言之,第一锁存部分66逐个像素(点)按次序读取数据。第一锁存部分66具有m+1个输出端L’1至L’m+1,作为用来读取一条线的数据(m个数据)的端子。例如,第一锁存部分66可具有与第十实施例中的第一锁存部分66(见图33)相同的结构。
另外,液晶显示面板2可以是配有黑白像素的黑白液晶显示面板。在此情况下,传输到第一锁存部分66的数据可以是根据黑白图像的数据。这一点对于第十二和后续实施例也是一样。
第二锁存部分43具有用于读取一条线的数据的数据读取端Q1至Qm+1,并且数据读取端Q1至Qm+1按照一一对应的关系连接到第一锁存部分66的输出端L’1至L’m+1。第二锁存部分43在每个STB周期中按照预定定时(例如,在STB的下降沿等)从第一锁存部分66一起读取一条线的m个数据,并分别从数据输出端Q’1至Q’m+1输出每个数据。第二锁存部分43中包含的数据输出端Q’1至Q’m+1按照一一对应的关系连接到电平移位器35的数据输入端U1至Um+1。例如,第二锁存部分43可具有与第十实施例中的第二锁存部分43相同的结构。
电平移位器35、DA转换器36和电压跟随器37与第六和第十实施例中相同。这些组件35至37之间的连接模式也与第六和第十实施例中相同。电压跟随器的每个电势输出端V1至Vm+1按照一一对应的关系连接到液晶显示面板2的每条源极线S1至Sm+1。
在第十一实施例中,控制部分(图34中未示出)也在逐帧的基础上切换POL1的电平。对于POL2,类似于其他实施例,控制部分可生成POL2,或者驱动装置可生成POL2。在第十一实施例中,切换部分34的状态被定义为在接通液晶显示装置之后不立即输入POL2的状态。该状态是与POL2处于高电平时相同的状态。在该状态下,开始第一帧,并且捕捉第一行中的数据。然后,在开始生成STB、POL2等时,生成POL2以切换切换部分34的状态,此后,在第一帧中在STB周期期间交替切换POL2的电平。这一点与第十实施例相同。
在第二和后续帧的每个中,控制部分(或驱动装置)在第一选择时段上将POL2设置为高电平,并且此后在该帧中每个STB周期中交替切换POL2的电平。在第二和后续帧的每个中,POL2在开始一帧时被设置为高电平,而不考虑在开始一帧之前POL2处于高电平还是低电平,此后,在每个STB周期中切换POL2的电平。这一点也与第十实施例相同。
接着,将描述开机时的操作。在开机后,切换部分34将每个输入端Ii持续连接到每个输出端Oi。在该状态下,当开始一帧时,移位寄存器81响应于SCLK而从信号输出端C1、C2...按此次序输出数据读取指令信号,并且第一锁存部分66逐个像素地串行读取一条线的数据。此时,因为切换部分34处于上述状态,所以切换部分34的输出端Om+1不连接到输入端Im。因而,因为没有信号输入到第一锁存部分66的输入端Lm+1,所以不使用数据输出端L’m+1。
此后,当开始生成STB时,第二锁存部分43的数据读取端Q1至Qm从第一锁存部分66一起读取一行的数据,并将每个数据输入到电平移位器35的数据输入端U1至Um。此后,电平移位器35、DA转换器36和电压跟随器37的操作与第六、第九和第十实施例等中相同。注意,DA转换器36的操作取决于输入的POL1的电平。如在第十实施例中所述,该操作被称为第一操作。
假设POL2还与STB一起生成,并且低电平POL2被输入到切换部分34。结果,切换部分34切换为每个输入端Ii连接到输出端Oi+1的状态。
移位寄存器81响应于SCLK而从信号输出端C1、C2...按此次序输出数据读取指令信号,并且第一锁存部分66逐个像素(点)地串行读取一条线的数据。因为切换部分34的每个输入端Ii连接到输出端Oi+1,所以没有信号输入到第一锁存部分66的信号输入端L1,并且不使用数据输出端L’1。
此后,第二锁存部分43的数据读取端Q2至Qm+1从第一锁存部分66一起读取一行的数据,并将每个数据输入到电平移位器35的数据输入端U2至Um+1。此后,电平移位器35、DA转换器36和电压跟随器37的操作与第六、第九和第十实施例等中相同。注意,DA转换器36的操作取决于输入的POL1的电平。如在第十实施例中所述,该操作被称为第二操作。
此后,在每个STB周期中在高电平和低电平之间交替切换POL2。结果,交替重复第一操作和第二操作。
在第二和后续帧的每个中,POL2在开始一帧时被设置为高电平。因为POL2处于高电平,所以切换部分34处于每个输入端Ii连接到输出端Oi的状态。结果,驱动装置执行与上述第一操作相同的操作。
另外,当POL2变为低电平时,切换部分34切换为每个输入端Ii连接到输出端Oi+1的状态。结果,驱动装置执行与上述第二操作相同的操作。
在第二和后续帧的每个中,因为在每个STB周期中在高电平和低电平之间交替切换POL2,所以交替执行第一操作和第二操作。
作为上述操作的结果,每帧中每个像素的极性状态变为与第六实施例等中相同。
本实施例也具有类似于第六实施例的效果。
接着,将描述第十一实施例的变型。
类似于第一实施例,图34示出了一个驱动装置连接到液晶显示面板的情况,但两个或更多个驱动装置可连接到液晶面板,类似于第六实施例等。在此情况下,液晶显示面板的结构可以是与第三和第六实施例中的液晶显示面板2b(见图27)等的结构相同的结构。然后,类似于第六实施例,液晶显示面板2b可连接到每个驱动装置的电压跟随器37。
另外,类似于第二实施例,可组合两条或更多条连续栅极线。在此情况下,液晶面板具有与第二实施例中的液晶面板2a(见图17)相同的结构。在此情况下,控制部分(或电势设置部分)可在逐一选择奇数群组中的每一行的时段期间将POL2设置为高电平,并在逐一选择偶数群组中的每一行的时段期间将POL2设置为低电平。
第十二实施例
图35是示出根据本发明第十二实施例的液晶显示装置的例子的示例图。将省略与第十一实施例中相同的组件的详细描述。在第十二实施例中,驱动装置包括移位寄存器81、第一锁存部分66、切换部分34、第二锁存部分43、电平移位器35、DA转换器36和电压跟随器37。
第十二实施例的结构不同于第十一实施例之处在于切换部分34被布置在第一锁存部分66和第二锁存部分43之间。由于该布置,在第十二实施例中,第一锁存部分66具有m个信号输入端L1至Lm和m个信号输出端L’1至L’m。第一锁存部分66的信号输入端L1至Lm按照一一对应的关系连接到移位寄存器81的信号输出端C1至Cm。另外,第一锁存部分66的输出端L’1至L’m按照一一对应的关系连接到切换部分34的输入端I1至Im。
切换部分34的结构与第六和其他实施例中相同。在本实施例中,切换部分34的输出端O1至Om+1按照一一对应的关系连接到第二锁存部分43的数据读取端Q1至Qm+1。
第二锁存部分43、电平移位器35、DA转换器36、电压跟随器37和第二显示面板2与第十一实施例中相同。另外,这些组件43、35、36、37和2之间的连接模式也与第十一实施例中相同。
第十二实施例中控制信号从控制部分(图35中未示出)的输出模式与第六实施例相同。因而,POL1和POL2的电平变化与图28所示的情况相同。换言之,在逐帧的基础上交替切换POL1的电平,并在每个STB周期中交替切换POL2的电平。类似于其他实施例,POL2可在驱动装置侧生成。这些方面对于后面描述的第十三和第十四实施例也是一样。
将描述时段A和B(见图28)交替的帧。因为POL2在时段A期间处于高电平,所以切换部分34的任意输入端Ii连接到输出端Oi。因而,第二锁存部分43借助于m个数据读取端Q1至Qm通过切换部分34从第一锁存部分63读取一行的数据。然后,第二锁存部分43从数据输出端Q’1至Q’m输出每个数据。此时,因为从切换部分34的输出端Om+1没有输出,所以对第二锁存部分43、电平移位器35、DA转换器36和电压跟随器37的左起第m+1端子没有输入和输出。
从第二锁存部分43的数据输出端Q’1至Q’m输出的数据被输入到电平移位器35的数据输入端U1至Um。另外,POL1在时段A期间处于高电平。由此,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段A相同。
因为POL2在时段B期间变为低电平(见图28),所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,第二锁存部分43借助于m个数据读取端Q2至Qm+1通过切换部分34从第一锁存部分63读取一行的数据。然后,第二锁存部分43从数据输出端Q’2至Q’m+1输出每个数据。此时,因为从切换部分34的输出端O1没有输出,所以对第二锁存部分43、电平移位器35、DA转换器36和电压跟随器37的最左侧端子没有输入和输出。
从第二锁存部分43的数据输出端Q’2至Q’m+1输出的数据被输入到电平移位器35的数据输入端U2至Um+1。另外,POL1在时段B期间处于高电平。因而,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段B相同。
此后,交替重复时段A和B的操作。
接着,将描述时段C和D(见图28)交替的帧。因为POL2在时段C期间处于高电平,所以第二锁存部分43通过切换部分34从数据读取端Q1至Qm读取一行的数据,并从数据输出端Q’1至Q’m输出每个数据。此时,POL1处于低电平。因而,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段C相同。
因为POL2在时段D期间变为低电平,所以第二锁存部分43通过切换部分34从数据读取端Q2至Qm+1读取一行的数据,并从数据输出端Q’2至Q’m+1输出每个数据。此时,POL1处于低电平。因而,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段D相同。
此后,在该帧中交替重复时段C和D的操作。
作为上述操作的结果,每帧中每个像素的极性状态变为与第六实施例等中相同。
本实施例也具有类似于第六实施例的效果。
另外,第十一实施例的每个变型也可应用于第十二实施例。
第十三实施例
图36是示出根据本发明第十三实施例的液晶显示装置的例子的示例图。将省略与第十二实施例中相同的组件的详细描述。在第十三实施例中,驱动装置包括移位寄存器81、第一锁存部分66、第二锁存部分43、切换部分34、电平移位器35、DA转换器36和电压跟随器37。
移位寄存器81和第一锁存部分66之间的连接模式与第十二实施例中相同。
第十三实施例的结构不同于第十二实施例之处在于切换部分34被布置在第二锁存部分43和电平移位器35之间。由于该布置,在第十三实施例中,第二锁存部分43具有m个数据读取端Q1至Qm和m个数据输出端Q’1至Q’m。第二锁存部分43的数据读取端Q1至Qm按照一一对应的关系连接到第一锁存部分66的输出端L’1至L’m。另外,第二锁存部分43的数据输出端Q’1至Q’m按照一一对应的关系连接到切换部分34的输入端I1至Im。
切换部分34的结构与第六和其他实施例中相同。在本实施例中,切换部分34的输出端O1至Om+1按照一一对应的关系连接到电平移位器35的数据输入端U1至Um+1。
电平移位器35、DA转换器36、电压跟随器37和第二显示面板2与第十一和第十二实施例中相同。这些组件之间的连接模式也与第十一和第十二实施例中相同。
如已经所述的,第十三实施例中POL1和POL2的电平变化也与图28所示的情况相同。将描述时段A和B(见图28)交替的帧。因为POL2在时段A期间变为高电平,所以切换部分34的任意输入端Ii连接到输出端Oi。因而,第二锁存部分43从数据读取端Q1至Qm捕捉一行的数据,并从数据输出端Q’1至Q’m输出每个数据。因为切换部分34处于上述状态,所以从数据输出端Q’1至Q’m输出的数据被输入到电平移位器35的数据输入端U1至Um。另外,POL1在时段A期间处于高电平。由此,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段A相同。注意,对电平移位器35、DA转换器36和电压跟随器37的左起第m+1端子没有输入和输出。
因为POL2在时段B期间变为低电平,所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,第二锁存部分43从数据读取端Q1至Qm捕捉一行的数据,并从数据输出端Q’1至Q’m输出每个数据。因为切换部分34处于上述状态,所以从数据输出端Q’1至Q’m输出的数据被输入到电平移位器35的数据输入端U2至Um+1。另外,POL1在时段B期间处于高电平。因而,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段B相同。注意,对电平移位器35、DA转换器36和电压跟随器37的最左侧端子没有输入和输出。
此后,在该帧中交替重复时段A和B的操作。
接着,将描述时段C和D(见图28)交替的帧。因为POL2在时段C期间变为高电平,所以切换部分34的任意输入端Ii连接到输出端Oi。因而,从第二锁存部分43的数据输出端Q’1至Q’m输出的数据被输入到电平移位器35的数据输入端U1至Um。另外,POL1在时段C期间处于低电平。由此,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段C相同。注意,对电平移位器35、DA转换器36和电压跟随器37的第m+1端子没有输入和输出。
因为POL2在时段D期间变为低电平,所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,从第二锁存部分43的数据输出端Q’1至Q’m输出的数据被输入到电平移位器35的数据输入端U2至Um+1。另外,POL1在时段D期间处于低电平。因而,电平移位器35、DA转换器36和电压跟随器37的操作与第六实施例中描述的时段D相同。注意,对电平移位器35、DA转换器36和电压跟随器37的最左侧端子没有输入和输出。
此后,交替重复时段C和D的操作。
作为上述操作的结果,每帧中每个像素的极性状态变为与第六实施例等中相同。
本实施例也具有类似于第六实施例的效果。
另外,第十一实施例的每个变型也可应用于第十三实施例。
第十四实施例
图37是示出根据本发明第十四实施例的液晶显示装置的例子的示例图。将省略与第十三实施例中相同的组件的详细描述。在第十四实施例中,驱动装置包括移位寄存器81、第一锁存部分66、第二锁存部分43、电平移位器35、切换部分34、DA转换器36和电压跟随器37。
移位寄存器81、第一锁存部分66和第二锁存部分43以及它们之间的连接模式与第十三实施例中相同。
第十四实施例的结构不同于第十三实施例之处在于切换部分34被布置在电平移位器35和DA转换器36之间。由于该布置,在第十四实施例中,电平移位器35具有m个数据输入端U1至Um和m个数据输出端U’1至U’m。电平移位器35的数据输入端U1至Um按照一一对应的关系连接到第二锁存部分43的数据输出端Q’1至Q’m。另外,电平移位器35的数据输出端U’1至U’m按照一一对应的关系连接到切换部分34的输入端I1至Im。
切换部分34的结构与第六和其他实施例中相同。在本实施例中,切换部分34的输出端O1至Om+1按照一一对应的关系连接到DA转换器36的数据输入端T1至Tm+1。
DA转换器36、电压跟随器37和第二显示面板2以及它们之间的连接模式与第十一实施例等中相同。
如已经所述的,第十四实施例中POL1和POL2的电平变化也与图28所示的情况相同。将描述时段A和B(见图28)交替的帧。因为POL2在时段A期间变为高电平,所以切换部分34的任意输入端Ii连接到输出端Oi。因而,第二锁存部分43从数据读取端Q1至Qm捕捉一行的数据,并将每个数据输入到电平移位器35的数据输入端U1至Um。电平移位器35移位输入的数据的电平,并从数据输出端U’1至U’m输出数据。因为切换部分34处于上述状态,所以从数据输出端U’1至U’m输出的数据被输入到DA转换器36的数据输入端T1至Tm。POL1在时段A期间处于高电平。因而,DA转换器36和电压跟随器37的操作与第六实施例中描述的时段A的操作相同。注意,对DA转换器36和电压跟随器37的左起第m+1端子没有输入和输出。
因为POL2在时段B期间变为低电平,所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,第二锁存部分43将一行的数据输入到电平移位器35的数据输入端U1至Um。电平移位器35移位输入的数据的电平,并从数据输出端U’1至U’m输出数据。因为切换部分34处于上述状态,所以从数据输出端U’1至’m输出的数据被输入到DA转换器的数据输入端T2至Tm+1。POL1在时段B期间处于高电平。因而,DA转换器36和电压跟随器37的操作与第六实施例中描述的时段B的操作相同。注意,对DA转换器36和电压跟随器37的最左侧端子没有输入和输出。
此后,在该帧中交替重复时段A和B的操作。
接着,将描述时段C和D(见图28)交替的帧。因为POL2在时段C期间变为高电平,所以切换部分34的任意输入端Ii连接到输出端Oi。因而,第二锁存部分43将一行的数据输入到电平移位器35的数据输入端U1至Um。电平移位器35移位输入的数据的电平,并从数据输出端U’1至U’m输出数据。因为切换部分34处于上述状态,所以从数据输出端U’1至U’m输出的数据被输入到DA转换器的数据输入端T1至Tm。POL1在时段C期间处于低电平。因而,DA转换器36和电压跟随器37的操作与第六实施例中描述的时段C相同。注意,对DA转换器36和电压跟随器37的左起第m+1端子没有输入和输出。
因为POL2在时段D期间变为低电平,所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,第二锁存部分43将一行的数据输入到电平移位器35的数据输入端U1至Um。电平移位器35移位输入的数据的电平,并从数据输出端U’1至U’m输出数据。因为切换部分34处于上述状态,所以从数据输出端U’1至U’m输出的数据被输入到DA转换器的数据输入端T2至Tm+1。POL1在时段D期间处于低电平。因而,DA转换器36和电压跟随器37的操作与第六实施例中描述的时段D相同。注意,对DA转换器36和电压跟随器37的最左侧端子没有输入和输出。
此后,交替重复时段C和D的操作。
作为上述操作的结果,每帧中每个像素的极性状态变为与第六实施例等中相同。
本实施例也具有类似于第六实施例的效果。
另外,第十一实施例的每个变型也可应用于第十四实施例。
第十五实施例
图38是示出根据本发明第十五实施例的液晶显示装置的例子的示例图。将省略与第十四实施例中相同的组件的详细描述。在第十五实施例中,驱动装置包括移位寄存器81、第一锁存部分66、第二锁存部分43、电平移位器35、DA转换器36、切换部分34和电压跟随器37。
移位寄存器81、第一锁存部分66和第二锁存部分43以及它们之间的连接模式与第十四实施例中相同。
第十五实施例的结构不同于第十四实施例之处在于切换部分34被布置在DA转换器36和电压跟随器37之间。由于该布置,在第十五实施例中,DA转换器36具有m个数据输入端T1至Tm和m个电势输出端T’1至T’m。除了数据输入端和电势输出端的数目分别少1以外,DA转换器36与第十四和其他实施例中相同。DA转换器36的数据输入端T1至Tm按照一一对应的关系连接到电平移位器35的数据输出端U’1至U’m。另外,DA转换器36的电势输出端T’1至T’m按照一一对应的关系连接到切换部分34的输入端I1至Im。
切换部分34的结构与第六和其他实施例中相同。在本实施例中,切换部分34的输出端O1至Om+1按照一一对应的关系连接到电压跟随器的电势输入端W1至Wm+1。
电压跟随器37和液晶显示面板2以及它们之间的连接模式与第十一实施例等中相同。
第十五实施例中控制信号从控制部分(图38中未示出)的输出模式与第八实施例相同。因而,POL1和POL2的电平变化与图31所示的情况相同。换言之,POL2在开始一帧时被设置为高电平,此后在每个STB周期(即,每个行选择时段)中交替切换。另外,每个STB周期中切换POL1。然后,交替重复帧F1(见图31)和帧F2(见图31),在帧F1中,当POL2变为高电平时,POL1也被设置为高电平,而当POL2变为低电平时,POL1也被设置为低电平,在帧F2中,当POL2变为高电平时,POL1被设置为低电平,而当POL2变为低电平时,POL1被设置为高电平。类似于其他实施例,POL2可在驱动装置侧生成。
下面描述时段E和F交替的帧F1(见图31)。首先将描述时段E。第二锁存部分43从第一锁存部分66读取一行的数据,并将每个数据输入到电平移位器35。电平移位器35移位输入的数据的电平,并将经过电平移位的每个数据输入到DA转换器36的数据输入端T1至Tm。除了时段E之外,该操作与时段F、G和H相同。DA转换器46将输入的数据转换为模拟电压,并输出模拟电压。因为POL1在时段E期间处于高电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出高于VCOM的电势(V0-V8等),并从左起每个偶数电势输出端T’2、T’4...输出低于VCOM的电势(V9-V17等)。因为POL2在时段E期间变为高电平,所以切换部分34的输入端Ii连接到输出端Oi。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从切换部分34的输出端O1至Om输出,并进一步从电压跟随器37的电势输出端V1至Vm输出。注意,从电势输出端Vm+1没有输出。
因为POL1在时段F期间处于低电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出低于VCOM的电势(V9-V17等),并从左起每个偶数电势输出端T’2、T’4...输出高于VCOM的电势(V0-V8等)。因为POL2在时段F期间变为低电平,所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从切换部分34的输出端O2至Om+1输出,并进一步从电压跟随器37的电势输出端V2至Vm+1输出。注意,从电势输出端V1没有输出。
此后,在帧F1中,交替重复时段E和F的操作。
接着,将描述时段G和H交替的帧F2(见图31)。因为POL1在时段G期间处于低电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出低于VCOM的电势(V9-V17等),并从左起每个偶数电势输出端T’2、T’4...输出高于VCOM的电势(V0-V8等)。另外,因为POL2在时段G期间变为高电平,所以切换部分34的任意输入端Ii连接到输出端Oi。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从切换部分34的输出端O1至Om输出,并进一步从电压跟随器37的电势输出端V1至Vm输出。注意,从电势输出端Vm+1没有输出。
因为POL1在时段H期间处于高电平,所以DA转换器46从左起每个奇数电势输出端T’1、T’3...输出高于VCOM的电势(V0-V8等),并从左起每个偶数电势输出端T’2、T’4...输出低于VCOM的电势(V9-V17等)。另外,因为POL2在时段H期间变为低电平,所以切换部分34的任意输入端Ii连接到输出端Oi+1。因而,从DA转换器46的电势输出端T’1至T’m输出的电势被从O2至Om+1输出,并进一步从电压跟随器37的电势输出端V2至Vm+1输出。注意,从电势输出端V1没有输出。
此后,在帧F2中,交替重复时段G和H的操作。
作为上述操作的结果,每帧中每个像素的极性状态变为与第六实施例等中相同。
本实施例也具有类似于第六实施例的效果。
另外,第十一实施例的每个变型也可应用于第十五实施例。当组合两个或更多条连续栅极线时,控制部分(或电势设置部分)可在逐一选择奇数群组中的每一行的时段期间将POL2设置为高电平,并在逐一选择偶数群组中的每一行的时段期间将POL2设置为低电平。然后,切换POL1电平的周期可与切换POL2电平的周期匹配。
另外,在第六和后续实施例的每个中,优选的是,在DA转换器36在垂直消隐间隔期间将每个电势输出端Ti’的输出电势一次性设置为最大电势(上面例子中的V0)和最小电势(上面例子中的V17)之间的电势之后,开始下一帧中电势的输出。特别优选的是,DA转换器36应在垂直消隐间隔期间将每个电势输出端Ti’的输出电势设置为VCOM(=(V0+V17)/2)。该设置能减少提供V0至V17的电源(图27等中未示出)上的负载。
为了将DA转换器36的每个电势输出端的输出电势一次性设置为最大电势和最小电势之间的电势,例如,DA转换器36可将一对相邻的两个输出端短路。
本发明也可应用于正常白色和正常黑色这两者。
根据本发明,液晶显示面板可被驱动为使得减少具有相同极性的连续像素的数目,同时减少功耗,并且可驱动液晶显示面板而不从输入图像数据的次序改变输出对应于图像数据的电势的次序。
上述实施例公开了如下本发明的特性结构:
(要点1)一种液晶显示装置,包括:有源矩阵液晶显示面板;以及驱动装置,用于驱动液晶显示面板,其中液晶显示面板包括:公共电极;被排列为矩阵的多个像素电极;以及源极线,被提供在每列像素电极中的像素电极的左侧和最右侧列像素电极的右侧,其中当像素电极的每一行或者每两个或更多个连续行被设置为一个群组时,奇数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中的预定侧上的源极线,并且偶数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中与预定侧相反的一侧上的源极线,以及驱动装置包括:电势输出部件,具有多个电势输出端,并被配置为按照以电势输出端的布置次序交替输出高于公共电极电势的电势和低于公共电极电势的电势的方式从每个电势输出端输出电势,其中从每个电势输出端输出对应于输入的像素值的电势;以及切换部件,具有多个输入端和在数目上比多个输入端多1的切换输出端,其中如果左起第k输入端被标记为Ik,左起第k和第k+1切换输出端被分别标记为Ok和Ok+1,输入端的数目被标记为n,并且k采用从1至n的每个值,则切换部件将输入端Ik连接到切换输出端Ok和Ok+1中的任一个,其中液晶显示面板的每条源极线连接到切换部件的相应切换输出端,电势输出部件根据逐一选择奇数群组中的每一行的时段或逐一选择偶数群组中的每一行的时段,在每个电势输出端处,在高于公共电极电势的电势的输出和低于公共电极电势的电势的输出之间切换,切换部件根据逐一选择奇数群组中的每一行的时段或逐一选择偶数群组中的每一行的时段,在要连接到每个输入端的切换输出端之间切换,以及电势输出部件在一行的选择时段期间,从每个电势输出端持续输出特定于与电势输出端相对应的像素值的电势。
(要点2)根据要点1的液晶显示装置,还包括控制部件,用于输出第一控制信号和第二控制信号,第一控制信号用来控制电势输出部件的每个电势输出端的电势被设置为高于还是低于公共电极电势,第二控制信号用来给出指令以确定输入端Ik连接到切换输出端Ok和Ok+1中的哪一个,其中,根据第一控制信号处于高电平还是低电平,电势输出部件在从左起奇数电势输出端输出高于公共电极电势的电势并从左起偶数电势输出端输出低于公共电极电势的电势、还是从左起奇数电势输出端输出低于公共电极电势的电势并从左起偶数电势输出端输出高于公共电极电势的电势之间切换,切换部件根据第二控制信号处于高电平还是低电平,在输入端Ik连接到切换输出端Ok和Ok+1之间切换,以及控制部件在逐一选择奇数群组中的每一行的时段和逐一选择偶数群组中的每一行的时段之间切换第一控制信号和第二控制信号的电平。
(要点3)根据要点2的液晶显示装置,其中控制部件在逐帧的基础上,在如下模式之间切换:即当第一控制信号被设置为高电平时第二控制信号也被设置为高电平、而当第一控制信号被设置为低电平时第二控制信号也被设置为低电平的输出控制信号的模式;以及当第一控制信号被设置为低电平时第二控制信号被设置为高电平、而当第一控制信号被设置为高电平时第二控制信号被设置为低电平的输出控制信号的模式。
(要点4)根据要点2或3的液晶显示装置,其中在选择时段之间切换时,控制部件将电势输出部件的电势输出端的输出置于高阻抗状态,并在电势输出端的输出处于高阻抗状态的同时切换第二控制信号的电平。
(要点5)根据要点1的液晶显示装置,还包括控制部件,用于输出用来控制电势输出部件的每个电势输出端的电势被设置为高于还是低于公共电极电势的第一控制信号,以及向电势输出部件通知帧的开始,其中电势输出部件输出第二控制信号,用来给出指令以确定输入端Ik连接到切换输出端Ok和Ok+1中的哪一个,根据第一控制信号处于高电平还是低电平,电势输出部件在从左起奇数电势输出端输出高于公共电极电势的电势并从左起偶数电势输出端输出低于公共电极电势的电势、还是从左起奇数电势输出端输出低于公共电极电势的电势并从左起偶数电势输出端输出高于公共电极电势的电势之间切换,切换部件根据第二控制信号处于高电平还是低电平,在输入端Ik连接到切换输出端Ok和Ok+1之间切换,控制部件在逐一选择奇数群组中的每一行的时段和逐一选择偶数群组中的每一行的时段之间切换第一控制信号的电平,以及当被通知帧的开始时,电势输出部件控制第二控制信号以将输入端Ik连接到切换输出端Ok,此后,在逐一选择奇数群组中的每一行的时段和逐一选择偶数群组中的每一行的时段之间切换第二控制信号的电平。
(要点6)根据要点5的液晶显示装置,其中控制部件在逐帧的基础上,在如下模式之间切换:即当所述第二控制信号变为高电平时所述第一控制信号被设置为高电平、而当所述第二控制信号变为低电平时所述第一控制信号被设置为低电平的输出所述控制信号的模式;以及当所述第二控制信号变为高电平时所述第一控制信号被设置为低电平、而当所述第二控制信号变为低电平时所述第一控制信号被设置为高电平的输出所述控制信号的模式。
(要点7)根据要点5或6的液晶显示装置,其中在选择时段之间切换时,控制部件将电势输出部件的电势输出端的输出置于高阻抗状态,以及电势输出部件在电势输出端的输出处于高阻抗状态的同时切换第二控制信号的电平。
(要点8)根据要点1至7中的任一个的液晶显示装置,其中按照如下方式将像素电极的每一行设置为一个群组:奇数行中的像素电极被连接到存在于像素电极两侧上的源极线之中的预定侧上的源极线,并且偶数行中的像素电极被连接到存在于像素电极两侧上的源极线之中与预定侧相反的一侧上的源极线。
(要点9)根据要点1至8中的任一个的液晶显示装置,其中提供两个或更多个驱动装置,各个驱动装置的切换部件被并排放置,以及在相邻两个切换部件之中,左手边切换部件的最右侧切换输出端和右手边切换部件的最左侧切换输出端连接到公共源极线。
(要点10)根据要点1至9中的任一个的液晶显示装置,其中电势输出部件在垂直消隐间隔期间将每个电势输出端的输出电势设置为在从电势输出端输出的最大电势和最小电势之间的电势。
(要点11)根据要点1至10中的任一个的液晶显示装置,其中电势输出部件在垂直消隐间隔期间在一对相邻的两个电势输出端之间短路。
(要点12)根据要点1至11中的任一个的液晶显示装置,其中在逐行的基础上,按同样的序列在液晶面板上布置R、G和B像素。
(要点13)根据要点1至11中的任一个的液晶显示装置,其中在预定数目的连续行之中按不同序列在液晶面板上布置R、G和B像素,并且重复预定数目的连续行中的R、G和B布局。
(要点14)根据要点1至11中的任一个的液晶显示装置,其中在液晶面板的每一行中仅仅布置R、G和B之中的一类像素。
(要点15)一种液晶显示装置,包括:有源矩阵液晶显示面板;以及驱动装置,用于驱动液晶显示面板,其中液晶显示面板包括:公共电极;被排列为矩阵的多个像素电极;以及源极线,被提供在每列像素电极中的像素电极的左侧和最右侧列像素电极的右侧,其中当像素电极的每一行或者每两个或更多个连续行被设置为一个群组时,奇数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中的预定侧上的源极线,并且偶数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中与预定侧相反的一侧上的源极线,驱动装置包括:DA转换器,用于输入与一行的每个像素值相对应的每个数据,将输入的数据转换为模拟电压,以及输出转换后的电势,其中根据输入到DA转换器的第一控制信号处于高电平还是低电平,DA转换器在从左起奇数电势输出端输出高于公共电极电势的电势并从左起偶数电势输出端输出低于公共电极电势的电势、还是从左起奇数电势输出端输出低于公共电极电势的电势并从左起偶数电势输出端输出高于公共电极电势的电势之间切换;以及切换部件,用于在使用像素电极左侧上的源极线设置像素电极的电势还是使用像素电极右侧上的源极线设置像素电极的电势之间切换,其中如果要驱动的像素列数被标记为m,则切换部件具有m个输入端和m+1的切换输出端,并且如果左起第k输入端被标记为Ik,左起第k和第k+1切换输出端被分别标记为Ok和Ok+1,并且k采用从1至m的每个值,则切换部件根据输入到切换部件的第二控制信号处于高电平还是低电平,在将输入端Ik连接到切换输出端Ok还是将输入端Ik连接到切换输出端Ok+1之间切换。
(要点16)根据要点15的液晶显示装置,其中驱动装置还包括电压跟随器,以及根据第二控制信号处于高电平还是低电平,电压跟随器的最左侧电势输出端的输出被置于高阻抗状态或者电压跟随器的最右侧电势输出端的输出被置于高阻抗状态。
(要点17)根据要点15的液晶显示装置,其中提供两个或更多个驱动装置,以及在相邻两个驱动装置之中,左手边驱动装置的最右侧电势输出端和右手边驱动装置的最左侧电势输出端连接到公共源极线。
(要点18)根据要点15的液晶显示装置,还包括:第一锁存部件,用于同时读取和保存R、G和B像素值,每个R、G和B像素值用于一个像素;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取每个R、G和B像素值,每个R、G和B像素值用于一个像素;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m+1个数据输入端和m+1个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第二锁存部件具有m个数据输出端,用于输出与一行的m个像素的像素值相对应的数据,DA转换器具有m+1个数据输入端和m+1个电势输出端,第二锁存部件的数据输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。
(要点19)根据要点15的液晶显示装置,还包括:第一锁存部件,用于同时读取和保存R、G和B像素值,每个R、G和B像素值用于一个像素;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取每个R、G和B像素值,每个R、G和B像素值用于一个像素;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m个数据输入端和m个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第二锁存部件具有m个数据输出端,用于输出与一行的m个像素的像素值相对应的数据,DA转换器具有m+1个数据输入端和m+1个电势输出端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。
(要点20)根据要点15的液晶显示装置,还包括:第一锁存部件,用于同时读取和保存R、G和B像素值,每个R、G和B像素值用于一个像素;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取每个R、G和B像素值,每个R、G和B像素值用于一个像素;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m个数据输入端和m个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第二锁存部件具有m个数据输出端,用于输出与一行的m个像素的像素值相对应的数据,DA转换器具有m个数据输入端和m个电势输出端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号和第二控制信号的电平在每次选择属于一个群组的所有行时交替切换,以及在一帧中,当第二控制信号处于高电平时,第一控制信号也变为高电平,而当第二控制信号处于低电平时,第一控制信号也变为低电平,并且在一帧之后的下一帧中,当第二控制信号处于高电平时,第一控制信号变为低电平,而当第二控制信号处于低电平时,第一控制信号变为高电平。
(要点21)根据要点15的液晶显示装置,还包括:第一锁存部件,用于同时读取和保存R、G和B像素值,每个R、G和B像素值用于一个像素;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取每个R、G和B像素值,每个R、G和B像素值用于一个像素;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m+1个数据输入端和m+1个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第一锁存部件具有m个像素值输出端,用于使得第二锁存部件读取像素值,第二锁存部件具有用于从第一锁存部件读取像素值的m+1个数据读取端以及用于输出与一行的像素的像素值相对应的数据的m+1个数据输出端,DA转换器具有m+1个数据输入端和m+1个电势输出端,第一锁存部件的像素值输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到第二锁存部件的数据读取端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。
(要点22)根据要点15的液晶显示装置,其中要驱动的像素的列数是3的倍数,以及液晶显示装置还包括:第一锁存部件,其中布置了m+1个锁存电路,每个锁存电路具有用于给出指令以读取像素值的数据读取指令信号的输入端、用于在数据读取指令信号被输入到输入端时读取所输入的一个像素的像素值的像素值读取端、以及像素值的输出端;移位寄存器,具有用于m/3个数据读取指令信号的信号输出端,并被配置为从每个信号输出端顺序地输出数据读取指令信号;移位寄存器输出切换部件,如果移位寄存器中左起第i信号输出端被标记为Ci并且i采用从1至m/3的每个值,则移位寄存器输出切换部件在第二控制信号处于高电平时将信号输出端Ci与第一锁存部件的第3·i-2、第3·i-1和第3·i锁存电路的输入端相连,或者在第二控制信号处于低电平时将信号输出端Ci与第一锁存部件的第3·i-1、第3·i和第3·i+1锁存电路的输入端相连;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m+1个数据输入端和m+1个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中切换部件的m个输入端连接到用于传输R的像素值的数据布线、用于传输G的像素值的数据布线和用于传输B的像素值的数据布线,切换部件的切换输出端按照一一对应的关系连接到第一锁存部件中各个锁存电路的像素值读取端,第二锁存部件具有用于从第一锁存部件读取像素值的m+1个数据读取端以及用于输出与一行的像素的像素值相对应的数据的m+1个数据输出端,DA转换器具有m+1个数据输入端和m+1个电势输出端,第一锁存部件中各个锁存电路的输出端按照一一对应的关系连接到第二锁存部件的数据读取端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及在第二控制信号在开始一帧时被设置为高电平之后,第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。在开机之后在第一帧中生成第二控制信号之前,移位寄存器输出切换部件和切换部件维持与第二控制信号处于高电平时相等的状态。
(要点23)根据要点15的液晶显示装置,还包括:第一锁存部件,具有用于给出指令以读取像素值的数据读取指令信号的m+1个输入端,并被配置为使得在输入数据读取指令信号时,第一锁存部件读取和保存与数据读取指令信号所输入的输入端相对应的一个像素的像素值;移位寄存器,具有用于数据读取指令信号的m个信号输出端,并被配置为从每个信号输出端顺序地输出数据读取指令信号;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m+1个数据输入端和m+1个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第一锁存部件具有m+1个像素值输出端,用于使得第二锁存部件读取像素值,第二锁存部件具有用于从第一锁存部件读取像素值的m+1个数据读取端以及用于输出与一行的像素的像素值相对应的数据的m+1个数据输出端,DA转换器具有m+1个数据输入端和m+1个电势输出端,移位寄存器的信号输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到第一锁存部件的输入端,第一锁存部件的像素值输出端按照一一对应的关系连接到第二锁存部件的数据读取端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及在第二控制信号在开始一帧时被设置为高电平之后,第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。在开机之后在第一帧中生成第二控制信号之前,切换部件维持与第二控制信号处于高电平时相等的状态。
(要点24)根据要点15的液晶显示装置,还包括:第一锁存部件,用于在逐个像素的基础上读取和保存像素值;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取一个像素的像素值;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m+1个数据输入端和m+1个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第一锁存部件具有m个像素值输出端,用于使得第二锁存部件读取像素值,第二锁存部件具有用于从第一锁存部件读取像素值的m+1个数据读取端以及用于输出与一行的像素的像素值相对应的数据的m+1个数据输出端,DA转换器具有m+1个数据输入端和m+1个电势输出端,第一锁存部件的像素值输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到第二锁存部件的数据读取端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。
(要点25)根据要点15的液晶显示装置,还包括:第一锁存部件,用于在逐个像素的基础上读取和保存像素值;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取一个像素的像素值;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m+1个数据输入端和m+1个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第二锁存部件具有用于输出与一行的m个像素的像素值相对应的数据的m个数据输出端,DA转换器具有m+1个数据输入端和m+1个电势输出端,第二锁存部件的数据输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。
(要点26)根据要点15的液晶显示装置,还包括:第一锁存部件,用于在逐个像素的基础上读取和保存像素值;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取一个像素的像素值;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m个数据输入端和m个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第二锁存部件具有用于输出与一行的m个像素的像素值相对应的数据的m个数据输出端,DA转换器具有m+1个数据输入端和m+1个电势输出端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号的电平在逐帧的基础上交替切换,以及第二控制信号的电平在每次选择属于一个群组的所有行时交替切换。
(要点27)根据要点15的液晶显示装置,还包括:第一锁存部件,用于在逐个像素的基础上读取和保存像素值;移位寄存器,用于顺序地输出数据读取指令信号,以指示第一锁存部件读取一个像素的像素值;第二锁存部件,用于从第一锁存部件一起读取一行的m个像素的像素值,并输出对应于每个像素值的数据;电平移位部件,具有m个数据输入端和m个数据输出端,并被配置为移位从数据输入端输入的数据的电平以及从数据输出端输出数据;以及电压跟随器,具有m+1个电势输入端和m+1个电势输出端,并被配置为从电势输出端输出与从电势输入端输入的电势相等的电势,其中第二锁存部件具有用于输出与一行的m个像素的像素值相对应的数据的m个数据输出端,DA转换器具有m+1个数据输入端和m+1个电势输出端,第二锁存部件的数据输出端按照一一对应的关系连接到电平移位部件的数据输入端,电平移位部件的数据输出端按照一一对应的关系连接到DA转换器的数据输入端,DA转换器的电势输出端按照一一对应的关系连接到切换部件的输入端,切换部件的切换输出端按照一一对应的关系连接到电压跟随器的电势输入端,电压跟随器的电势输出端连接到液晶显示面板的源极线,第一控制信号和第二控制信号的电平在每次选择属于一个群组的所有行时交替切换,以及在一帧中,当第二控制信号处于高电平时,第一控制信号也变为高电平,而当第二控制信号处于低电平时,第一控制信号也变为低电平,并且在一帧之后的下一帧中,当第二控制信号处于高电平时,第一控制信号变为低电平,而当第二控制信号处于低电平时,第一控制信号变为高电平。
(要点28)一种用于液晶显示面板的驱动装置,该液晶显示面板包括:公共电极;被排列为矩阵的多个像素电极;以及源极线,被提供在每列像素电极中的像素电极的左侧和最右侧列像素电极的右侧,其中当像素电极的每一行或者每两个或更多个连续行被设置为一个群组时,奇数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中的预定侧上的源极线,并且偶数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中与预定侧相反的一侧上的源极线,驱动装置包括:电势输出部件,具有多个电势输出端,并被配置为按照以电势输出端的布置次序交替输出高于公共电极电势的电势和低于公共电极电势的电势的方式从每个电势输出端输出电势,其中从每个电势输出端输出对应于输入的像素值的电势;以及切换部件,具有多个输入端和在数目上比多个输入端多1的切换输出端,其中如果左起第k输入端被标记为Ik,左起第k和第k+1切换输出端被分别标记为Ok和Ok+1,输入端的数目被标记为n,并且k采用从1至n的每个值,则切换部件将输入端Ik连接到切换输出端Ok和Ok+1中的任一个,其中电势输出部件根据逐一选择奇数群组中的每一行的时段或逐一选择偶数群组中的每一行的时段,在每个电势输出端处,在高于公共电极电势的电势的输出和低于公共电极电势的电势的输出之间切换,切换部件根据逐一选择奇数群组中的每一行的时段或逐一选择偶数群组中的每一行的时段,在要连接到每个输入端的切换输出端之间切换,以及电势输出部件在一行的选择时段期间,从每个电势输出端持续输出特定于与电势输出端相对应的像素值的电势。
(要点29)根据要点28的用于液晶显示面板的驱动装置,还包括控制部件,用于输出第一控制信号和第二控制信号,第一控制信号用来控制电势输出部件的每个电势输出端的电势被设置为高于还是低于公共电极电势,第二控制信号用来给出指令以确定输入端Ik连接到切换输出端Ok和Ok+1中的哪一个,其中,根据第一控制信号处于高电平还是低电平,电势输出部件在从左起奇数电势输出端输出高于公共电极电势的电势并从左起偶数电势输出端输出低于公共电极电势的电势、还是从左起奇数电势输出端输出低于公共电极电势的电势并从左起偶数电势输出端输出高于公共电极电势的电势之间切换,切换部件根据第二控制信号处于高电平还是低电平,在输入端Ik连接到切换输出端Ok和Ok+1之间切换,以及控制部件在逐一选择奇数群组中的每一行的时段和逐一选择偶数群组中的每一行的时段之间切换第一控制信号和第二控制信号的电平。
(要点30)一种用于液晶显示面板的驱动装置,该液晶显示面板包括:公共电极;被排列为矩阵的多个像素电极;以及源极线,被提供在每列像素电极中的像素电极的左侧和最右侧列像素电极的右侧,其中当像素电极的每一行或者每两个或更多个连续行被设置为一个群组时,奇数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中的预定侧上的源极线,并且偶数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中与预定侧相反的一侧上的源极线,驱动装置包括:DA转换器,用于输入与一行的每个像素值相对应的每个数据,将输入的数据转换为模拟电压,以及输出转换后的电势,其中根据输入到DA转换器的第一控制信号处于高电平还是低电平,DA转换器在从左起奇数电势输出端输出高于公共电极电势的电势并从左起偶数电势输出端输出低于公共电极电势的电势、还是从左起奇数电势输出端输出低于公共电极电势的电势并从左起偶数电势输出端输出高于公共电极电势的电势之间切换;以及切换部件,用于在使用像素电极左侧上的源极线设置像素电极的电势还是使用像素电极右侧上的源极线设置像素电极的电势之间切换,其中如果要驱动的像素列数被标记为m,则切换部件具有m个输入端和m+1个切换输出端,并且如果左起第k输入端被标记为Ik,左起第k和第k+1切换输出端被分别标记为Ok和Ok+1,并且k采用从1至m的每个值,则切换部件根据输入到切换部件的第二控制信号处于高电平还是低电平,在将输入端Ik连接到切换输出端Ok还是将输入端Ik连接到切换输出端Ok+1之间切换。
(要点31)根据要点30的用于液晶显示面板的驱动装置,还包括电压跟随器,其中,根据第二控制信号处于高电平还是低电平,电压跟随器的最左侧电势输出端的输出被置于高阻抗状态或者电压跟随器的最右侧电势输出端的输出被置于高阻抗状态。
(要点32)一种液晶显示面板,包括:公共电极;被排列为矩阵的多个像素电极;以及源极线,被提供在每列像素电极中的像素电极的左侧和最右侧列像素电极的右侧;以及切换部件,具有多个输入端和在数目上比多个输入端多1的切换输出端,其中如果左起第k输入端被标记为Ik,左起第k和第k+1切换输出端被分别标记为Ok和Ok+1,输入端的数目被标记为n,并且k采用从1至n的每个值,则切换部件将输入端Ik连接到切换输出端Ok和Ok+1中的任一个,其中当像素电极的每一行或者每两个或更多个连续行被设置为一个群组时,奇数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中的预定侧上的源极线,并且偶数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中与预定侧相反的一侧上的源极线,每条源极线连接到切换部件的相应切换输出端,切换部件根据逐一选择奇数群组中的每一行的时段或逐一选择偶数群组中的每一行的时段,在要连接到每个输入端的切换输出端之间切换。
(要点33)一种液晶显示面板,包括:公共电极;被排列为矩阵的多个像素电极;以及源极线,被提供在每列像素电极中的像素电极的左侧和最右侧列像素电极的右侧,其中当像素电极的每一行或者每两个或更多个连续行被设置为一个群组时,奇数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中的预定侧上的源极线,并且偶数群组的每一行中的像素电极被连接到存在于像素电极两侧上的源极线之中与预定侧相反的一侧上的源极线,在源极线之中,特定奇数源极线具有两个分支部分,以与不同的驱动装置相连。
虽然已经参照每个上述实施例和变型描述了本发明,但本发明不是要限制于每个上述实施例和变型。本领域技术人员可预期的任何变化可在本发明的范围内添加到每个上述实施例和变型。
本发明优选地应用于有源矩阵液晶显示装置。例如,本发明可应用于TFT液晶显示装置、使用TFT液晶显示装置的电子纸、和手持液晶显示装置。注意,这些仅仅是示例性的例子,本发明也可应用于中等和大尺寸液晶显示装置。