CN102043088B

CN102043088B - 过电流检测电路

Info

Publication number: CN102043088B
Application number: CN201010545332A
Authority: CN
Inventors: 王钊
Original assignee: Wuxi Vimicro Corp
Current assignee: Wuxi Zhonggan Microelectronics Co Ltd
Priority date: 2010-11-15
Filing date: 2010-11-15
Publication date: 2012-08-29
Anticipated expiration: 2030-11-15
Also published as: CN102043088A

Abstract

本发明提供一种过电流检测电路，其包括第一输入电压电路、第二输入电压电路以及比较器，第一输入电压电路和第二输入电压电路分别向比较器的第一输入端和第二输入端提供第一输入电压和第二输入电压，所述比较器为具有输入偏差比较器，其比较第一输入电压和第二输入电压输出比较结果信号。

Description

过电流检测电路

【技术领域】

本发明涉及电子电路领域，特别是关于一种电池保护电路中的放电过流检测电路。

【背景技术】

图1是一种锂电池的结构图，锂电池由电池保护电路和电芯组成，电池保护电路包含电池保护芯片和功率器件MOS管MD和MC，虚线框内为电池保护芯片。电池保护芯片包含过充电检测电路，过电流检测电路，充电过流检测电路，放电过流检测电路，控制电路。锂电池连接负载RL后未出现异常状态时，MC和MD处于导通状态，锂电池对负载RL放电，放电电流如图箭头所示，MC和MD导通时存在导通电阻，所以放电电流在MC和MD上会形成电压降。放电电流越大，MC和MD上的电压降越大，即节点VM比节点G的电压高得越多。放电过流电路通过检测VM相对G的电压来检测是否出现放电过流情况。当检测到放电电流过大时，控制电路关闭MD来禁止放电。

如图2所示，其显示图1所示的锂电池结构中的过电流检测电路的结构图。其中图2中的G点连接至电芯的负极，VM连接至充电器或负载的负极，即电池的输出负极。V连接至电芯的正极和电池输出正极。VM和G端之间连接着前述图1中的MOS开关MC和MD，当放电电流越大时，在MOS开关(导通时等效为电阻)上电压降越大。当VM和G端的电压差达到一定放电过流保护阈值时，电池保护电路判断为放电过流保护。其中图3为图2所示的电路中的比较器Com1的详细结构图，在图2中，电流I1和I2为基于V_bc/Rb的电流。比较器Com1的正端输入电压为V2＝VM+|V_GSP2|-V_be2，比较器Com1负端输入电压V1＝0+V_GSP1+V_be*R1/Rb-V_be1，其中VM为VM节点的电压，V_GSP2为MP2的栅源电压，V_GSP1为MP1的栅源电压，V_be1为NPN1的基极-发射极电压，V_be2为NPN2的基极-发射极电压。设计中一般让I1等于I2，MP1和MP2的宽度和长度都相等，并在版图设计时尽量让MP1和MP2匹配，这样尽量满足V_GSP1＝V_GSP2。在比较器的两个输入端的电压V1＝V2时比较器翻转，所以比较器翻转时VM＝V_be*R1/Rb+ΔV_be，其中ΔV_be＝V_be2-V_be1，设计中NPN2的V_be2为负温度系数，ΔV_be为正温度系数，通过设计调节R1/Rb可得到温度补偿的VM翻转阈值，此阈值即过电流放电阈值。但是，上述推导忽略了一些晶体管的失配，实际中一些重要晶体管对的失配会降低过电流放电阈值精度，使得芯片间的差异变大。比较重要的晶体管失配对包括：图2中的MP1和MP2，图2中的NPN1和NPN2，图3中的MP21和MP22，这样可以看出至少存在3级失配的可能。晶体管的失配是指在大规模生产中，实际芯片中晶体管之间存在差异。此差异在大量芯片中一般在一定范围内呈随机分布。越多级的失配导致过电流放电阈值的精度越差。本发明的目的在于减小失配级数。

【发明内容】

本发明的目的在于提供一种减小失配级数的过电流检测电路。

为达成前述目的，本发明一种过电流检测电路，其包括：

比较器，其包括第一输入端和第二输入端以及输出端

第一输入电压电路，其包括第一电流源和与第一电流源串联的第一晶体管，第一电流源与第一晶体管的连接点与比较器的第一输入端连接向比较器的第一输入端提供第一输入电压；

第二输入电压电路，其包括第二电流源和与第二电流源串联的第二晶体管，第二电流源与第二晶体管的连接点与比较器的第二输入端连接向比较器的第二输入端提供第二输入电压；

所述比较器比较第一输入端和第二输入端的输入电压输出比较结果信号，其中所述比较器为具有输入偏差的比较器。

进一步地，所述比较器包括第一差分输入三极管和第二差分输入三极管，所述第一差分输入三极管的基极作为所述比较器的第一输入端，所述第二差分输入三极管的基极作为所述比较器的第二输入端，所述第一差分输入三极管的射极经过一个电阻与第二差分输入三极管的射极共同连接于一个电流源。

进一步地，所述第二差分输入三极管的基极发射极电压大于第一差分输入三极管的基极发射极电压。

进一步地，所述第一差分输入三极管的集电极连接于第一电流支路，第二差分输入三极管的集电极连接于第二电流支路，所述第一电流支路与第二电流支路构成电流镜，第二电流支路的输出端作为比较器的输出端。

进一步地，所述第一电流支路和第二电流支路构成级联电流镜。

为达成前述目的，本发明一种过电流检测电路，其包括：

比较器，其包括第一输入端和第二输入端以及输出端；

第一输入电压电路，其包括顺序串联的第一电流源、电阻以及第一晶体管，第一电流源与电阻的连接点与比较器的第一输入端连接向比较器的第一输入端提供第一输入电压；

本发明的过电流检测电路相对于现有的电路，将现有的比较器变为本发明具有输入偏差的比较器，可以在保证与现有技术相同的过电流阀值的情况下减小比较器的失配级数。

【附图说明】

图1是现有的锂电池的保护电路的结构示意图。

图2是图1所示的电池结构中的过电流检测电路的结构图。

图3是图2所示的过电流检测电路中的比较器的结构图。

图4是本发明过电流检测电路的结构图。

图5是图4所示本发明过电流检测电路中比较器的结构图。

图6是本发明过电流检测电路的另一实施例的结构图。

图7是图6所示本发明过电流检测电路中比较器的结构图。

【具体实施方式】

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

请参阅图4所示，其显示本发明过电流检测电路的一个实施例的结构，如图所示，本发明过电流检测电路包括第一电压输入电路、第二电压输入电路以及一个比较器。

第一电压输入电路包括一个第一电流源I31，第一电流源I31的一端连接于电源V，第一电流源I31的另一端经过一个电阻R1与第一晶体管MP31的源极相连，第一晶体管MP31的栅极和漏极与一个第二电源G相连，其中第一晶体管的衬底与源极相连。前述第一电流源与电阻R1相连的节点作为比较器的第一输入端V1。

第二电压输入电路包括一个第二电流源I32，第二电流源I32的一端连接于电源V，第二电流源I32的另一端与第二晶体管MP32的源极相连，第二晶体管MP32的栅极连接一个控制电压VM，第二晶体管MP32的漏极与一个第二电源G相连，其中第二晶体管MP32的衬底与源极相连。前述第二电流源I32与第二晶体管MP32的源极相连的节点作为比较器的第二输入端V2。

在实际应用中，例如用于电池保护电路中，前述G点是连接于电池的负极，前述VM是连接于负载的负极或者充电器的负极。前述比较器需要比较的实际是G点与VM点的电压。

所述比较器包括第一输入端V1、第二输入端V2以及一个输出端EDI。当比较器的第一输入端V1和第二输入端V2的电压V1+ΔV＝V2时比较器发生翻转，其中ΔV是比较器Com1的输入偏差值。

请参阅图5所示，其显示本发明图4所示的过电流检测电路中的具有输入偏差的比较器的具体结构图。如图所示，本发明的过电流检测电路中的比较器包括第一输入端V1、第二输入端V2。第一输入端V1连接于第一三极管NPN1的基极，第二输入端V2连接于第二三极管NPN2的基极。第一三极管NPN1和第二三极管NPN2的射极共同连接于一个第一电流源I41的一端，该第一电流源I41的另一端接地。

第一三极管NPN1的集电极连接于一个第二电流支路的节点N2，第二三极管NPN2的集电极连接于一个第一电流支路的节点N1。

其中第一电流支路包括一个第一PMOS晶体管MP41、第三PMOS晶体管MP43；第二电流支路包括一个第二PMOS晶体管MP42、第四PMOS晶体管MP44。

第一PMOS晶体管MP41的源极和衬底均连接于一个电源VDD，第一PMOS晶体管MP41的栅极与第二电流支路的第二PMOS晶体管MP2的栅极相连，第一PMOS晶体管MP41的漏极与第三PMOS晶体管MP43的源极相连。第一PMOS晶体管MP41的漏极与第三PMOS晶体管MP43的源极相连的节点即前述与第二三极管集电极相连的节点N1。第三PMOS晶体管MP43的衬底连接前述电源VDD，第三PMOS晶体管MP43的栅极与第二电流支路的第四PMOS晶体管MP4的栅极相连，第三PMOS晶体管MP43的漏极通过一个电阻R41与一个第二电流源I42的一端相连，所述第二电流源的另一端接地。其中第三PMOS晶体管MP43与电阻R41相连的节点与第一PMOS晶体管的栅极相连，电阻R41与第二电流源I42相连的节点与第三PMOS晶体管MP3的栅极相连。

第二PMOS晶体管MP42的源极和衬底均连接于电源VDD，第二PMOS晶体管MP42的栅极与第一电流支路的第一PMOS晶体管MP1的栅极相连，第二PMOS晶体管MP42的漏极与第四PMOS晶体管MP44的源极相连。第二PMOS晶体管MP42的漏极与第四PMOS晶体管MP44的源极相连的节点即前述与第一三极管集电极相连的节点N2。第四PMOS晶体管MP44的衬底连接前述电源VDD，第四PMOS晶体管MP44的栅极与第一电流支路的第三PMOS晶体管MP3的栅极相连，第四PMOS晶体管MP44的漏极与一个第三电流源I43的一端相连，所述第三电流源I43的另一端接地。其中第四PMOS晶体管MP44的漏极经过两个串联的反相器INV1、INV2作为比较器的输出端。

需注意的是比较器输入对管NPN1和NPN2具有不同的发射极面积，这样形成了输入偏差，比较器的输入偏差电压ΔV等于NPN1和NPN2的基极-发射极电压之差。这种比较器不是在两输入电压相等时翻转时，而其翻转条件为V2-V_be2＝V1-V_be1，即V2＝V1+ΔV_be，其中ΔV_be＝V_be2-V_be1。这里的ΔV_be即为比较器的输入偏差电压。对于双极型晶体管来说，其基极-发射极电压正比于发射极电流密度。本发明中如果MP41和MP42的电流镜复制比例为1∶1，电流源I43的电流也等于电流源I44的电流，比较器翻转时，NPN1和NPN2的发射极电流相等。对于本发明，NPN2的发射极面积设计得比NPN1的发射极面积小，这样NPN2的发射极电流密度则较大，从而满足V_be2＞V_be1，即ΔV_be＞0的要求。而根据图4所示，V1＝0+R1*I1+|V_GSP1|，V2＝VM+|V_GSP2|，所以比较器翻转时，VM＝R1*I1+ΔV_be，而I1＝I2＝V_be/Rb，所以VM＝V_be*(R1/Rb)+ΔV_be。可以看出本发明可以实现理想情况下与图2相同的过电流放电阈值。

如图5所示，为了实现较低的电源工作电压，这里采用了折叠级联的差分输入级结构。MP41和MP42可以设计为宽度和长度相等，也可以设计成长度相等，宽度存在一定的比例，即设计此电流镜(由MP41和MP42构成的电流镜)复制比例不等于1。如果设计成存在一定比例，则此比例会影响NPN2和NPN1的基极-发射极电压差，即影响比较器的输入偏差电压。假设MP42与MP41的电流比例为K∶1，比较器翻转是由于INV1的输入节点电压决定的，而此节点电压由MP44的电流和电流源I44的竞争所决定。当上端MP44的电流大于下端I44的电流时，INV1的输入节点就变成高电平，比较器输出端EDI也变成高电平；当上端MP44的电流小于下端I44的电流时，INV1的输入节点就变成低电平，比较器输出端EDI也变成低电平。所以比较器的翻转条件为上端MP44等于下端电流I44。根据KCL定理，MP41的电流等于I_NPN2+I43，其中I_NPN2为NPN2的集电极电流，I43为电流源I43的电流值。经过电流镜镜像后MP42的电流等于K.(I_NPN2+I43)。MP44电流等于K*(I_NPN2+I43)-I_NPN1，其中I_NPN1为NPN1的电流值。根据翻转条件，可得K*(I_NPN2+I43)-I_NPN1＝I44，其中I44为电流源I44的电流，如果设计满足I44＝K*I43，则可以实现I_NPN1＝K*I_NPN2。由于双极性晶体管的基极-发射极电压差依赖于其发射极电流密度，所以也可以通过设定K值来实现不同的比较器输入偏差电压值。MP43和MP44的宽长比之比应设计等于MP41和MP42的宽长比之比。I43与I44的电流比例应该设计等于MP41和MP42的宽长比之比。MP41～MP44和R41构成级联电流镜，R41为此级联电流镜提供偏置电压。对于电源工作电压无需太低的应用中，其他简单差分输入级结构也适用于本发明具有输入偏差的比较器中。

考虑失配情况，图4结构的主要影响过电流放电阈值的精度的晶体管对包括：图4中的MP31和MP32，图5中的NPN1和NPN2。所以本发明把失配级数减小到2级。比现有技术失配级数少。在大规模量产时可以提高电流放电阈值的精度。

请参阅图6所示，其显示本发明过电流检测电路的另一实施例的结构图。由于图6所示的结构与图4所示的结构基本相同，其中与图4相同的元件及结构使用的标号相同，其中相同的部分不再重复说明。图6所示的结构与图4所示的本发明的过电流检测电路的区别在于，图6中的过电流检测电路的第一电压输入电路比图4中所示的过电流检测电路的第一电压输入电路中减少了电阻R1。如图7所示，其显示图6所示的过电流检测电路中具有输入偏差的比较器的结构图。由于图7所示的结构与图5所示的结构基本相同，其中图7与图5相同的元件及结构使用的标号相同，相同的部分不再重复说明。图7所示的结构与图5所示的比较器的区别在于，在第二三极管的射极与第一电流源之间设置有前述电阻R1。

在图7所示的过电流检测电路中，假设第一PMOS晶体管MP41和第二PMOS晶体管MP42的宽长比相等，第一PMOS晶体管MP41和第二PMOS晶体管MP42为1∶1的电流镜，在比较器发生翻转时，R1上的电流为I41/2，其中I41为电流源I41的电流值。比较器翻转时，V2-V_be2-R1.(I42/2)＝V1-V_be1，则V2＝V1+V_be.(R1/Rb)+ΔV_be，结合图6所示，V2＝VM+|V_GSP2|，V1＝|V_GSP1|，在|V_GSP2|＝|V_GSP1|的情况下，最终VM＝Vbe.(R1/Rb)+ΔV_be可以看出本发明可以实现理想情况下与图2相同的过电流放电阈值。只是在本发明的实施例中第一电流源I41需要采用2V_be/Rb的电流。在非理想情况下，其影响过电流放电阈值的精度的晶体管对包括：图6中的MP1和MP2，图7中的NPN1和NPN2。其失配级数仍为两级，优于现有技术中的三级失配。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims

1.一种过电流检测电路，其包括：

比较器，其包括第一输入端和第二输入端以及输出端；

2.如权利要求1所述的过电流检测电路，其特征在于：所述比较器包括第一差分输入三极管和第二差分输入三极管，所述第一差分输入三极管的基极作为所述比较器的第一输入端，所述第二差分输入三极管的基极作为所述比较器的第二输入端；所述第一差分输入三极管的射极经过一个电阻与第二差分输入三极管的射极共同连接于一个电流源。

3.如权利要求2所述的过电流检测电路，其特征在于：所述第二差分输入三极管的基极发射极电压大于第一差分输入三极管的基极发射极电压。

4.如权利要求2所述的过电流检测电路，其特征在于：所述第一差分输入三极管的集电极连接于第一电流支路，第二差分输入三极管的集电极连接于第二电流支路，所述第一电流支路与第二电流支路构成电流镜，第二电流支路的输出端作为比较器的输出端。

5.如权利要求4所述的过电流检测电路，其特征在于：所述第一电流支路和第二电流支路构成级联电流镜。

6.一种过电流检测电路，其包括：

比较器，其包括第一输入端和第二输入端以及输出端；

7.如权利要求6所述的过电流检测电路，其特征在于：所述比较器包括第一差分输入三极管和第二差分输入三极管，所述第一差分输入三极管的基极作为所述比较器的第一输入端，所述第二差分输入三极管的基极作为所述比较器的第二输入端；所述第一差分输入三极管的射极与第二差分输入三极管的射极共同连接于一个电流源。

8.如权利要求7所述的过电流检测电路，其特征在于：所述第二差分输入三极管的基极发射极电压大于第一差分输入三极管的基极发射极电压。

9.如权利要求7所述的过电流检测电路，其特征在于：所述第一差分输入三极管的集电极连接于第一电流支路，第二差分输入三极管的集电极连接于第二电流支路，所述第一电流支路与第二电流支路构成电流镜，第二电流支路的输出端作为比较器的输出端。

10.如权利要求9所述的过电流检测电路，其特征在于：所述第一电流支路和第二电流支路构成级联电流镜。