CN102033264A - 脊型光波导和倒锥耦合器集成的制作方法 - Google Patents
脊型光波导和倒锥耦合器集成的制作方法 Download PDFInfo
- Publication number
- CN102033264A CN102033264A CN2009100931765A CN200910093176A CN102033264A CN 102033264 A CN102033264 A CN 102033264A CN 2009100931765 A CN2009100931765 A CN 2009100931765A CN 200910093176 A CN200910093176 A CN 200910093176A CN 102033264 A CN102033264 A CN 102033264A
- Authority
- CN
- China
- Prior art keywords
- mask pattern
- optical waveguide
- sides
- ridge
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
一种脊型光波导和倒锥耦合器集成的制作方法,包括如下步骤:步骤1:在衬底上旋涂一层光刻胶,利用光刻技术形成第一掩膜图形,该第一掩膜图形表面的一侧为矩形另一侧为锥形;步骤2:利用刻蚀技术将掩膜图形长方向两侧的衬底刻蚀掉,刻蚀深度小于衬底的厚度,在掩膜图形两侧形成平板区;步骤3:在衬底上再旋涂一层光刻胶,利用光刻技术在掩膜图形的矩形区及其两侧的平板区形成第二掩膜图形;步骤4:利用刻蚀技术将掩膜图形的锥形部分的两侧平板区刻蚀掉;步骤5:去掉第一及第二掩膜图形,完成器件的制作。
Description
技术领域
本发明涉及集成光学领域,提供了一种脊型光波导和倒锥耦合器集成的制作方法。
背景技术
在光学领域,经常会遇到不同截面尺寸的光波导的光耦合问题,由于不同光波导截面尺寸的不一致,当大尺寸光波导的光耦合进小尺寸的光波导中时,会造成很大的光损耗。
还有就是会遇到不同结构的光波导。脊型光波导的大体形状如‘凸’字形,隆起的中间区域为主要的导光区域,称为内脊区或脊型区,而脊型区的两旁是开放延伸的,在其间传输的光很少,称为平板区。此结构的优点是大大放宽了光在其间传输的单模条件,因此可以把波导尺寸做得适当大一些,这在一定程度上可以提高和光纤的耦合效率。在做有源器件的时候,平板区还能成为掺杂区域,做上电极结构,所以脊型光波导应用广泛。条形光波导,顾名思义,就是横截面为矩形的长条状的光波导。由于其工艺简单,所以应用也相当广泛。并且倒锥耦合器用的就是条形光波导。当光传输到用于倒锥耦合器的条形光波导的尖端时,光场会去局域化,从而光场会从条形光波导中溢出,形成大截面的光场传输模式,这样就大大地提高了其和光纤或其他大尺寸波导的耦合效率。
近年来热点研究的集成光电子学领域,由于硅高效光源的研究尚待突破,目前现实的方法就是引入外来光源,将光通过光纤耦合进芯片的硅基光回路和器件中,耦合问题便成为硅基光互连的瓶颈。为满足单模条件,硅基条形波导的芯层截面必须满足<300nm×300nm,而这么小的尺寸和光纤(芯径9μm)的直接耦合,耦合损耗高达20dB。这一切归因于光纤和波导的模式失配和有效折射率失配带来的辐射模和背反射。国内外研制出了许多各种不同结构的光耦合器如楔形耦合器、棱镜耦合器、透镜耦合器、光栅耦合器等。这些耦合器特性各不相同,总的发展趋势是追求耦合损耗低、器件尺寸小、对准误差不敏感和制作简便。
最近,SOI(Silicon On Insulator)基的倒锥形结构耦合器研究发展的很快,已将耦合损耗降低到了1dB以下,成为效率最高的耦合器。其制作方法就是将器件结构都做在顶层硅上。当顶层硅某一长条区域两边的顶层硅材料被刻蚀完全后,就形成条形光波导;当顶层硅某一长条区域两边的顶层硅材料被刻蚀掉一部分后,就形成脊型光波导。而此结构的工作机理就是将条形光波导芯层的截面逐渐减小,直到和光纤连接的端口小到使其中的光场去局域化,形成消逝场,从而增加了波导中光的模场与光纤中的模场的重叠程度,增大了耦合效率,故又可称其为模斑变换器。并且由于尖端波导中的光溢出到了二氧化硅包层中,使其中的光的有效折射率更加接近光纤中的有效折射率,所以又减小了耦合处的背反射。
NTT公司在08年把耦合损耗一下从7.5dB减小到惊人的0.7dB,可以说解决了长期以来困扰着光子集成中的小尺寸波导和光纤耦合的问题。其工艺细节是在SOI的平台上将原来脊型波导的平板区刻掉,使其形成适合倒锥形结构的条形波导,然后逐渐减小其横截面,使其在300μm长度内将横截面积从600nm(宽)×200nm(高)减小到80nm(宽)×200nm(高)。实验测得尽管在耦合端面处观察到了少许的反射损耗,但脊型波导过渡到条形波导的那个台阶结构的损耗可以忽略不计。
在传统的制作和脊型光波导集成的倒锥耦合器的过程中,由于倒锥耦合器是条形光波导,没有脊型光波导两边的平板区,所以这种刻蚀深度的不一致性就要求我们进行两次光刻和刻蚀,第一次光刻和刻蚀制作出脊型光波导,第二次光刻和刻蚀制作出为条形光波导的倒锥耦合器。在这样的过程中,二次光刻的套刻是二维精度的,而且和光波导方向水平垂直的套刻误差所带来的后果是很严重的,甚至造成光波导结构的不通光。至于沿着光波导的那个方向上的误差,给此光波导结构带来的影响却是很小的。所以消除和光波导方向水平垂直的套刻误差是至关重要的。
发明内容
本发明的目的在于,提供一种脊型光波导和倒锥耦合器集成的制作方法,其可消除光波导方向水平垂直的套刻误差。
本发明提供一种脊型光波导和倒锥耦合器集成的制作方法,包括如下步骤:
步骤1:在衬底上旋涂一层光刻胶,利用光刻技术形成第一掩膜图形,该第一掩膜图形表面的一侧为矩形另一侧为锥形;
步骤2:利用刻蚀技术将掩膜图形长方向两侧的衬底刻蚀掉,刻蚀深度小于衬底的厚度,在掩膜图形两侧形成平板区;
步骤3:在衬底上再旋涂一层光刻胶,利用光刻技术在掩膜图形的矩形区及其两侧的平板区形成第二掩膜图形;
步骤4:利用刻蚀技术将掩膜图形的锥形部分的两侧平板区刻蚀掉;
步骤5:去掉第一及第二掩膜图形,完成器件的制作。
其中所述的衬底为硅或砷化镓半导体材料。
其中掩膜图形为光刻胶掩膜或二氧化硅掩膜。
本发明是在制作和脊型光波导集成的倒锥耦合器的过程中,保留第一次光刻留下的保护倒锥形结构条形光波导的光刻胶,从而在第二次光刻的过程中将二次套刻的对准精度从二维变为沿条形波导的一维方向,由于没有了条形光波导和脊型光波导的对准误差,且条形光波导和脊型光波导在沿条形光波导的方向的衔接处的位置的精度对整个集成器件结构的功能影响不大,所以大大降低了集成倒锥耦合器结构的工艺难度,提高了成品率。
附图说明
为进一步说明本发明的内容及特点,以下结合附图及实施例对本发明作详细的描述,其中:
图1给出了第一次光刻和刻蚀后示意图;
图2给出了第二次光刻和刻蚀后示意图;
图3给出了集成器件最终图;
图4(a)给出了传统二次套刻工艺误差效果图;
图4(b)为本发明没有套刻工艺误差的效果图。
具体实施方式
本发明涉及一种脊型光波导和倒锥耦合器集成的制作方法,其针对的总体结构包括:一个脊型光波导,一个和脊型光波导无缝连接的倒锥条形光波导。在实际用途或测试中还有一个与倒锥条形光波导实现光耦合的接收端或发射端。其中,脊型光波导的两侧部分被称作平板区。
请参阅图1至图3,本发明一种脊型光波导和倒锥耦合器集成的制作方法,包括如下步骤:
步骤1:在衬底1上旋涂一层光刻胶,利用光刻技术形成第一掩膜图形2,该第一掩膜图形2表面的一侧为矩形另一侧为锥形(参阅图1);
步骤2:利用刻蚀技术将掩膜图形2两侧的衬底1刻蚀掉,刻蚀深度小于衬底1的厚度,在掩膜图形2两侧形成平板区21(参阅图1);
步骤3:在衬底1上再旋涂一层光刻胶,利用光刻技术在掩膜图形2矩形区及其两侧的平板区21形成第二掩膜图形3(参阅图2);
步骤4:利用刻蚀技术将掩膜图形2锥形部分的两侧平板区21刻蚀掉(参阅图2);
步骤5:去掉第一及第二掩膜图形2、3,完成器件的制作(参阅图3)。
请参阅图4,其中图4(a)为传统二次套刻工艺误差效果图,其中Δx为误差量。图4(b)为本发明没有套刻工艺误差的效果图。由图4(a)及图4(b)可以看出,本发明较传统的二次套刻工艺具有的优势,几乎没有误差。
在第二次光刻过程中,因为第一次光刻留下的掩膜图形2已经是经过曝光、显影、定影后的,所以二次光刻中的曝光、显影、定影对这层光刻胶是没有作用的,这样就能很容易的保留第一次光刻留下的掩膜图形2。
当此方法和结构应用于SOI结构时,也可以采用附加的氧化工艺,将一部分顶层硅氧化为二氧化硅,从而通过后续的光刻和刻蚀工艺,形成保护下面器件结构的二氧化硅掩膜图形。
综上所述,这种脊型光波导和倒锥耦合器集成的制作方法中,保留第一次光刻留下的保护倒锥形结构条形光波导的掩膜图形,从而在第二次光刻的过程中将二次套刻的对准精度从二维变为沿条形波导的一维方向,由于没有了条形光波导和脊型光波导的对准误差,且条形光波导和脊型光波导在沿条形光波导的方向的衔接处的位置的精度对整个集成器件结构的功能影响不大,所以大大降低了集成倒锥耦合器结构的工艺难度。采用这样的工艺过程,由于把脊型光波导结构和倒锥形结构的大体构架在一次工艺中完成,就避免了下一步工艺中套刻精度带来的倒锥形结构和脊型光波导结构接触部位的错位,极大地提高了这种耦合器结构的成品率。
以上所述,仅是本发明的实施例而已,并非对本发明作任何形式的限制,凡是依据本发明技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案范围之内,因此本发明的保护范围当以权利要求书所述为准。
Claims (3)
1.一种脊型光波导和倒锥耦合器集成的制作方法,包括如下步骤:
步骤1:在衬底上旋涂一层光刻胶,利用光刻技术形成第一掩膜图形,该第一掩膜图形表面的一侧为矩形另一侧为锥形;
步骤2:利用刻蚀技术将掩膜图形长方向两侧的衬底刻蚀掉,刻蚀深度小于衬底的厚度,在掩膜图形两侧形成平板区;
步骤3:在衬底上再旋涂一层光刻胶,利用光刻技术在掩膜图形的矩形区及其两侧的平板区形成第二掩膜图形;
步骤4:利用刻蚀技术将掩膜图形的锥形部分的两侧平板区刻蚀掉;
步骤5:去掉第一及第二掩膜图形,完成器件的制作。
2.根据权利要求1所述的脊型光波导和倒锥耦合器集成的制作方法,其中所述的衬底为硅或砷化镓半导体材料。
3.根据权利要求1所述的脊型光波导和倒锥耦合器集成的制作方法,其中掩膜图形为光刻胶掩膜或二氧化硅掩膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100931765A CN102033264A (zh) | 2009-09-25 | 2009-09-25 | 脊型光波导和倒锥耦合器集成的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100931765A CN102033264A (zh) | 2009-09-25 | 2009-09-25 | 脊型光波导和倒锥耦合器集成的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102033264A true CN102033264A (zh) | 2011-04-27 |
Family
ID=43886404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100931765A Pending CN102033264A (zh) | 2009-09-25 | 2009-09-25 | 脊型光波导和倒锥耦合器集成的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102033264A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105143938A (zh) * | 2013-04-24 | 2015-12-09 | 日本电气株式会社 | 偏振分束器和光学器件 |
CN105190383A (zh) * | 2013-02-18 | 2015-12-23 | 日本电气株式会社 | 偏振分束器和光器件 |
CN106164722A (zh) * | 2014-04-09 | 2016-11-23 | 华为技术有限公司 | 边缘耦合设备制造 |
CN109891283A (zh) * | 2016-10-27 | 2019-06-14 | 三菱电机株式会社 | 半导体光波导以及光集成元件 |
WO2023092291A1 (zh) * | 2021-11-23 | 2023-06-01 | 华为技术有限公司 | 一种芯片中光波导结构的刻蚀方法、芯片以及光通信设备 |
-
2009
- 2009-09-25 CN CN2009100931765A patent/CN102033264A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105190383A (zh) * | 2013-02-18 | 2015-12-23 | 日本电气株式会社 | 偏振分束器和光器件 |
CN105190383B (zh) * | 2013-02-18 | 2018-03-13 | 日本电气株式会社 | 偏振分束器和光器件 |
CN105143938A (zh) * | 2013-04-24 | 2015-12-09 | 日本电气株式会社 | 偏振分束器和光学器件 |
CN106164722A (zh) * | 2014-04-09 | 2016-11-23 | 华为技术有限公司 | 边缘耦合设备制造 |
CN109891283A (zh) * | 2016-10-27 | 2019-06-14 | 三菱电机株式会社 | 半导体光波导以及光集成元件 |
CN109891283B (zh) * | 2016-10-27 | 2021-08-17 | 三菱电机株式会社 | 半导体光波导以及光集成元件 |
WO2023092291A1 (zh) * | 2021-11-23 | 2023-06-01 | 华为技术有限公司 | 一种芯片中光波导结构的刻蚀方法、芯片以及光通信设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9377587B2 (en) | Fiber optic coupler array | |
CN103197386B (zh) | 一种金属键合的垂直耦合光栅耦合器及其制作方法 | |
CN101710195A (zh) | Soi亚微米脊型光波导倒锥耦合器免刻蚀氧化制作方法 | |
CN108603982B (zh) | 用于光耦合的波导结构 | |
CN112904481B (zh) | 端面耦合器和半导体器件 | |
US20070230873A1 (en) | Broadband optical via | |
US10209442B2 (en) | Photonic chip with reflecting structure for folded optical path | |
KR102037759B1 (ko) | 광 결합기 및 그를 구비한 광학 장치 | |
CN108983352B (zh) | 一种端面耦合器及其制备方法 | |
EP3568721B1 (en) | Apparatus and method for coupling light | |
CN109031518B (zh) | 一种悬臂型端面耦合器 | |
CN106959485B (zh) | 基于亚波长光栅的定向耦合型tm起偏器及分束器 | |
WO2021175082A1 (zh) | 一种模斑变换器及硅光集成芯片 | |
CN102033264A (zh) | 脊型光波导和倒锥耦合器集成的制作方法 | |
CN103487883B (zh) | InP基的无源线波导的光纤光斑转换耦合器及制备方法 | |
CN111679364B (zh) | 一种应用于中红外波段的悬空型边缘耦合器 | |
CN115857091A (zh) | 一种铌酸锂薄膜mmi起偏分束器 | |
CN113534337B (zh) | 一种硅光子芯片光耦合结构加工方法及结构 | |
US11520175B2 (en) | Active region-less modulator and method | |
CN111650691B (zh) | 硅基片上集成半导体放大器 | |
CN112285829A (zh) | 硅基光斑模场转化器及其制作工艺 | |
JPH07128531A (ja) | 光集積回路およびその作製方法 | |
CN113126204A (zh) | 一种可见光波段薄膜铌酸锂光栅耦合器及其制备方法 | |
CN110718849B (zh) | 一种用于单片集成芯片的对接耦合方法 | |
US11888286B2 (en) | Laser chip for flip-chip bonding on silicon photonics chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110427 |