CN102027382A - 用于测量电路电压的技术 - Google Patents

用于测量电路电压的技术 Download PDF

Info

Publication number
CN102027382A
CN102027382A CN2009801169387A CN200980116938A CN102027382A CN 102027382 A CN102027382 A CN 102027382A CN 2009801169387 A CN2009801169387 A CN 2009801169387A CN 200980116938 A CN200980116938 A CN 200980116938A CN 102027382 A CN102027382 A CN 102027382A
Authority
CN
China
Prior art keywords
voltage
signal
multiplexer
reference voltage
comparer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801169387A
Other languages
English (en)
Other versions
CN102027382B (zh
Inventor
A·恩古延
俞玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102027382A publication Critical patent/CN102027382A/zh
Application granted granted Critical
Publication of CN102027382B publication Critical patent/CN102027382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

一种电路可以包括比较器、电阻器分压器、控制电路和多路复用器。比较器将电路的内部供给电压与选择的参考电压进行比较。电阻器分压器生成参考电压。控制电路接收比较器的输出信号并且生成选择信号。多路复用器响应于选择信号而将来自电阻器分压器的参考电压之一作为选择的参考电压传送给比较器。

Description

用于测量电路电压的技术
技术领域
本发明涉及电子电路，并且更具体地涉及用于测量电路电压的技术。
背景技术
供给电压被传送到集成电路中的电路块。供给电压将电荷供给到集成电路中的电路块。
发明内容
根据本发明的一些实施例，一种电路包括比较器、电阻器分压器、控制电路和多路复用器。比较器将电路的内部供给电压与选择的参考电压进行比较。电阻器分压器生成参考电压。控制电路接收比较器的输出信号并且生成选择信号。多路复用器响应于选择信号而将来自电阻器分压器的参考电压之一作为选择的参考电压传送给比较器。
根据本发明的其他实施例，一种电路包括比较器、可编程电流源和控制电路。比较器将电路的内部供给电压与参考电压进行比较。可编程电流源为参考电压供给电荷。控制电路接收比较器的输出信号并生成控制信号用于控制通过可编程电流源的电流。
在考虑到以下详细描述和附图时，本发明的各种目的、特征和优势将变得清楚，其中在所有附图中类似的参考标识代表类似的特征。
附图说明
图1图示了在将供给电压提供给集成电路中的电路块之前各种部件如何能够使供给电压经历电压降的例子。
图2图示了根据本发明的一个实施例的用以测量集成电路的内部节点处的供给电压的电路的例子。
图3图示了根据本发明的一个实施例的用以使用比较器测量集成电路内的内部供给电压并且补偿比较器的输入端子之间的电压偏移的电路的例子。
图4图示了根据本发明的另一个实施例的能够测量集成电路的内部节点处的供给电压和集成电路的内部温度的电路的例子。
图5是图示了跨PN结二极管的电压作为该二极管的温度函数的曲线图。
图6图示了根据本发明的一个实施例的用以使用比较器测量内部供给电压或二极管电压并且补偿比较器的输入端子之间的电压偏移的测量电路的例子。
图7是能够包括本发明方面的现场可编程门阵列(FPGA)的简化局部框图。
图8示出了能够实施本发明技术的示例性数字系统的框图。
具体实施方式
图1图示了在将供给电压提供给集成电路中的电路块之前各种部件如何能够使供给电压经历电压降的例子。在图1中，电路板101包括容纳于封装102中的现场可编程门阵列(FPGA)集成电路裸片103。FPGA裸片103包括很多电路块。图1中仅示出了这些电路块中的一小部分。图1图示了FPGA裸片103中的电路块的例子，包括加电复位(POR)块111、定时感应块112、电平移位器电路114、电压上调节器115、电压下调节器116以及模拟电路块113、117和118。定时感应块112可以包括响应于降低的供给电压VCC而在较慢速率下操作的电路。
FPGA裸片103典型地接收多个供给电压。不同供给电压例如可以提供给输入/输出(I/O)块、预驱动器电路、在FPGA核心中的可编程逻辑块、锁相环、延迟锁定环以及在FPGA裸片103上的其它电路块。根据本发明的一些实施例，可以从FPGA或专用集成电路(ASIC)裸片的内部节点测量任何供给电压。
供给电压VCC从供给电压源通过板101和封装102而供给到FPGA裸片103。供给电压VCC在从节点120通过板101和封装102中的导线传送时经历电压降Vboard和Vpkg。一旦在FPGA 103内，供给电压VCC在到达内部节点121之前，在FPAG裸片103中分别通过焊线(wire bond)和电源总线传送时，就经历附加电压降Vwirebond和Vpwr_bus。在内部节点121处的内部供给电压VCC_INT可能相对于供给电压源在节点120处生成的供给电压VCC具有明显电压降。作为选择，供给电压VCC可以从集成电路裸片内的电压调节器来供给。
在图1的例子中，节点121处的供给电压VCC_INT驱动POR块111、定时感应块112、模拟块113、电平移位器块114、电压上调节器115和电压下调节器116。节点121处的VCC的电压降会不利地影响(例如，减慢)这些电路块以及FPGA裸片103中的其它电路块的操作。如果已知节点121处的内部供给电压VCC_INT，则可以对供给电压源进行编程来补偿节点120和121之间的供给电压降。然而，具有相同FPGA架构的FPGA集成电路裸片之间的工艺变化会造成节点121处的供给电压VCC_INT随裸片的不同而发生变化。在单个FPGA裸片之内，温度变化也会造成节点121处的VCC_INT发生变化。因而，一次直接测量一个FPGA裸片中的内部节点121处的内部供给电压VCC_INT通常无法对具有相同FPGA架构的其他FPGA裸片中的节点121处的VCC_INT或者在不同温度下的同一FPGA裸片之内的节点121处的VCC_INT提供准确的指示。
根据本发明的一些实施例，提供技术用于测量集成电路的内部节点处的供给电压从而可以通过供给电压源补偿供给电压的任何电压降。本发明的一些实施例可以用于测量制造的各集成电路裸片中的集成电路的内部节点处的供给电压，从而可以与集成电路裸片之间的工艺变化无关地准确确定内部节点处的供给电压。本发明的一些实施例可以用于在集成电路的操作期间在不同时间点测量集成电路的内部节点处的供给电压，从而可以与集成电路的温度变化无关地准确确定内部节点处的供给电压。
图2图示了根据本发明的一个实施例的用以测量集成电路内的内部节点处的供给电压的电路200的例子。图2中的测量电路200包括电压比较器202、有限状态机(FSM)203、多路复用器204、电阻器组205、电阻器组206、带隙参考电压生成器207和多路复用器208。测量电路200典型地制作在集成电路，诸如可编程集成电路或专用集成电路(ASIC)上。可编程集成电路包括FPGA、可编程逻辑器件(PLD)和可编程逻辑阵列。电路200测量电路200制作在其上的集成电路的供给电压。
比较器202在其非反相(+)输入端子处接收来自多路复用器204的选择的参考电压VREF。比较器202在其反相(-)输入端子处接收来自集成电路的内部节点的内部供给电压VCC_INT。比较器202将选择的参考电压VREF与包含电路200的集成电路的内部供给电压VCC_INT进行比较。比较器202例如可以是在其输入端子处不消耗电流的运算放大器。
对多路复用器208进行编程以选择来自包含电路200的集成电路内的内部供给电压节点的内部供给电压VCC_INT。多路复用器208接收来自集成电路中的两个或更多内部供给电压节点的内部供给电压。可以对多路复用器208进行编程以选择来自第一内部供给电压节点的供给电压VCC_INT1、来自第二内部供给电压节点的供给电压VCC_INT2或者来自不同节点的另一内部供给电压。一个或更多选择信号SEL_VCCINT传送到多路复用器208的选择输入端子。多路复用器208响应于SEL_VCCINT信号的逻辑状态来选择内部供给电压之一。SEL_VCCINT选择信号可以由FSM 203或者由另一控制电路生成。
比较器202的输出电压是数字LOCKED信号。当选择的参考电压VREF等于内部供给电压VCC_INT时，比较器202的输出电压为逻辑高状态。当选择的参考电压VREF不等于内部供给电压VCC_INT时，比较器202的输出电压为逻辑低状态。
多路复用器204从由电阻器组205和206形成的电阻器分压器选择参考电压VREF。由电阻器组205和206构成的电阻器分压器起到分压器的作用。电阻器组205和206之间的电压为Desired_VCC_INT＝VBG*(R206/(R206+R205))。在图2的例子中，电阻器组205具有3个电阻器R1至R3，电阻器组206具有9个电阻器R4至R12。电阻器R1至R12串联耦合在一起。电阻器R1至R12例如可以是多晶硅电阻器或者耦合为起到电阻器作用的晶体管。
由电阻器R1至R12构成的电阻器分压器生成多个参考电压。在各电阻器R1至R12之间生成参考电压。例如，在电阻器R1和R2之间生成第一参考电压，在电阻器R2和R3之间生成第二参考电压，在电阻器R3和R4之间生成第三参考电压，在电阻器R4和R5之间生成第四参考电压，等等。由电阻器分压器R1至R12生成的参考电压传送到多路复用器204的输入端子。多路复用器204选择在其输入端子处的来自电阻器R1至R12的参考电压之一作为选择的参考电压VREF。
带隙参考电压生成器207生成恒定的带隙参考电压VBG，其关于期望的集成电路的工艺、供给电压和温度的变化范围基本保持在同一电压。来自带隙参考电压生成器207的带隙参考电压VBG施加在电阻器组205和206两端。组206中的电阻器R12接收接地电压，组205中的电阻器R1接收VBG。
尽管电阻器R1至R12的电阻响应于集成电路的工艺和温度变化而改变，但是由于工艺和温度变化典型地使电阻器R1至R12的电阻改变相同的数量，所以电阻器R1至R12的比率保持恒定。由于带隙参考电压VBG和电阻器R1至R12的比率关于温度、工艺和供给电压的变化保持恒定，所以由电阻器R1至R12生成的参考电压关于集成电路的温度、工艺和供给电压的变化是恒定的。从电阻器R1至R12提供到多路复用器204的输入端子的参考电压关于期望的集成电路的温度、工艺、和供给电压的变化范围基本保持相同。
在图2的实施例中，由电阻器分压器生成的电阻器R3和R4之间的参考电压是希望的内部参考电压Desired_VCC_INT。例如，如果VBG是1.2伏，并且电阻器R1至R12都具有相同电阻，则Desired_VCC_INT等于0.9伏。希望的内部参考电压Desired_VCC_INT传送到多路复用器204的输入端子N/2。
为了增加测量电路200在希望的内部参考电压Desired_VCC_INT附近的准确性，电阻器R3和R4均可以生成多个参考电压。如图2所示，电阻器R3可以包括N+1数目的较小电阻器，这些较小电阻器可以生成N数目的参考电压V1+、V2+、……、VN+。在R3中的各相邻成对的两个较小电阻器之间生成唯一的参考电压。作为选择，电阻器R3可以是单个多晶硅电阻器，并且可以从沿着电阻器R3的长度的N个等间隔的接触生成该N个参考电压。
从电阻器R3生成的参考电压是递增的电压。来自R3的各递增的参考电压代表相对于较低参考电压的固定电压的增加。例如，电阻器R3可以生成代表10毫伏(mV)增量的0.91伏、0.92伏、0.93伏、0.94伏、0.95伏、0.96伏、0.97伏、0.98伏、0.99伏的9个参考电压。在本例中，在电阻器R2和R3之间的节点处生成1.00伏的参考电压。参考电压V1+、V2+、……、VN+从电阻器R3相应地传送到多路复用器204的输入端子(N/2)-1、(N/2)-2、……、0。
如图2所示，电阻器R4可以包括N+1数目的较小电阻器，这些较小电阻器可以生成N数目的参考电压V1-、V2-、……、VN-。在R4中的各相邻成对的两个较小电阻器之间生成唯一的参考电压。作为选择，电阻器R4可以是单个多晶硅电阻器，并且可以从沿着电阻器R4的长度的N个等间隔的接触生成该N个参考电压。
从电阻器R4生成的参考电压也是递增的电压。来自R4的各递增的参考电压代表相对于较低参考电压的固定电压的增加。例如，电阻器R4可以生成代表10毫伏(mV)增量的0.81伏、0.82伏、0.83伏、0.84伏、0.85伏、0.86伏、0.87伏、0.88伏、0.89伏的9个参考电压。参考电压V1-、V2-、……、VN-从电阻器R4相应地传送到多路复用器204的输入端子(N/2)+1、(N/2)+2、……、N。多路复用器204还具有用于接收电阻器R1至R3与R4至R12之间生成的参考电压的附加输入端子。
从电阻器R3生成的N个参考电压和从电阻器R4生成的N个参考电压关于期望的集成电路的工艺、供给电压和温度(PVT)的变化范围也基本保持在同一电压，因为带隙参考电压VBG和电阻器R1至R12(包括R3和R4中的较小电阻器)的电阻比率关于期望的PVT变化范围保持恒定。
有限状态机(FSM)203在FSM 203的第一输入端子处接收来自比较器202的LOCKED输出电压。FSM 203在FSM 203的第二输入端子处还接收使能信号IRS_EN。FSM 203起到在其输出端子处生成一组数字选择信号IR_OUT的控制电路的作用。由FSM 203生成的IR_OUT选择信号的数目等于log2Q。Q等于接收来自电阻器组205和206的参考电压的多路复用器204的输入端子的数目，而log是指对数函数。
由FSM 203生成的IR_OUT选择信号传送到多路复用器204的选择输入端子。多路复用器204基于IR_OUT选择信号的数字逻辑状态选择来自电阻器R1至R12所形成的电阻器分压器的Q个参考电压之一。多路复用器204将来自电阻器R1至R12所形成的电阻器分压器的选择的参考电压传送到比较器202的非反相输入端子作为选择的参考电压VREF。
FSM 203例如可以是计数器电路。当FSM 203感测到IRS_EN信号的逻辑低状态时，FSM 203可以将其IR_OUT输出信号的二进制值重置为零。因而，当IRS_EN为低时，FSM 203的各输出信号处于逻辑低状态。
为了开始测试电路200的操作，使IRS_EN使能信号的逻辑状态从逻辑低状态变为逻辑高状态。在FSM 203感测到IRS_EN信号的逻辑高状态之后，FSM 203开始增加其IR_OUT输出信号的二进制值。FSM 203在各相继的时间间隔中将其IR_OUT输出信号的二进制值增加1以生成渐增的二进制值的序列。例如，FSM 203可以将IR_OUT输出信号从00001增加到00010、到00011、到00100、到00101、到00111、到01000、到01001等。
作为选择，可以对FSM 203进行编程以响应于逻辑低状态的IRS_EN使能信号而将IR_OUT输出信号的二进制值初始化地重置为预定义的最大值(例如，都是1)。在IRS_EN使能信号变为逻辑高状态时，FSM 203在各相继的时间间隔中将其IR_OUT输出信号的二进制值减少1以生成渐减的二进制值的序列。
IR_OUT选择信号的各唯一的二进制值使得多路复用器204选择来自电阻器R1至R12的唯一的参考电压作为选择的参考电压VREF。FSM 203按照渐增的顺序或者渐减的顺序生成IR_OUT选择信号的二进制值的序列，使得多路复用器204选择由电阻器R1至R12生成的参考电压作为VREF。例如，00001的IR_OUT二进制值可以使得多路复用器204选择由R1至R12生成的最小参考电压作为VREF，00010的IR_OUT二进制值可以使得多路复用器204选择由R1至R12生成的第二小的参考电压作为VREF，00011的IR_OUT二进制值可以使得多路复用器204选择由R1至R12生成的第三小的参考电压作为VREF，等等。作为另一例子，00001的IR_OUT二进制值可以使得多路复用器204选择由R1至R12生成的最大参考电压作为VREF，00010的IR_OUT二进制值可以使得多路复用器204选择由R1至R12生成的第二大的参考电压作为VREF，00011的IR_OUT二进制值可以使得多路复用器204选择由R1至R12生成的第三大的参考电压作为VREF，等等。
多路复用器204响应于IR_OUT信号使得选择的参考电压VREF等于由电阻器R1至R12生成的参考电压。多路复用器204可以使VREF按照渐增的顺序从由电阻器R1至R12生成的最小参考电压增加为最大参考电压。作为选择，多路复用器204可以使VREF按照渐减的顺序从由电阻器R1至R12生成的最大参考电压减少为最小参考电压。
在VREF变为等于VCC_INT之后，比较器202的LOCKED输出电压从逻辑低状态变为逻辑高状态。在比较器202的LOCKED输出电压从逻辑低变为逻辑高状态之后，FSM 203停止改变IR_OUT信号的逻辑状态并且FSM 203保持IR_OUT信号的逻辑状态恒定。IR_OUT信号的逻辑状态保持恒定直到IRS_EN使能信号变成逻辑低状态，这样使得重置IR_OUT信号。
当比较器202的LOCKED输出电压处于逻辑高状态时，FSM 203生成的IR_OUT信号的二进制值指示等于(或者约等于)内部供给电压VCC_INT的参考电压。当比较器202的LOCKED输出电压处于逻辑高状态时由多路复用器204从电阻器R1至R12选择的参考电压等于(或者约等于)内部供给电压VCC_INT。
由FSM 203生成的IR_OUT选择信号传送到集成电路的外部输入/输出(I/O)管脚211。由比较器202生成的LOCKED输出电压传送到集成电路的外部I/O管脚210。IR_OUT和LOCKED信号不需要驱动到专用管脚。例如，在FPGA中，LOCKED和IR_OUT信号可以通过输入/输出元件(IOE)中的多路复用器传送到I/O管脚210至211，而该IOE中的多路复用器也可配置成将来自可编程逻辑块的信号传送到管脚210至211。在FPGA的用户模式期间，测量电路200可以用于测量VCC_INT。
集成电路的用户可以在管脚210处来自比较器202的LOCKED信号从逻辑低变为逻辑高状态之后，在IR_OUT管脚211处测量IR_OUT信号的电压，以确定内部供给电压VCC_INT的值。如上所述，IR_OUT选择信号的各唯一的二进制值使得多路复用器204从电阻器R1至R12选择唯一的参考电压。在比较器202的LOCKED输出电压从逻辑低变为逻辑高状态之后，IR_OUT选择信号的逻辑状态对应于等于(或者约等于)VCC_INT的参考电压。内部供给电压VCC_INT的准确值可以在通过多路复用器204选择的最终参考电压VREF与通过多路复用器204选择的倒数第二参考电压VREF之间。
图3图示了根据本发明的一个实施例的使用比较器测量集成电路内的内部供给电压并且补偿比较器的输入端子之间的电压偏移的电路的例子。图3中的测量电路300包括比较器202、有限状态机303、多路复用器204、电阻器组205、电阻器组206、可编程单位增益放大器301和多路复用器311至314。测量电路300典型地制作在诸如ASIC或可编程集成电路之类的集成电路上。
有限状态机(FSM)303起到生成一组输出选择信号IR_OUT的控制电路的作用。FSM 303还生成四个校准信号。FSM 303生成校准信号OFFSET+、OFFSET-、HOLD和OFFSET_CAL_DONE。OFFSET+校准信号传送到多路复用器312的选择输入端子、多路复用器313的第一选择输入端子以及放大器301的第一可编程输入端子。OFFSET-校准信号传送到多路复用器311的选择输入端子、多路复用器313的第二选择输入端子以及放大器301的第二可编程输入端子。HOLD校准信号传送到放大器301的保持输入端子。OFFSET_CAL_DONE校准信号传送到多路复用器314的选择输入端子。内部供给电压VCC_INT传送到多路复用器314的1输入端子，而希望的内部供给电压Desired_VCC_INT传送到多路复用器314的0输入端子。
在测量电路300的校准模式期间，可以对可编程单位增益放大器301进行编程以生成补偿电压VCOMP，该补偿电压VCOMP补偿在比较器202的输入端子之间的比较器202中的偏移电压。FSM 303通过将OFFSET_CAL_DONE信号拉至逻辑低状态来开始测量电路300的校准模式。当OFFSET_CAL_DONE处于逻辑低状态时，多路复用器314选择来自电阻器组205和电阻器组206之间的节点320的希望的内部供给电压Desired_VCC_INT。多路复用器314将通过其0输入端子的来自节点320的Desired_VCC_INT传送到多路复用器311的0输入端子和多路复用器313的01输入端子。
FSM 303生成校准模式期间IR_OUT信号的逻辑状态，使得多路复用器204将来自节点320的希望的内部供给电压Desired_VCC_INT传送到多路复用器312的0输入端子和多路复用器313的10输入端子。最初，FSM 303使OFFSET+和OFFSET-校准信号处于逻辑低状态。当OFFSET+校准信号处于逻辑低状态时，多路复用器312将来自多路复用器204的输出端子的Desired_VCC_INT电压(VREF)传送到比较器202的非反相(+)输入端子。当OFFSET-校准信号处于逻辑低状态时，多路复用器311将来自多路复用器314的输出端子的Desired_VCC_INT电压传送到比较器202的反相(-)输入端子。当OFFSET+和OFFSET-校准信号二者都处于逻辑低状态时，不再使用并禁用可编程增益放大器301从而节省功率。
当比较器202的两个输入端子处电压都等于Desired_VCC_INT电压时，比较器的输出电压指示比较器202中的任意偏移电压。例如，如果比较器202具有相对于其输入端子之一处的电压添加到其另一输入端子处的电压的偏移电压，则当Desired_VCC_INT施加到其两个输入端子时，比较器202的输出电压处于逻辑低状态。比较器202中的偏移电压可以通过集成电路裸片中的工艺和版图变化引起。
在校准模式期间，FSM 303向应于比较器202的LOCKED输出电压来设定OFFSET+和OFFSET-校准信号的逻辑状态，以调整可编程单位增益放大器301的增益使得放大器301补偿比较器202中的任意偏移电压。例如，如果在校准模式开始之后比较器202的输出电压处于逻辑低状态，则FSM 303可以将OFFSET+信号驱动到逻辑高状态并将OFFSET-信号驱动到逻辑低状态。在OFFSET+为高且OFFSET-为低的同时，多路复用器313将通过其10输入端子的来自多路复用器204的Desired_VCC_INT电压传送到放大器301的VIN输入端子作为输入电压VSL。
放大器301的增益由OFFSET+、OFFSET-和HOLD信号的逻辑状态确定。当放大器301感测到HOLD和OFFSET-信号的逻辑低状态以及OFFSET+信号的逻辑高状态时，放大器301在一之上(above unity)增加其增益。放大器301放大输入端子VIN处的电压VSL以在放大器301的输出端子处生成补偿电压VCOMP。电压VCOMP比来自多路复用器204的Desired_VCC_INT电压大一个小的数量。多路复用器312响应于OFFSET+的逻辑高状态而将放大器301的放大输出电压VCOMP传送到比较器202的非反相输入端子。多路复用器311响应于OFFSET-的逻辑低状态而继续将来自多路复用器314的Desired_VCC_INT电压传送到比较器202的反相输入端子。
然后FSM 303感测比较器202的输出电压是否响应于来自放大器301的补偿电压VCOMP而从逻辑低状态变为逻辑高状态。如果FSM 303探测到比较器202的输出电压从逻辑低状态变为逻辑高状态，则在比较器202的非反相输入端子相对于比较器的反相输入端子存在偏移。在比较器202的输出电压变为逻辑高状态之后，FSM 303使得HOLD信号从逻辑低状态变为逻辑高状态，以发信号给可编程放大器301使得将增益增量暂停在该点。然后，完成校准模式。
如果FSM 303在预定时间之后没有探测到比较器202的输出电压从逻辑低状态变为逻辑高状态，则在比较器202的反相输入端子相对于比较器202的非反相输入端子存在偏移。然后FSM 303将OFFSET+变为逻辑低状态并将OFFSET-变为逻辑高状态。FSM 303将HOLD信号保持在逻辑低状态中。响应于OFFSET+的逻辑低状态，多路复用器312将电压VREF传送到比较器202的非反相输入端子。响应于OFFSET-信号的逻辑高状态，多路复用器313将来自多路复用器314的Desired_VCC_INT电压传送到放大器301的VIN输入端子作为电压VSL，放大器301放大电压VSL以生成电压VCOMP，并且多路复用器311将电压VCOMP传送到比较器202的反相输入端子。在寻找用以补偿偏移的适当数量时，可编程放大器301再次在一之上增加其增益。只要信号OFFSET+或OFFSET-之一处于逻辑高状态，放大器301就可以继续增加其增益。如果FSM 303探测到比较器202的输出电压从逻辑低状态变为逻辑高状态，则FSM 303将HOLD信号从逻辑低状态变为逻辑高状态，以发信号给可编程放大器301使得将增益增量暂停在该点。然后，完成校准模式。
在一些实施例中，FSM 303可以先向比较器202的反相输入端子添加补偿。根据一些实施例，在寻找补偿的适当数量时，FSM 303可以降低可编程放大器301的增益，而不是增加放大器301的增益。
当完成校准模式时，FSM 303将OFFSET_CAL_DONE信号拉至逻辑高状态，使得多路复用器314将VCC_INT传送到多路复用器311的0输入端子和多路复用器313的01输入端子。在校准模式之后，FSM 303将OFFSET+、OFFSET-和HOLD信号保持在如下逻辑状态中，即，选择该逻辑状态来抵消或者减小比较器202中的偏移电压。
FSM 303响应于使能信号IRS_EN的逻辑低状态而重置IR_OUT信号的二进制值。在IRS_EN变为逻辑高状态之后，测量电路300进入测量模式。在测量模式期间，FSM 303递增或递减IR_OUT选择信号的二进制值，使得多路复用器204按照增加或者减少的顺序从电阻器组205和206选择参考电压作为VREF，如上面参照图2所述的那样。
使用添加到比较器202的非反相输入端子的补偿作为例子，在测量模式期间FSM 303将OFFSET+和HOLD信号保持为高并将OFFSET-信号保持为低。作为结果，多路复用器313将多路复用器204的输出电压VREF传送到放大器301的VIN输入端子，多路复用器312将来自放大器301的补偿电压VCOMP传送到比较器202的非反相输入端子，并且多路复用器313和314将VCC_INT传送到比较器202的反相输入端子。在通过放大器301放大了多路复用器204选择的参考电压之后，比较器202将内部供给电压VCC_INT与该参考电压的每一个进行比较。放大器301减小或抵消比较器202中的偏移电压。信号LOCKED和IR_OUT传送到管脚210至211。
使用添加到比较器202的反相输入端子的补偿作为另一例子，在测量模式期间FSM 303将OFFSET+信号保持在逻辑低状态中并将OFFSET-和HOLD信号驱动为逻辑高状态。作为结果，多路复用器313将多路复用器314的输出电压VCC_INT传送到放大器301的VIN输入端子，多路复用器312将VREF传送到比较器202的非反相输入端子，并且多路复用器311将来自放大器301的VCOMP传送到比较器202的反相输入端子。在测量模式期间，放大器301放大VCC_INT以生成补偿电压VCOMP。比较器202将通过多路复用器204选择的参考电压的每一个与通过放大器301放大的VCC_INT的电压进行比较。放大器301减小或抵消比较器202中的偏移电压。
典型地，测量电路300在测量VCC_INT之前仅校准放大器301一次来补偿比较器202中的电压偏移。测量电路300不需要在VCC_INT的每次测量之前都执行校准模式来重新校准放大器301。
图4图示了根据本发明的另一个实施例的能够测量集成电路的内部节点处的供给电压和集成电路的内部温度的电路的例子。测量电路400包括8位有限状态机(FSM)401、可编程电流源402、电压比较器403、多路复用器404、电流源405、二极管406、电阻器407和I/O管脚408。电阻器407的一个端子耦合到比较器403的反相输入端子(-)，并且电阻器407的另一个端子接收接地电压。测量电路400典型地制作在诸如ASIC或者可编程集成电路之类的集成电路上。
可编程电流源402和电阻器407之间的电压是参考电压VREF。参考电压VREF传送到比较器403的反相(-)输入端子。8位FSM 401生成8个TSD_IRS[7:0]控制信号。8个数字TSD_IRS[7:0]控制信号的逻辑状态确定由可编程电流源402生成的电流量。由可编程电流源402生成的电流量影响参考电压VREF。FSM 401起到控制电路的作用。
多路复用器404在其选择输入端子处接收选择信号TSD_IRS_SEL。当TSD_IRS_SEL处于逻辑高状态时，多路复用器404将通过其1输入端子的内部供给电压VCC_INT传送到比较器403的非反相输入端子(+)作为电压VSEL。当TSD_IRS_SEL处于逻辑低状态时，多路复用器404将通过其0输入端子的横跨二极管406的电压传送到比较器403的非反相输入端子作为电压VSEL。电流源405驱动通过二极管406的电流。在多路复用器404的0输入端子处的横跨二极管406的电压被参照为接地电压。
在一个实施例中，FSM 401减少TSD_IRS[7:0]控制信号的二进制值，使得通过可编程电流源402的电流增加直到参考电压VREF等于VSEL。在另一实施例中，FSM 401增加TSD_IRS[7:0]控制信号的二进制值，使得通过可编程电流源402的电流减少直到参考电压VREF等于VSEL。
比较器403将电压VSEL与参考电压VREF进行比较以生成LOCKED输入电压，该LOCKED输入电压传送到I/O管脚408和FSM401。当电压VSEL等于参考电压VREF时，比较器403的输出电压处于逻辑高状态。当电压VSEL不等于参考电压VREF时，比较器403的输出电压处于逻辑低状态。
FSM 401在输入端子处接收比较器403的LOCKED输出电压。当比较器403的输出电压从逻辑低状态变为逻辑高状态时，FSM 403将TSD_IRS[7:0]控制信号的逻辑状态保持恒定。作为结果，TSD_IRS[7:0]控制信号的最终逻辑状态指示电压VSEL，该电压VSEL根据TSD_IRS_SEL信号的逻辑状态而等于内部供给电压VCC_INT或者横跨406的电压。
横跨PN结二极管的电压作为其温度的函数而变化，如图5所示。每个温度产生唯一的横跨二极管的电压。典型地，横跨PN结二极管的电压在图5所示的温度范围上线性变化。测量电路400中的二极管406用作温度感测二极管(TSD)。如上所述，测量电路400能够将横跨二极管406的电压与参考电压VREF进行比较，以生成TSD_IRS[7:0]信号的逻辑状态，该逻辑状态指示二极管406的温度以及包含电路400的集成电路的温度。二极管的温度典型地为包含二极管的集成电路的温度的准确测量。
图6图示了根据本发明的一个实施例的用以使用比较器测量内部供给电压或二极管电压并且补偿比较器的输入端子之间的电压偏移的测量电路600的例子。如图6所示的测量电路600包括8位有限状态机(FSM)401、电压比较器403、多路复用器404、二极管406、电阻器407、多路复用器601至608、反相器609、偏移校准有限状态机(FSM)610、偏移调整逻辑611、p沟道金属氧化物半导体场效应晶体管(MOSFET)616至619、电阻器620至623、带隙参考电压分压器612以及输入/输出(I/O)管脚408和614。测量电路600典型地制作在诸如ASIC或可编程集成电路之类的集成电路上。
可编程电流源402包括8个p沟道MOSFET 616和8个电阻器620。p沟道MOSFET 616是二进制权重的。例如，晶体管616可以具有1X、2X、4X、8X、16X、32X、64X和128X的相对尺寸，其中X表示晶体管沟道宽长比。电阻器620也是二进制权重的，例如，1Y、2Y、4Y、8Y、16Y、32Y、64Y、128Y，其中Y表示电阻值。
偏移电流源624包括5个p沟道MOSFET 619和5个电阻器623。p沟道晶体管619是二进制权重的。例如，晶体管619可以具有1X、2X、4X、8X和16X的相对尺寸。电阻器623也是二进制权重的(例如，1Y、2Y、4Y、8Y、16Y)。p沟道晶体管616至619的每一个在源极端子处都接收供给电压VCC并且耦合到电阻器之一。电阻器620至623耦合到比较器403的反相输入端子(-)以及p沟道晶体管，如图6所示。
测量电路600可以测量在包含电路600的集成电路的内部节点613处的供给电压VCC_INT。测量电路600还可以测量横跨温度感测二极管(TSD)406的电压。现在描述用于准确测量横跨二极管406的电压或内部供给电压VCC_INT的技术。
集成电路中的工艺和版图变化可能造成比较器403在其反相(-)输入端子和非反相(+)输入端子之间具有偏移电压。测量电路600包含校准电路，该校准电路在校准模式期间能够补偿比较器403的输入端子之间的偏移电压。校准电路包括偏移校准FSM 610、偏移调整逻辑611、偏移电流源624、多路复用器601至608、晶体管618和电阻器622。
偏移校准FSM 610通过将OFFSETCALDONE信号拉至逻辑低状态来开始测量电路600的校准模式。OFFSETCALDONE信号的逻辑低状态使得多路复用器603至605选择它们的0输入端子处的电压。在校准模式期间，偏移校准FSM 610调整比较器403的反相(-)输入端子处的电压VREF以补偿比较器403的输入端子之间的偏移电压。
带隙参考电压分压器电路612生成三个参考电压。这三个参考电压是VBGP7558V、VBGP6572V和Desired_VCC_INT。带隙参考电压分压器电路612使用电阻器分压器电路来生成这三个参考电压，该电阻器分压器电路接收来自带隙参考电压生成器的带隙电压VBG。由带隙参考电压生成器生成的带隙电压VBG关于期望的集成电路的工艺、供给电压和温度的变化范围基本保持恒定。而且，带隙参考电压分压器电路612中的电阻器分压器中电阻器的比率关于期望的集成电路的工艺、供给电压和温度的变化范围基本保持恒定。作为结果，参考电压VBGP7558V、VBGP6572V和Desired_VCC_INT关于期望的集成电路的工艺、供给电压和温度的变化范围基本保持恒定。
在测量模式期间，测量电路600可以用来测量横跨二极管406的电压或者在包含电路600的集成电路的内部节点613处的供给电压VCC_INT。数字信号TSD_IRS_SEL控制测量电路600是测量横跨二极管406的电压还是测量在该集成电路的内部节点613处的供给电压VCC_INT。TSD_IRS_SEL信号传送到多路复用器602、606和604的选择输入端子。TSD_IRS_SEL信号还传送到偏移校准FSM 610的输入端子。
在横跨二极管406的电压的测量之前将TSD_IRS_SEL信号拉至逻辑低状态。TSD_IRS_SEL信号的逻辑低状态使得多路复用器602、606和604选择在它们0输入端子处的电压。TSD_IRS_SEL信号还传送到反相器609。当TSD_IRS_SEL信号处于逻辑低状态时，反相器609的输出电压处于逻辑高状态并且p沟道晶体管617截止。
在将TSD_IRS_SEL信号拉至逻辑低状态之后，但在测量横跨二极管406的电压之前，在校准模式期间校准测量电路600。在校准模式期间，可以在包含电路600的集成电路的期望操作温度下校准测量电路600。例如，图6包含可以用来在25℃或85℃的期望温度下校准电路600的线路。
如果用户决定使用横跨二极管406的电压在25℃下校准电路600，则将选择信号RREF25C85C拉至逻辑低状态。选择信号RREF25C85C控制多路复用器601和607。当在校准模式期间RREF25C85C、TSD_IRS_SEL和OFFSETCALDONE信号都处于逻辑低状态时，多路复用器605至607将参考电压VBGP7558V传送到比较器403的非反相(+)输入端子。参考电压VBGP7558V具有0.7558伏的恒定电压，这是在25℃的温度下的横跨二极管406的电压。而且，当在校准模式期间RREF25C85C、TSD_IRS_SEL和OFFSETCALDONE信号都处于逻辑低状态时，多路复用器601至603将8位参考码RREF25C[7:0](例如，1001 1001)传送到可编程电流源402中的晶体管616的栅极。
如果用户决定使用横跨二极管406的电压在85℃下校准电路600，则将选择信号RREF25C85C拉至逻辑高状态。当在校准模式期间RREF25C85C信号处于逻辑高状态并且TSD_IRS_SEL和OFFSETCALDONE信号处于逻辑低状态时，多路复用器605至607将参考电压VBGP6572V传送到比较器403的非反相(+)输入端子。参考电压VBGP6572V具有0.6572伏的恒定电压，这是在85℃的温度下的横跨二极管406的电压。而且，当在校准模式期间RREF25C85C信号处于逻辑高状态并且TSD_IRS_SEL和OFFSETCALDONE信号处于逻辑低状态时，多路复用器601至603将8位参考码RREF85C[7:0](例如，1101 0101)传送到可编程电流源402中的晶体管616的栅极。
在横跨二极管406的电压的测量之前的校准模式期间，将参考电压VBGP7558V或VBGP6572V传送到比较器403的非反相输入端子。
8位参考码RREF25C[7:0]和RREF85C[7:0]中的每一个都具有通过总线并行传送的8个数字信号。多路复用器601至603中的每一个都代表8个2选1多路复用器，这8个2选1多路复用器可配置为选择8位参考码之一中的8个数字信号。
测量电路600还可以用来测量在包含电路600的集成电路的内部节点613处的供给电压VCC_INT。为了开始内部供给电压VCC_INT的测量，将TSD_IRS_SEL信号拉至逻辑高状态。当TSD_IRS_SEL信号处于逻辑高状态时，多路复用器602、606和404选择在它们的1输入端子处的电压，并使反相器609的输出电压处于逻辑低状态，这样使得p沟道晶体管617导通。
在将TSD_IRS_SEL信号拉至逻辑高状态之后，但在测量内部供给电压VCC_INT之前，在校准模式期间校准测量电路600。当在校准模式期间TSD_IRS_SEL处于逻辑高状态并且OFFSETCALDONE处于逻辑低状态时，多路复用器605至606将来自电路612的参考电压Desired_VCC_INT传送到比较器403的非反相输入端子，并且多路复用器602至603将预定的8位参考码(例如，0100 0000)传送到可编程电流源402中的晶体管616的栅极。
由多路复用器603选择的8位参考码传送到8位电流源402中的8个p沟道晶体管616的栅极。8位参考码中的8个数字信号的每一个控制晶体管616之一的栅极电压。由多路复用器603选择的8位参考码使晶体管616的一个或更多导通以通过电阻器620和407供给电流。处于逻辑低状态的8位参考码中的信号使它们控制的晶体管616导通，并且处于逻辑高状态的8位参考码中的信号使它们控制的晶体管616截止。
在校准模式期间，偏移校准FSM 610使p沟道晶体管618和619中的一个或更多导通以分别通过电阻器622和623的一个或更多供给电流。FSM 610将信号CALP拉至逻辑低状态以使晶体管618导通。FSM 610将信号CALP拉至逻辑高状态以使晶体管618截止。FSM 610还生成5位校准码OFFSETSM[4:0]。当OFFSETCALDONE信号处于逻辑低状态时，5位校准码OFFSETSM[4:0]通过多路复用器604传送到5个p沟道晶体管619的栅极。因而，在校准模式期间OFFSETSM[4:0]控制晶体管619的导通状态。处于逻辑高状态的OFFSETSM[4:0]中的每个位使晶体管619截止，并且处于逻辑低状态的OFFSETSM[4:0]中的每个位使晶体管619导通。
电阻器620至623和电阻器407创建在供给电压VCC与地之间的可变电阻器分压器，其起到可变电压分压器的作用。可变电阻器分压器生成比较器403的反相输入端子处的参考电压VREF。在校准模式期间，由多路复用器603选择的8位参考码、CALP信号、TSD_IRS_SEL信号和OFFSETSM[4:0]信号的逻辑状态确定通过晶体管616至619以及电阻器407和620至623的电流。通过晶体管616至619以及电阻器407和620至623的电流确定比较器403的反相输入端子处的参考电压VREF。
当TSD_IRS_SEL和RREF25C85C都处于逻辑低状态时，在测量横跨二极管406的电压之前，在校准模式期间8位参考码RREF25C[7:0]、CALP信号、TSD_IRS_SEL信号、OFFSETSM[4:0]信号和VBGP7558V电压信号在比较器403的两个输入端子处生成0.7558伏的电压。当TSD_IRS_SEL处于逻辑低状态并且RREF25C85C处于逻辑高状态时，在测量横跨二极管406的电压之前，在校准模式期间8位参考码RREF85C[7:0]、CALP信号、TSD_IRS_SEL信号、OFFSETSM[4:0]信号和VBGP6572V电压信号在比较器403的两个输入端子处生成0.6572伏的电压。
当TSD_IRS_SEL处于逻辑高状态时，在VCC_INT的测量之前，在校准模式期间8位参考码0100 0000、CALP信号、TSD_IRS_SEL信号、OFFSETSM[4:0]信号和Desired_VCC_INT电压信号在比较器403的两个输入端子处生成等于Desired_VCC_INT电压(例如，0.9伏)的电压。因而，在校准模式期间传送到比较器403的两个输入端子的电压是相同电压。
在供给电压校准模式和供给电压测量模式期间，将晶体管617和电阻器621添加到电路600，以增加在比较器403的反相输入端子处的参考电压VREF。
在校准模式期间，偏移校准FSM 610使用5位数字偏移码OFFSETSM[4:0]调整晶体管619的导通状态，以补偿在比较器403的输入端子之间的偏移电压。在校准模式期间比较器403的输出电压指示比较器403中的任何偏移电压。由偏移校准FSM 610输出的5位数字偏移码OFFSETSM[4:0]生成用于偏移电流源624的32个不同电流设置中的一个。5位数字偏移码OFFSETSM[4:0]的二进制值的改变通过改变用于偏移电流源624的电流设置而增加或者减少比较器403的反相输入端子处的电压VREF。
在校准模式期间FSM 610感测比较器403的LOCKED输出电压。如果比较器403的反相输入端子处的参考电压VREF最初不等于比较器403的非反相输入端子处的来自电路612的带隙参考电压，则比较器403的LOCKED输出电压处于逻辑低状态，并且FSM 610改变OFFSETSM[4:0]数字码的二进制值以使参考电压VREF与来自电路612的带隙参考电压相等。当其输出端子的电压相等时比较器403的LOCKED输出电压处于逻辑高状态。
在校准模式期间比较器403的LOCKED输出电压从逻辑低状态触发为逻辑高状态之后，FSM 610通过将OFFSETCALDONE信号拉至逻辑高状态来结束校准模式并开始测量模式。在校准模式之后，OFFSETSM[4:0]信号的逻辑状态生成电流源624的偏移电流，其补偿比较器403的输入端子之间的任何偏移电压。在测量模式期间，FSM 610将OFFSETSM[4:0]信号保持在恒定的逻辑状态中。
当在测量模式期间OFFSETCALDONE信号处于逻辑高状态时，多路复用器605将多路复用器404的输出信号传送到比较器403的非反相输入端子。如果TSD_IRS_SEL信号处于逻辑低状态，则多路复用器404将横跨二极管406的电压传送到比较器403的非反相输入端子。如果TSD_IRS_SEL信号处于逻辑高状态，则多路复用器404将来自内部节点613的内部供给电压VCC_INT传送到比较器403的非反相输入端子。
而且，当OFFSETCALDONE信号处于逻辑高状态时，多路复用器604将偏移调整逻辑611的5位输出码传送到晶体管619的栅极。当OFFSETCALDONE为高时，偏移调整逻辑611将OFFSETSM[4:0]码或者调整后的码传送到晶体管619的栅极。偏移调整逻辑611通过对OFFSETSM[4:0]码的二进制值进行加或者减来生成调整后的码。偏移调整逻辑611从多路复用器608接收6位码OFFSET[5:0]。6位码OFFSET[5:0]中的1位OFFSET[5]指示对OFFSETSM[4:0]的二进制值进行加还是减。OFFSET[5:0]码的其他4位OFFSET[4:0]指示对OFFSETSM[4:0]的二进制值进行加或减的二进制值。多路复用器608响应于选择信号ROFFSETSEL来选择ROFFSET[5:0]码或者OFFSETUSR[5:0]码作为OFFSET[5:0]码。因而，基于在校准模式期间由FSM 610选择的OFFSETSM[4:0]码的二进制值，在测量模式期间OFFSETSM[4:0]码(或者用户调整后的码)的逻辑信号控制晶体管619的导通状态。
此外，在测量模式期间，当OFFSETCALDONE信号处于逻辑高状态时，多路复用器603将8位控制码TSD_IRS[7:0]传送到晶体管616的栅极。然后控制码TSD_IRS[7:0]控制可编程电流源402中的晶体管616的导通状态。当OFFSETCALDONE信号转变为逻辑高状态时，8位FSM 401启用。当启用FSM 401时，FSM 401将控制码TSD_IRS[7:0]的二进制值重置为默认的二进制值(例如，00000000或者11111111)。然后FSM 401在每个相继时间间隔中减少(或者增加)控制码TSD_IRS[7:0]的二进制值以增加(或者减少)通过可编程电流源402的电流，直到FSM 401感测到比较器403的LOCKED输出电压从逻辑低状态变为逻辑高状态。比较器403和FSM 401一起构成模数转换器电路。
当在比较器403的反相输入端子处的参考电压VREF等于在其非反相输入端子处的电压(即，在测量模式期间的横跨二极管406的电压或者VCC_INT)时，比较器403的LOCKED输出电压处于逻辑高状态。在比较器403的LOCKED输出电压从逻辑低状态变为逻辑高状态时，FSM 401将控制码TSD_IRS[7:0]的信号保持在恒定的逻辑状态中。根据TSD_IRS_SEL的逻辑状态，在LOCKED输出电压从逻辑低状态变为逻辑高状态之后由FSM 401生成的8位控制码TSD_IRS[7:0]的逻辑状态指示横跨二极管406的电压或者内部供给电压VCC_INT。例如，如果TSD_IRS_SEL为逻辑高并且控制码TSD_IRS[7:0]的二进制值大于01000000，则VCC_INT大于Desired_VCC_INT电压。作为另一例子，如果TSD_IRS_SEL为逻辑高并且控制码TSD_IRS[7:0]的二进制值小于01000000，则VCC_INT小于Desired_VCC_INT电压。
控制码TSD_IRS[7:0]传送到集成电路的8个输出管脚614用于分析。输出管脚614由输入/输出元件(IOE)中的线路驱动。输出管脚614不需要是专用管脚。输出管脚614可以是由FPGA中的可编程逻辑块共享的管脚。例如，多路复用器可以配置为将来自可编程逻辑块的控制码TSD_IRS[7:0]或者数字信号传送到输出管脚614。
由FSM 401生成的8位码TSD_IRS[7:0]对于晶体管616的导通状态允许256个可能的组合。因而，8位控制码TSD_IRS[7:0]对于VREF可以生成256个不同电压。为了高精确度地确定比较器403的非反相输入端子处的电压，FSM 401可以生成非常精细调谐的参考电压VREF。例如，横跨二极管406的电压在图5所示的温度范围上从0.570伏变到0.870伏。该电压范围等同于300mV的改变。因此，VREF的256个不同电压对应VREF响应于8位控制码TSD_IRS[7:0]的二进制值的每次1的增加(或减少)所作出的大约1mV的电压改变。
可编程电流源402、偏移电流源624以及由晶体管617至618和电阻器621至622构成的电流源是非理想电流源。因此，由这些电流源生成的电流响应于电路600的工艺、供给电压和温度的变化而改变。如果电路600的温度在电路600的操作期间改变，则通过晶体管616至619的电流可能响应于温度的改变而改变。由于测量电路600的温度可能自上一次校准模式以后而改变，所以在横跨二极管406的电压或者内部供给电压VCC_INT的每次测量之前重新校准测量电路600。通过再次执行校准模式来重新校准测量电路600。FSM 610通过将OFFSETCALDONE信号拉至逻辑低状态来开始校准模式。然后FSM 610重新调整在校准模式期间控制晶体管618至619的栅极电压的信号的逻辑状态以补偿在比较器403的输入端子之间的偏移电压，如上所述。
图7是可以包括本发明方面的现场可编程门阵列(FPGA)700的简化局部框图。FPGA 700只是可以包括本发明特征的集成电路的一个例子。应理解到，本发明的实施例可以用在多种类型的集成电路中，诸如现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、复杂可编程逻辑器件(CPLD)、可编程逻辑阵列(PLA)和专用集成电路(ASIC)。
FPGA 700包括可编程逻辑阵列块(或LAB)702的两维阵列，这些LAB 702通过变化长度和速度的行和列互连导体的网络而互连。LAB 702包括多个(例如，10个)逻辑元件(或LE)。
LE是为有效实现用户定义的逻辑功能而提供的可编程逻辑块。FPGA具有可以配置为实现各种组合和时序功能的多个逻辑元件。逻辑元件有权访问可编程互连结构。可编程互连结构可以编程为以几乎任何希望的配置来互连逻辑元件。
FPGA 700还包括分布式存储器结构，该分布式存储器结构包括设置在整个阵列中的变化尺寸的随机存取存储器(RAM)块。RAM块例如包括块704、块706和块708。这些存储器块还可以包括移位寄存器和FIFO缓冲器。
FPGA 700还包括数字信号处理(DSP)块710，例如能够实现具有加或减特征的乘数。在本例中，输入/输出元件(IOE)712位于支持多种单端和差分输入/输出标准的芯片的外围附近。每个IOE 712耦合到FPGA 700的外部端子(即，管脚)。例如，IOE 712的子集可以耦合到管脚408和614。将理解到的是，这里仅为说明性目的描述FPGA 700，本发明可以在PLD、FPGA、ASIC的多种不同类型中实现。
本发明还可以在具有FPGA作为若干组件之一的系统中实现。图8示出了能够实施本发明技术的示例性数字系统800的框图。系统800可以是可编程数字计算机系统、数字信号处理系统、专用数字交换系统或其他处理系统。而且，这种系统可以设计用于各种各样的应用，诸如通信系统、自动化系统、控制系统、消费电子、个人计算机、因特网通信和联网以及其他应用。此外，系统800可以设置在单个板上、多个板上或者多个壳体内。
系统800包括通过一个或更多总线互连在一起的处理单元802、存储器单元804和输入/输出(I/O)单元806。根据本示例性实施例，FPGA 808内置于处理单元802中。在图8的系统内FPGA 808能够服务于多种不同的目的。FPGA 808例如可以是处理单元802的逻辑构建块，支持其内部和外部操作。FPGA 808编程为实现进行其在系统操作中的特定角色所需的逻辑功能。FPGA 808可以通过连接810专门耦合到存储器804并且可以通过连接812专门耦合到I/O单元806。
处理单元802能够将数据导向适当的系统组件用于处理或存储，执行存储在存储器804中的程序，经由I/O单元806接收和发送数据，或者其它类似功能。处理单元802可以是中央处理单元(CPU)、微处理器、浮点协处理器、图形协处理器、硬件控制器、微控制器、编程用于用作控制器的现场可编程门阵列、网络控制器或任何类型的处理器或控制器。此外，在很多实施例中，通常不需要CPU。
例如，代替CPU，一个或更多FPGA 808可以控制系统的逻辑操作。作为另一例子，FPGA 808用作可以根据需要重新编程以操作特定计算任务的可重新配置的处理器。作为选择，FPGA 808本身可以包括内置微处理器。存储器单元804可以是随机存储存储器(RAM)、只读存储器(ROM)、硬盘或软盘介质、快闪存储器、磁带或任何其它存储装置或者这些存储装置的任意组合。
以上对本发明的示例性实施例的描述是为说明和描述的目的来呈现的。以上描述并不旨在于完全列举或者并不旨在于将本发明限制于这里所公开的例子。在一些实例中，可以采用本发明的特征而无需对应使用所列举的其它特征。在不脱离本发明范围的情况下，根据上述教导，可以进行多种修改、替代和变型。

Claims (20)

1.一种电路，包括：
比较器，其将所述电路的内部供给电压与选择的参考电压进行比较；
电阻器分压器，其生成参考电压；
控制电路，其接收所述比较器的输出信号并生成选择信号；以及
第一多路复用器，其响应于所述选择信号而将来自所述电阻器分压器的所述参考电压之一作为所述选择的参考电压传送到所述比较器。
2.根据权利要求1所述的电路，还包括：
带隙参考电压生成器，其生成带隙参考电压，其中所述带隙参考电压向所述电阻器分压器供给电流。
3.根据权利要求1所述的电路，其中所述控制电路是有限状态机，其响应于使能信号来调整所述选择信号的二进制值，直到所述有限状态机感测到所述比较器的输出信号的逻辑状态的改变。
4.根据权利要求1所述的电路，其中所述电阻器分压器生成至少十个参考电压，这些参考电压传送到所述第一多路复用器的10输入端子，并且所述十个参考电压之一代表希望的内部供给电压。
5.根据权利要求1所述的电路，还包括：
第二多路复用器，其从所述电路的至少两个不同内部供给电压节点处选择所述内部供给电压。
6.根据权利要求1所述的电路，还包括：
可编程增益放大器，其可配置为放大所述可编程增益放大器的输入端子处的输入电压，以生成用于补偿所述比较器的输入端子之间的测量的偏移电压的补偿电压。
7.根据权利要求6所述的电路，其中在校准模式期间基于所述比较器的输入端子之间的测量的偏移电压来调整所述可编程增益放大器的增益，并且其中在测量模式期间将所述内部供给电压或所述选择的参考电压传送到所述可编程增益放大器的输入端子作为所述输入电压。
8.根据权利要求6所述的电路，还包括：
第二多路复用器，其在第一输入端子处接收所述内部供给电压，并在第二输入端子处接收来自所述电阻器分压器的希望的内部供给电压；
第三多路复用器，其在第一输入端子处接收来自所述第一多路复用器的所述选择的参考电压，并在第二输入端子处接收所述第二多路复用器的输出信号，其中所述第三多路复用器响应于由所述控制电路生成的第一偏移控制信号和第二偏移控制信号而将选择的输入信号传送到所述可编程增益放大器的输入端子；
第四多路复用器，其在第一输入端子处接收来自所述可编程增益放大器的所述补偿电压，并在第二输入端子处接收所述第二多路复用器的输出信号，其中所述第四多路复用器响应于所述第一偏移控制信号而将选择的输入信号传送到所述比较器的第一输入端子；
第五多路复用器，其在第一输入端子处接收来自所述可编程增益放大器的所述补偿电压，并在第二输入端子处接收来自所述第一多路复用器的所述选择的参考电压，其中所述第五多路复用器响应于所述第二偏移控制信号而将选择的输入信号传送到所述比较器的第二输入端子，并且其中所述可编程增益放大器的增益可响应于所述第一偏移控制信号和第二偏移控制信号而编程。
9.根据权利要求1所述的电路，其中所述电路为可编程集成电路。
10.一种电路，包括：
比较器，其将所述电路的内部供给电压与参考电压进行比较；
可编程电流源，其供给用于所述参考电压的第一电荷；以及
第一控制电路，其接收所述比较器的输出信号并生成用于控制通过所述可编程电流源的电流的第一控制信号。
11.根据权利要求10所述的电路，还包括：
偏移电流源，其供给用于所述参考电压的第二电荷；以及
第二控制电路，其生成用于控制通过所述偏移电流源的电流的第二控制信号，其中在供给电压校准模式期间所述比较器将希望的内部供给电压与所述参考电压进行比较，并且其中在所述供给电压校准模式期间所述第二控制电路响应于所述比较器的输出信号而调整所述第二控制信号以补偿所述比较器中的偏移电压。
12.根据权利要求11所述的电路，还包括：
二极管；以及
第一多路复用器，其配置为在温度测量模式期间响应于选择信号而将横跨所述二极管的电压传送到所述比较器，
其中在所述温度测量模式期间所述比较器将所述横跨二极管的电压与所述参考电压进行比较，并且所述第一多路复用器配置为在供给电压测量模式期间响应于所述选择信号而将所述内部供给电压传送到所述比较器。
13.根据权利要求12所述的电路，还包括：
晶体管，其在所述供给电压测量模式期间响应于所述选择信号而供给用于所述参考电压的第三电荷，其中所述晶体管在所述温度测量模式期间不供给用于所述参考电压的所述第三电荷。
14.根据权利要求12所述的电路，还包括：
第二多路复用器，其在第一输入端子处接收二极管参考控制信号，在第二输入端子处接收供给电压参考控制信号，并在选择输入端子处接收所述选择信号；以及
第三多路复用器，其在第一输入端子处接收所述第一控制信号，并在第二输入端子处接收来自所述第二多路复用器的输出端子的控制信号，其中所述第三多路复用器响应于校准模式信号而将选择的一组控制信号传送到所述可编程电流源中的晶体管的栅极端子。
15.根据权利要求14所述的电路，还包括：
第四多路复用器，其配置为在二极管电压校准模式期间，当所述选择信号处于第一逻辑状态时，将带隙参考电压传送到所述比较器，其中所述第四多路复用器配置为在所述供给电压校准模式期间，当所述选择信号处于第二逻辑状态时，将所述希望的内部供给电压传送到所述比较器。
16.一种用于测量内部供给电压的方法，所述方法包括：
将所述内部供给电压与选择的参考电压进行比较以生成比较信号；
生成参考电压；
从所述比较信号生成控制信号；以及
响应于所述控制信号，选择所述参考电压之一作为所述选择的参考电压。
17.根据权利要求16所述的方法，还包括：
使用所述内部供给电压或所述选择的参考电压来生成补偿电压，所述补偿电压补偿用于生成所述比较信号的偏移电压。
18.一种用于测量内部供给电压的方法，所述方法包括：
将所述内部供给电压与参考电压进行比较以生成比较信号；
生成供给用于所述参考电压的第一电荷的可编程电流；
生成用于控制所述可编程电流的第一控制信号；
在供给电压测量模式期间改变所述第一控制信号的值以调整所述可编程电流；以及
响应于所述比较信号，选择所述第一控制信号的值指示所述内部供给电压。
19.根据权利要求18所述的方法，还包括：
生成供给用于所述参考电压的第二电荷的偏移电流；
生成用于控制所述偏移电流的第二控制信号；
在供给电压校准模式期间将希望的内部供给电压与所述参考电压进行比较以生成所述比较信号；以及
在所述供给电压校准模式期间响应于所述比较信号来调整所述第二控制信号，以补偿用于生成所述比较信号的偏移电压。
20.根据权利要求19所述的方法，还包括：
在温度测量模式期间生成二极管电压降；
在所述温度测量模式期间将所述二极管电压降与所述参考电压进行比较；以及
调整所述第一控制信号直到所述比较信号改变状态。
CN200980116938.7A 2008-04-17 2009-04-14 用于测量电路电压的技术 Active CN102027382B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/105,262 2008-04-17
US12/105,262 US7944248B2 (en) 2008-04-17 2008-04-17 Techniques for measuring voltages in a circuit
PCT/US2009/040586 WO2009129273A2 (en) 2008-04-17 2009-04-14 Techniques for measuring voltages in a circuit

Publications (2)

Publication Number Publication Date
CN102027382A true CN102027382A (zh) 2011-04-20
CN102027382B CN102027382B (zh) 2014-03-19

Family

ID=41199698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980116938.7A Active CN102027382B (zh) 2008-04-17 2009-04-14 用于测量电路电压的技术

Country Status (3)

Country Link
US (3) US7944248B2 (zh)
CN (1) CN102027382B (zh)
WO (1) WO2009129273A2 (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759655A (zh) * 2011-04-29 2012-10-31 飞兆半导体公司 多电源电压的检测电路及检测方法
CN102957416A (zh) * 2011-08-18 2013-03-06 英飞凌科技股份有限公司 应用虚拟电阻器技术的传感器接口
CN104020335A (zh) * 2014-05-30 2014-09-03 华为技术有限公司 确定芯片的最低工作电压的方法、装置和芯片
CN105759891A (zh) * 2016-03-22 2016-07-13 成都信息工程大学 一种用于基准源的校准方法
CN107431490A (zh) * 2015-06-15 2017-12-01 美光科技公司 用于提供参考电压的设备及方法
CN107543958A (zh) * 2016-06-28 2018-01-05 硅实验室公司 用于电流测量或校准的装置和相关方法
CN108614146A (zh) * 2018-04-25 2018-10-02 北京计算机技术及应用研究所 一种共享式隔离电压阈值检测模块
CN109557970A (zh) * 2017-09-26 2019-04-02 恩智浦有限公司 带隙电压参考
CN109964197A (zh) * 2016-11-25 2019-07-02 日立汽车系统株式会社 电源电路
CN110174882A (zh) * 2018-02-21 2019-08-27 凌力尔特科技控股有限责任公司 故障监控的平均参考
CN110494759A (zh) * 2017-05-18 2019-11-22 赛普拉斯半导体公司 Usb功率控制模拟子系统中的电流感测
CN110954737A (zh) * 2018-09-27 2020-04-03 意法半导体(鲁塞)公司 相对于若干电压电平来监测dc电压值
CN111650423A (zh) * 2016-05-16 2020-09-11 赛普拉斯半导体公司 通用串行总线(usb)设备的可调过电流检测器电路
CN112187227A (zh) * 2019-07-02 2021-01-05 德尔福技术知识产权有限公司 用于氧传感器的补偿器电路和方法
CN112740050A (zh) * 2018-07-26 2021-04-30 德克萨斯仪器股份有限公司 可编程时分多路复用比较器
CN113494970A (zh) * 2020-04-06 2021-10-12 瑞昱半导体股份有限公司 工艺与温度追踪参考负载及其方法
CN113906506A (zh) * 2019-05-31 2022-01-07 美光科技公司 用于存储器组件的电压或电流检测器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944248B2 (en) * 2008-04-17 2011-05-17 Altera Corporation Techniques for measuring voltages in a circuit
US8072237B1 (en) * 2009-06-04 2011-12-06 Altera Corporation Computer-aided design tools and memory element power supply circuitry for selectively overdriving circuit blocks
KR20110028712A (ko) * 2009-09-14 2011-03-22 삼성전자주식회사 전압 범위 판단 회로
GB2482278A (en) * 2010-04-13 2012-02-01 St Microelectronics Res & Dev Image sensor analogue to digital conversion (ADC) with ramp signal delay compensation
US8441241B2 (en) * 2010-05-03 2013-05-14 Intel Corporation Methods and systems to digitally balance currents of a multi-phase voltage regulator
JP5291052B2 (ja) * 2010-06-09 2013-09-18 パナソニック株式会社 電源検知回路
JP2012149904A (ja) * 2011-01-17 2012-08-09 Seiko Epson Corp 温度検出回路及びセンサー装置
US20120218034A1 (en) * 2011-02-28 2012-08-30 Sebastian Turullols Voltage calibration method and apparatus
KR20120100496A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 전압 레귤레이터 및 이를 포함하는 집적 회로
US8710963B2 (en) 2011-03-14 2014-04-29 Infineon Technologies Ag Receiver and transmitter receiver system
CN102788647A (zh) * 2011-05-18 2012-11-21 凌阳科技股份有限公司 温度感测装置
US9148709B2 (en) 2011-08-03 2015-09-29 Infineon Technologies Ag Sensor interface with variable control coefficients
CN103308739A (zh) * 2012-03-07 2013-09-18 深圳市柏特瑞电子有限公司 一种网络型霍尔直流电流传感器
US8988113B2 (en) * 2012-03-15 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Comparator circuit having a calibration circuit
US8849520B2 (en) 2012-03-26 2014-09-30 Infineon Technologies Ag Sensor interface transceiver
US8762753B2 (en) * 2012-06-17 2014-06-24 Freescale Semiconductor, Inc. Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter
TWI503644B (zh) * 2012-10-05 2015-10-11 Faraday Tech Corp 電壓調節器校正電路
US9292409B2 (en) 2013-06-03 2016-03-22 Infineon Technologies Ag Sensor interfaces
CN103715969A (zh) * 2013-12-26 2014-04-09 南京埃斯顿自动化股份有限公司 一种交流伺服驱动系统
EP2902866B1 (en) * 2014-02-04 2018-03-07 Hittite Microwave LLC System ready in a clock distribution chip
TWI540837B (zh) * 2014-09-03 2016-07-01 原相科技股份有限公司 按鍵偵測電路
US9397680B2 (en) * 2014-10-31 2016-07-19 eTopus Technology Inc. Receiver with adjustable reference voltages
US9362894B1 (en) * 2015-05-04 2016-06-07 Freescale Semiconductor, Inc. Clock generator circuit
US9461654B1 (en) 2015-06-01 2016-10-04 eTopus Technology Inc. Timing recovery for digital receiver with interleaved analog-to-digital converters
US10833689B2 (en) 2016-06-28 2020-11-10 Universidad Industrial De Santander Method and circuit for compensating for the offset voltage of electronic circuits
WO2020240236A1 (en) * 2019-05-31 2020-12-03 Micron Technology, Inc Memory device with analog measurement mode features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079933A1 (en) * 1996-06-13 2002-06-27 Stmicroelectronics S.A. Detector of range of supply voltage in an integrated circuit
US7133751B2 (en) * 2003-03-21 2006-11-07 Intel Corporation Method and apparatus for detecting on-die voltage variations
US20060256781A1 (en) * 2005-05-16 2006-11-16 Altera Corporation Low-power routing multiplexers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332699A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法
US7356716B2 (en) * 2005-02-24 2008-04-08 International Business Machines Corporation System and method for automatic calibration of a reference voltage
US7199645B2 (en) * 2005-05-20 2007-04-03 Sitronix Technology Corp. Circuit of voltage multiplier with programmable output
US7276925B2 (en) * 2005-07-01 2007-10-02 P.A. Semi, Inc. Operating an integrated circuit at a minimum supply voltage
US7410293B1 (en) * 2006-03-27 2008-08-12 Altera Corporation Techniques for sensing temperature and automatic calibration on integrated circuits
US7944248B2 (en) * 2008-04-17 2011-05-17 Altera Corporation Techniques for measuring voltages in a circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079933A1 (en) * 1996-06-13 2002-06-27 Stmicroelectronics S.A. Detector of range of supply voltage in an integrated circuit
US7133751B2 (en) * 2003-03-21 2006-11-07 Intel Corporation Method and apparatus for detecting on-die voltage variations
US20060256781A1 (en) * 2005-05-16 2006-11-16 Altera Corporation Low-power routing multiplexers

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759655A (zh) * 2011-04-29 2012-10-31 飞兆半导体公司 多电源电压的检测电路及检测方法
KR20120122985A (ko) * 2011-04-29 2012-11-07 페어차일드 세미컨덕터 코포레이션 복수 전원 전압의 검출 회로 및 검출 방법
CN102759655B (zh) * 2011-04-29 2016-03-16 飞兆半导体公司 多电源电压的检测电路及检测方法
KR101959926B1 (ko) 2011-04-29 2019-03-19 페어차일드 세미컨덕터 코포레이션 복수 전원 전압의 검출 회로 및 검출 방법
CN102957416A (zh) * 2011-08-18 2013-03-06 英飞凌科技股份有限公司 应用虚拟电阻器技术的传感器接口
CN102957416B (zh) * 2011-08-18 2015-05-27 英飞凌科技股份有限公司 应用虚拟电阻器技术的传感器接口
CN104020335A (zh) * 2014-05-30 2014-09-03 华为技术有限公司 确定芯片的最低工作电压的方法、装置和芯片
CN104020335B (zh) * 2014-05-30 2017-01-04 华为技术有限公司 确定芯片的最低工作电压的方法、装置和芯片
CN107431490A (zh) * 2015-06-15 2017-12-01 美光科技公司 用于提供参考电压的设备及方法
CN105759891B (zh) * 2016-03-22 2017-05-31 成都信息工程大学 一种用于基准源的校准方法
CN105759891A (zh) * 2016-03-22 2016-07-13 成都信息工程大学 一种用于基准源的校准方法
CN111650423A (zh) * 2016-05-16 2020-09-11 赛普拉斯半导体公司 通用串行总线(usb)设备的可调过电流检测器电路
CN111650423B (zh) * 2016-05-16 2022-06-03 赛普拉斯半导体公司 通用串行总线(usb)设备的可调过电流检测器电路
CN107543958B (zh) * 2016-06-28 2021-08-20 硅实验室公司 用于电流测量或校准的装置和相关方法
CN107543958A (zh) * 2016-06-28 2018-01-05 硅实验室公司 用于电流测量或校准的装置和相关方法
CN109964197A (zh) * 2016-11-25 2019-07-02 日立汽车系统株式会社 电源电路
CN109964197B (zh) * 2016-11-25 2023-04-07 日立安斯泰莫株式会社 电源电路
CN110494759A (zh) * 2017-05-18 2019-11-22 赛普拉斯半导体公司 Usb功率控制模拟子系统中的电流感测
CN109557970A (zh) * 2017-09-26 2019-04-02 恩智浦有限公司 带隙电压参考
CN110174882B (zh) * 2018-02-21 2022-03-01 亚德诺半导体国际无限责任公司 故障监控的平均参考
CN110174882A (zh) * 2018-02-21 2019-08-27 凌力尔特科技控股有限责任公司 故障监控的平均参考
CN108614146A (zh) * 2018-04-25 2018-10-02 北京计算机技术及应用研究所 一种共享式隔离电压阈值检测模块
CN112740050A (zh) * 2018-07-26 2021-04-30 德克萨斯仪器股份有限公司 可编程时分多路复用比较器
CN110954737A (zh) * 2018-09-27 2020-04-03 意法半导体(鲁塞)公司 相对于若干电压电平来监测dc电压值
CN113906506A (zh) * 2019-05-31 2022-01-07 美光科技公司 用于存储器组件的电压或电流检测器
CN113906506B (zh) * 2019-05-31 2024-02-23 美光科技公司 用于存储器组件的电压或电流检测器
CN112187227A (zh) * 2019-07-02 2021-01-05 德尔福技术知识产权有限公司 用于氧传感器的补偿器电路和方法
CN113494970A (zh) * 2020-04-06 2021-10-12 瑞昱半导体股份有限公司 工艺与温度追踪参考负载及其方法

Also Published As

Publication number Publication date
US8497712B2 (en) 2013-07-30
US20120229169A1 (en) 2012-09-13
US8193836B2 (en) 2012-06-05
US20110204924A1 (en) 2011-08-25
WO2009129273A3 (en) 2010-01-21
WO2009129273A2 (en) 2009-10-22
US7944248B2 (en) 2011-05-17
US20090261862A1 (en) 2009-10-22
CN102027382B (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN102027382B (zh) 用于测量电路电压的技术
CN108474820B (zh) 用于计量系统的参考电路
US6736540B1 (en) Method for synchronized delta-VBE measurement for calculating die temperature
US8988141B2 (en) On-chip port current control arrangement
US7193543B1 (en) Conversion clock randomization for EMI immunity in temperature sensors
TWI770128B (zh) 免於變動之晶粒上電壓降檢測器
US10215832B2 (en) Method for operating an electronic module
US10378969B2 (en) Temperature sensor
US9281835B2 (en) Method and apparatus for wide range input for an analog to digital converter
US10768057B2 (en) Statistical temperature sensor calibration apparatus and methodology
US7703975B2 (en) Temperature detecting circuit
US7804371B2 (en) Systems, modules, chips, circuits and methods with delay trim value updates on power-up
CN109828192A (zh) 半导体器件和半导体系统
CN100437061C (zh) 用于温度校准的方法和装置
US8816891B2 (en) Wide range input current circuitry for an analog to digital converter
EP2711800A1 (en) I/O cell calibration
US11280682B2 (en) Temperature sensor circuit
CN109724711B (zh) 一种温度传感器及温度传感方法
US10670471B2 (en) Multi-level temperature detection with offset-free input sampling
Jain et al. On-chip threshold voltage variability detector targeting supply of ring oscillator for characterizing local device mismatch
Ballo et al. A Compact CMOS Temperature Sensor for On-Chip Thermal Monitoring
US20170261452A1 (en) Universal Sensor Interface
US8041537B2 (en) Clock duty cycle measurement with charge pump without using reference clock calibration
Grassi et al. An Integrated Wide-Range Resistance-to-Time Converter With Decoupled Oscillator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220908

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: Altera Corp.