CN110954737A - 相对于若干电压电平来监测dc电压值 - Google Patents

相对于若干电压电平来监测dc电压值 Download PDF

Info

Publication number
CN110954737A
CN110954737A CN201910920057.6A CN201910920057A CN110954737A CN 110954737 A CN110954737 A CN 110954737A CN 201910920057 A CN201910920057 A CN 201910920057A CN 110954737 A CN110954737 A CN 110954737A
Authority
CN
China
Prior art keywords
voltage
voltages
subset
reference voltage
comparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910920057.6A
Other languages
English (en)
Other versions
CN110954737B (zh
Inventor
B·加亚尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN110954737A publication Critical patent/CN110954737A/zh
Application granted granted Critical
Publication of CN110954737B publication Critical patent/CN110954737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16557Logic probes, i.e. circuits indicating logic state (high, low, O)
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • G01R19/16595Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window) with multi level indication
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44Sequential comparisons in series-connected stages with change in value of analogue signal
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Logic Circuits (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)

Abstract

本公开涉及相对于若干电压电平来监测DC电压值。一种方法,包括:从有序DC电压集合中选择限定DC电压子集的至少一个第一电压,将第一电压与DC参考电压进行比较,基于比较的结果选择子集中的一个子集,以及将所选择的子集中的每个电压与参考电压进行比较。

Description

相对于若干电压电平来监测DC电压值
相关申请的交叉引用
本申请要求于2018年9月27日提交的法国专利申请No.1858920的优先权,该申请通过引用并入本文。
技术领域
本公开总体上涉及电子电路,并且在特定实施例中涉及相对于若干电压电平来监测DC电压值。
背景技术
包括部分(也称为单元)的电路(特别是集成电路)是已知的,在每个电路中,电路的相同的主DC电压的值确定单元是否正常工作。特别地,每个单元与至少一个电压电平相关联,以能够在一个单元与另一单元之间不同,使得当电路的主电压偏离其标称值并且达到该电平时,相关的单元不再能够正常操作。
发明内容
实施例涉及一种电路,其中根据相同DC电压的值,电路的部分具有正确或不正确的操作。
例如,实施例可以相对于多个电压电平来估计电路的主DC电压的值,使得这些电平中的每个确定电路的对应单元的适当操作。
实施例克服了已知的用于相对于多个电压电平来估计DC电压的值的方法和/或设备的全部或部分缺点。
实施例提供了一种方法,其包括以下连续步骤:a)从有序DC电压集合中选择至少一个第一电压,第一电压限定DC电压子集,b)将第一电压与参考DC电压进行比较,c)根据步骤b)的结果选择子集中的一个子集,以及d)将所选择的子集中的每个电压与参考电压进行比较。
根据一个实施例,在步骤d)之前,优选地递归地重复步骤a)、b)和c)。
根据一个实施例,步骤d)的子集是在步骤c)的最后一次迭代中选择的子集。
根据一个实施例,重复步骤a)、b)和c),直到在步骤a)中限定的子集包括至多一个电压。
根据一个实施例,该方法还包括在步骤d)之后的步骤e),步骤e)包括基于比较来确定围绕参考电压的两个DC电压。
根据一个实施例,该方法还包括在步骤e)之后的步骤,该步骤包括基于参考电压和上述两个电压来估计每个DC电压的电平。
根据一个实施例,DC电压是从主DC电压获取的,该方法优选地包括:在步骤e)之后,相对于电压电平来估计主DC电压的值的步骤,每个电压电平由DC电压中的一个DC电压和参考电压限定。
根据一个实施例,在步骤a),由第一电压限定的子集包括加上或减去1的相同数目的DC电压。
根据一个实施例,在步骤c)中选择的子集仅包括大于第一电压的电压或者仅包括小于第一电压的电压。
另一实施例提供了一种设备,其包括:用于从有序DC电压集合中选择至少一个第一电压的第一电路,第一电压限定DC电压子集;将第一电压与参考电压进行比较的至少一个第一比较器,第一电路还被配置为基于第一比较器的输出信号来选择子集中的一个子集;以及被配置为将所选择的子集中的每个电压与参考电压进行比较的至少一个第二比较器。
根据一个实施例,第一电路被配置为选择多个第一电压和由第一电压限定的多个子集,该设备包括用于每个所选择的第一电压的第一比较器,第一电路基于第一比较器的输出信号来选择子集。
根据一个实施例,第一电路和第二比较器被配置为将参考电压与所选择的子集中的单个子集中的每个电压进行比较。
根据一个实施例,该设备还包括被配置为从主电压生成DC电压的第二电路、优选地是电阻分压桥。
根据一个实施例,该设备还包括被配置为基于比较器的输出信号来确定围绕参考电压的两个DC电压的第三电路。
根据一个实施例,该设备能够实现上面限定的方法。
将在结合附图对特定实施例的以下非限制性描述中详细讨论前述以及其他特征和优点。
附图说明
图1以框的形式示出了相对于多个电压电平来估计DC电压的值的方法的实施例的步骤;
图2示意性地示出了相对于多个电压电平来估计DC电压的值的设备的实施例;
图3以框的形式示出了图1的方法的备选实施例的步骤;以及图4示意性地示出了图2的设备的备选实施例。
具体实施方式
在不同的附图中,相同的元素用相同的附图标记表示。特别地,不同实施例共有的结构和/或功能元件可以用相同的附图标记表示,并且可以具有相同的结构、尺寸和材料特性。
为清楚起见,仅示出了并且详细描述了对理解所描述的实施例有用的那些步骤和元件。特别地,没有详细描述可以提供所描述的实施例的电子电路,这些实施例与通常的电子电路兼容。
在整个本公开中,术语“连接”用于指示除了导体之外没有中间元件的电路元件之间的直接电连接,而术语“耦合”用于表示电路元件之间的电连接,该电连接可以是直接的,也可以是经由一个或多个中间元件。
在以下描述中,除非另有说明,否则当提及限定绝对位置的术语(诸如术语“前面”、“后面”、“顶部”、“底部”、“左”、“右”等)或限定相对位置的术语(诸如术语“上方”、“下方”、“上部”、“下部”等)或限定方向的术语(诸如术语“水平”、“竖直”等)时,均是指图纸的方向。
本文中使用术语“约”、“基本上”和“大致”来表示所讨论的值的正或负10%、优选地为正或负5%的公差。
在本说明书的其余部分中,“DC电压”优选地表示值具有预期为恒定或基本恒定的电压。然而,实际上,DC电压的值可能偏离其标称值,特别是当该DC电压由单元或电池供电时。
图1以框的形式示出了相对于多个电压电平来估计DC电压的值的方法的实施例的步骤。
在初始步骤100(框“Vi的集合”),提供N个不同DC电压Vi的集合,i是在1到N的范围内的整数,N例如大于或等于2,优选地大于或等于3。电压Vi从相同的主DC电压VDD获取,优选地从电源电压获取,例如,电压VDD具有基本上等于或等于3.3V的标称值。此外,对于每个电压Vi,已知如下系数Ai:使得电压Vi基本上等于、优选地等于电压VDD与系数Ai的乘积。因此,N个电压Vi形成有序集合,即,电压集合,其中对于该集合中的任何一对电压,该对中的电压中大于另一电压的电压是已知的。换言之,该集合中的N个电压Vi按照其值随着其索引的升序或降序分类。如下文中将进一步详细示出的,每个电压Vi限定不同的电压电平,期望相对于该电压电平来估计电压VDD的值。
在下一步骤101(框“选择集合中的Vint并且限定子集”),从电压Vi中选择至少一个中间电压Vint。所选择的中间电压Vint限定步骤100的N个电压Vi的集合中的DC电压Vi的子集。换言之,所选择的(多个)中间电压将N个电压Vi的集合分成多个子集。优选地,每个子集包括加上或减去一个电压的相同数目的电压Vi,并且子集可能是空集并且不包括任何电压Vi。优选地,对于每个给定的中间电压Vint,每个子集仅包括比该中间电压更大或更小的电压Vi。优选地,对电压Vi的每个子集进行排序。
在下一步骤102(框“将Vint与Vref进行比较”),将每个所选择的中间电压Vint与基本上恒定的、优选地恒定的参考DC电压Vref进行比较。换言之,电压Vref的值基本上是恒定的,优选地是恒定的,而无论电压VDD的值如何,与电压Vi相反,电压Vref的值对应于其标称值。电压Vref的值优选地被选择为小于电压Vi中的最小电压的标称值。作为示例,当期望检测最小电压Vi是否变为小于给定值时,电压Vref的值被选择为基本上等于、优选地等于该给定值。
在下一步骤103(框“选择一个子集”),根据先前的步骤102的比较结果来选择在先前的步骤101中限定的子集中的一个子集。优选地,对于每个中间步骤电压Vint,如果电压Vref大于电压Vint,则所选择的子集仅包括大于电压Vint的电压Vi,而如果电压Vref小于电压Vint,则所选择的子集仅包括小于电压Vint的电压Vi。
在下一步骤104(框“将所选择的子集中的每个Vi与Vref进行比较”),将在先前的步骤103中选择的子集中的每个电压Vi与参考电压Vref进行比较。
由于N个电压Vi的集合是有序集合的这一事实,上述方法的实现使得能够针对每个电压Vi确定电压Vi是大于还是小于电压Vref,电压Vref表示电压VDD的值相对于由电压Vi限定的电压电平的估计。实际上,然后可以从电压Vi的有序集合以及可能的主电压VDD和/或零电压中确定两个连续的电压Vinf和Vsup,例如,在未示出的下一步骤,使得电压Vinf和Vsup围绕电压Vref。换言之,在电压Vi以及可能的主电压VDD和/或零电压中,电压Vsup是大于电压Vref的电压中最接近电压Vref的电压,而电压Vinf是小于电压Vref的电压中最接近电压Vref的电压。电压Vref、Vinf和Vsup然后验证以下等式Eq1:
Vinf≤Vref≤Vsup
Eq1
知道电压Vin和Vsup以及这些电压与电压VDD之间的系数Ainf和Asup,例如,对于给定电压Vi等于Ai,对于电压VDD等于1,并且对于零电压等于0,则可以推导出以下等式Eq2:
Ainf*VDD≤Vref≤Asup*VDD
Eq2
其也可以用以下等式Eq3的形式写出:
Vreg/Asup≤VDD≤Vref/Ainf
Eq3
因此,这提供了电压VDD的值的估计,并且更具体地,提供了包含电压VDD的电压范围的估计。由此可以推断,对于每个电压Vi,电压VDD是大于还是小于电平Vref/Ai,Ai是与Vi相关联的系数,每个电压Vi用电压Vref限定,电压Vref是用于将主电压VDD的值与其相比较的电压。此外,对于每个电压Vi,还可以从等式Eq3以及该电压Vi与电压VDD之间的系数Ai推导出该电压Vi的值的估计,并且更具体地推导出包含电压Vi的电压范围的估计。例如,这在至少一些电压Vi用作阈值电压或者用作电路的不同单元的电源电压时是有利的。
作为示例,对于N=7个DC电压Vi的集合,其值随索引i而增加,如果电压Vref被电压Vinf=V4和Vsup=V5围绕,则电压VDD的值在电平Vref/A5与Vref/A4之间,并且此外,可以推断出,每个电压Vi在(Vref*Ai)/A5与(Vref*Ai)/A4之间。
与将N个电压Vi中的每个同时与电压Vref进行比较的方法(即,不包括步骤101、102和103的方法)相比,上述方法能够减少电压比较次数、以及在实现该方法的装置中使用的电压比较器的数目。比较器数目的对应减少降低了设备的功耗,并且当校准比较器时,简化了校准步骤。
此外,与将针对期望用于比较电压VDD的每个电压电平提供独立于电压VDD的值为恒定的参考电压、并且将针对每个电压提供比较器的方法相比,上述方法能够减少必要的参考电压的数目和所使用的比较器的数目。
图2以框的形式示意性地示出了相对于多个电压电平来估计主DC电压VDD的值的设备2的实施例。
在该示例中,设备2能够实现图1的方法。更具体地,本文中,电压Vi的数目N等于7,并且在步骤101选择单个电压Vint。
设备2包括电路20,电路20被配置为基于主电压VDD提供N个DC电压Vi(步骤100,图1),并且更具体地,在该示例中,提供七个DC电压V1、V2、V3、V4、V5、V6和V7,这七个DC电压的值随着索引i而增加。电路20包括用于接收电压VDD的两个输入端子201和202。在该示例中,电压VDD是正的并且参考端子202,例如,地GND。电路20包括N个输出端子203i,其中i从1到N变化,每个输出端子输出不同的DC电压Vi。优选地,电路20是具有值已知的电阻器(图2中未示出)的电阻分压桥,电阻器的值对于每个电压Vi是从系数Ai中推导出的。
作为变型,电路20可以在设备2外部。
设备2还包括接收电压Vi的选择电路21。电路21从电压Vi中选择至少一个中间电压Vint(步骤101,图1)。在该示例中,电路21选择等于V4的单个电压Vint。中间电压Vint在此限定两个子集E1和E2(图2中的虚线),两个子集E1和E2分别包括大于电压Vint的电压V5、V6和V7、以及小于电压Vint的电压V3、V2和V1。
电路21将电压Vint提供给比较器Cint,例如运算放大器。比较器Cint将其接收的中间电压Vint与参考电压Vref进行比较(步骤102,图1)。作为示例,电压Vint和Vref分别被提供给比较器Cint的反相输入(-)和非反相输入(+)。比较器Cint提供二进制输出信号Oint,如果电压Vref大于电压Vint,则二进制输出信号Oint处于第一逻辑状态(在该示例中为“1”),否则二进制输出信号Oint处于第二逻辑状态(在该示例中为“0”)。优选地,电压源Vref(未示出)形成设备2的一部分,但是作为变型,该电压源可以在设备2外部。实现这种电压源在本领域技术人员的能力的范围内。
电路21还根据信号Oint选择子集E1和E2中的一个子集(步骤103,图1)。更具体地,在该示例中,电路21根据控制信号cmd选择子集E1或E2,控制信号cmd例如由电路21的输入213接收,例如由控制电路22基于信号Oint确定。在该示例中,信号cmd等于信号Oint,并且电路22将比较器Cint的输出连接到电路21的输入213。
在所示示例中,电路21包括三个开关215,开关215具有接收相应电压V7、V6和V5的第一端子并且具有连接到电路21的相应输出2171、2172和2173的第二端子。电路21还包括三个开关219,开关219具有接收相应电压V3、V2和V1的第一端子并且具有连接到相应输出2171、2172和2173的第二端子。开关215和219由信号cmd控制。当电压Vref小于电压Vint(Oint等于“0”)时,电路21选择集合E2(开关115断开并且开关119闭合),则电压V3、V2和V1被提供给相应输出2171、2172和2173。当电压Vref大于电压Vref(Oint等于“1”)时,电路21选择集合E1(开关115闭合并且开关119断开),则电压V7、V6和V5被提供给相应输出2171、2172和2173。
电路21将所选择的子集E1或E2的电压Vi提供给连接到相应输出2171、2172和2173的比较器Ccomp1、Ccomp2和Ccomp3。每个比较器Ccomp1、Ccomp2和Ccomp3(例如,运算放大器)将其接收的电压Vi与电压Vref进行比较(步骤104,图1)。作为示例,每个比较器Ccomp1、Ccomp2和Ccomp3在其两个输入上接收所选择的子集的不同电压Vi和电压Vref,例如,分别为反相(-)和非反相(+),比较器提供二进制输出信号Ocomp1、Ocomp2和Ocomp3,如果电压Vref大于电压Vi,则二进制输出信号Ocomp1、Ocomp2和Ocomp3处于第一逻辑状态(在本示例中为“1”),否则二进制输出信号Ocomp1、Ocomp2和Ocomp3处于第二逻辑状态(例如,“0”)。
在该实施例中,设备2还包括基于信号Oint、Ocomp1、Ocomp2和Ocomp3来确定围绕电压Vref的两个电压Vinf和Vsup的输出电路或解码器23。优选地,电路23被配置为基于所确定的电压Vinf和Vsup提供输出信号OUT,对于每个电压Vi,该输出信号OUT表示电压VDD大于或小于由该电压Vi限定的电压电平Vref/Ai的指示。对于每个电压Vi,该信号还表示包含该电压Vi的电压范围。电路23例如是专用电路(专用集成电路ASIC)。电路23还可以包括与其中存储有指令的指令存储器相关联的微处理器,这些指令在由微处理器读出时能够确定信号OUT。
根据未示出的特定实施例,电路23被配置为提供信号OUT,对于每个电压Vi,信号OUT表示电压Vi大于或小于电压Vref的这一事实,例如,超过7位的信号,其中每个位的逻辑状态指示与该位相对应的电压Vi是否大于电压Vref。这样的信号OUT使得能够确定围绕电压Vref的电压Vinf和Vsup,并且因此表示相对于由电压Vi限定的电压电平Vref/Ai的电压VDD的值的估计,并且进一步地,对于每个电压Vi,表示包含该电压Vi的值的电压范围的估计。信号OUT可以通过AND、OR、NOR和/或NAND逻辑门、基于比较器的输出信号完全确定,而不使用由同步信号控制的存储元件。
在未示出的备选实施例中,设备2可以适用于在图1的步骤101处选择多于一个中间电压的情况。例如,电路21可以选择三个中间电压Vint1、Vint2和Vint3(步骤101,图1),这三个中间电压分别等于电压V6、V4和V2,并且每个中间电压限定电压E1、E2、E3和E4的四个子集,每个子集分别包括电压V7、V5、V3和V1。在这种情况下,设备2包括三个比较器Cint1、Cint2和Cint3(每个中间电压一个)和单个比较器Ccomp。作为这种设备的操作的示例,如果电压Vref大于Vint3并且小于Vint2(步骤102,图1),则选择子集E3(步骤103,图1)并且将电压V3提供给比较器Ccomp以根据电压V4与电压Vref的比较结果(步骤104,图1)来确定电压Vref是否被电压Vsup=V5和Vinf=V4或者电压Vsup=V4和Vinf=V3围绕。
图3以框的形式示出了图1的方法的备选实施例的步骤。
在该备选实施例中,提供了重复图1的方法的步骤101、102和103。更具体地,图3的方法包括关于图1描述的连续步骤100、101、102、103和104、以及在步骤103之后立即执行并且随后是步骤101的附加步骤301(框“集合=所选择的子集”)。优选地,在该备选实施例中,针对步骤101的每次迭代来选择单个AC电压Vint。
在步骤301,选择用于将在下一次迭代中实现步骤101、102和103的有序电压集合Vi,并且使其对应于在当前迭代的步骤103处选择的子集。换言之,递归地重复步骤101、102和103。
重复步骤101、102、103和可能的步骤301,直到在步骤103的当前迭代中选择的子集包括至多给定数目的电压Vi,例如,至多一个电压Vi。
图4以框的形式示意性地示出了图2的设备的备选实施例。
在该示例中,图4的设备4能够实现图3的方法。更具体地,电压Vi的数目N等于7,在步骤101选择单个中间电压,并且重复步骤101、102和103,直到在步骤103选择包括至多一个电压Vi的子集。
与设备2一样,设备4包括用于提供电压Vi的电路20、选择电路21、控制电路22、电压比较器和输出电路23,该实施例的电路21和22与关于图2描述的电路不同。
更具体地,电路21在此被配置为选择等于V4的中间电压Vint1(步骤101的第一次迭代,图3)。电压Vint1在N个电压Vi的集合中限定两个子集E1和E2(图4中的虚线),子集E1包括大于电压Vint1的电压V7、V6和V5,并且子集E2包括小于电压Vint1的电压V3、V2和V1。
代替关于图2描述的输出2171、2172、2173和输出电源电压Vint,这里的电路21包括将电压Vint1提供给比较器Cint1(例如,运算放大器)的输出2174。比较器Cint1将电压Vint1与电压Vref进行比较(步骤102的第一次迭代,图3)。电压Vint1和Vref被提供给比较器Cint1的两个输入,例如,分别为反相(-)和非反相(+),比较器提供二进制输出信号Oint1,如果电压Vref大于电压Vint1,则二进制输出信号Oint1处于第一逻辑状态(例如,“1”),否则二进制输出信号Oint1处于第二逻辑状态(例如,“0”)。
基于信号Oint1,如果电压Vint1大于Vref,则电路21选择子集E1,或者如果电压Vint1小于Vref,则电路21选择子集E2(步骤103的第一次迭代,图3)。更具体地,在该示例中,电路21根据由其输入213接收的控制信号cmd来选择子集E1或E2,信号cmd至少从信号Oint1确定,例如,由接收信号Oint1并且输出信号cmd的控制电路22。然后,所选择的子集变为用于步骤101、102和103的下一次迭代的有序电压集合Vi(步骤301,图3)。
然后,电路21从所选择的集合E1或E2中选择中间电压Vint2(步骤101的第二次迭代,图3)。在该示例中,如果选择集合E1,则电压Vint2等于电压V6并且限定两个子集E11和E12(图4中的虚线),集合E11包括大于电压V6的电压V7,并且集合E12包括小于电压V6的电压V5。如果选择集合E2,则电压Vint2等于电压V2并且限定两个子集E21和E22(图4中的虚线),集合E21包括大于电压V2的电压V3,并且集合E22包括小于电压V2的电压V1。
在所示示例中,电路21包括将电路20的输出2036连接到电路21的输出2175的开关2101、以及将电路20的输出2032连接到电路21的输出2175的开关2102,输出2175提供所选择的电压Vint2。根据信号cmd,开关2101和2102分别断开和闭合(Vint2=V2)或者分别闭合和断开(Vint2=V6)。
所选择的电压Vint2被提供给比较器Cint2、优选地是运算放大器。比较器Cint2将电压Vint2与电压Vref进行比较(步骤102的第二次迭代,图3)。电压Vint2和Vref被提供给比较器Cint2的两个输入,例如,反相(-)和非反相(+),比较器提供二进制输出信号Oint2,如果电压Vref大于电压Vint2,则二进制输出信号Oint2处于第一逻辑状态(例如,“1”),否则二进制输出信号Oint2处于第二逻辑状态(例如,“0”)。
控制信号cmd还从提供给电路22的信号Oint2来确定。基于信号cmd,电路21选择子集E11、E12、E21或E22(步骤103的第二次迭代,图3)。更具体地,如果电压Vint1大于电压Vref并且电压Vint2(因此等于V6)大于Vref,则电路21选择子集E11,如果电压Vint1大于电压Vref并且电压Vint2(因此等于V6)小于Vref,则电路21选择子集E12,如果电压Vint1小于电压Vref并且电压Vint2(因此等于V2)大于电压Vref,则电路21选择子集E21,如果电压Vint1小于电压Vref并且电压Vint2(因此等于V2)小于电压Vref,则电路21选择子集E22。为此目的,电路21例如包括将电路21的输出2176连接到电路20的相应输出2037、2035、2033和2031的开关2103、2104、2105和2106。根据控制信号,开关2103、2104、2105和2106中的一个开关闭合,其他开关断开。
所选择的子集(分别为E11、E12、E21或E22)的电压V7、V5、V3或V1被提供给比较器Ccomp、优选地是运算放大器。比较器Ccomp将所选择的子集E11、E12、E21或E22的电压Vi与电压Vref进行比较(步骤104,图3)。电压V7、V5、V3或V1和电压Vref被提供给比较器Ccomp的两个输入,例如,反相(-)和非反相(+),比较器提供二进制输出信号Ocomp,如果电压Vref大于接收电压V7、V5、V3或V1,则二进制输出信号Ocomp处于第一逻辑状态(例如“1”),否则二进制输出信号Ocomp处于第二逻辑状态(例如,“0”)。
信号Cint1、Cint2和Ccomp被提供给电路23。电路23基于比较器Cint1、Cint2和Ccomp的输出信号来确定输出信号OUT。
作为操作的示例,如果电压Vref在电压V4到V5之间,则电路选择等于V4的电压Vint1,基于信号Oint1选择子集E1,选择等于V6的电压Vint2,并且基于信号Oint2选择子集E21,信号Ocomp因此指示电压Vref小于V5。然后,可以推断出,电压Vinf=V4和Vsup=V5围绕电压Vref。
与关于图2描述的实施例相比,图4的设备包括较少的比较器,更具体地,在这些示例中少了一个比较器,其中N等于7。
所描述的实施例的电路21、22和可能的23的优点在于,它们不包括由同步信号控制的存储元件,诸如触发器。与通过状态机形成电路的设备相比,这简化了电路的设计并且能够降低其功耗。
尽管上文中已经描述了N等于7的实施例,但是根据本说明书,使这些实施例适应任何大于或等于2、优选地大于2的任何数目N将在本领域技术人员的能力的范围内。
已经描述了各种实施例和变型。本领域技术人员将理解,可以组合这些各种实施例和变型的某些特征,并且本领域技术人员将想到其他变型。特别地,本领域技术人员可以调节各种先前描述的信号的逻辑状态,特别是在至少某些比较器的反相和非反相输入被反转的情况下。此外,这些实施例与负主电压VDD兼容。
最后,基于上文中给出的功能指示,所描述的实施例和变型的实际实现在本领域技术人员的能力的范围内。特别地,尽管在实施例和变型中,为了相对于不同电压电平来估计DC电压VDD的值(其中每个不同电压电平由参考电压Vref的值和从电压VDD获取的电压Vi的值来限定),确定围绕电压VDD的两个电压Vi,但是基于本说明书,仅基于对于每个电压Vi而言电压Vi是大于还是小于电压Vref的指示来实现这种估计在本领域技术人员的能力的范围内。
这些改变、修改和改进旨在成为本公开的一部分,并且旨在落入本发明的精神和范围内。因此,前面的描述仅是示例性的,而不是限制性的。本发明仅由所附权利要求及其等同物限定。

Claims (20)

1.一种方法,包括:
从有序DC电压集合中选择至少一个第一电压,所述至少一个第一电压限定DC电压子集;
将所述第一电压与DC参考电压进行比较;
基于所述比较的结果选择所述子集中的一个子集;以及
将所选择的所述子集中的每个电压与所述参考电压进行比较。
2.根据权利要求1所述的方法,其中在比较所选择的所述子集中的每个电压之前,选择所述至少一个第一电压的步骤、将所述第一电压与所述DC参考电压进行比较的步骤、以及选择所述子集中的一个子集的步骤被重复。
3.根据权利要求2所述的方法,其中所述步骤被递归地重复。
4.根据权利要求2所述的方法,其中比较所选择的所述子集中的每个电压包括:比较在重复的步骤的最后一次迭代时所选择的所述子集中的每个电压。
5.根据权利要求2所述的方法,其中所述步骤被重复,直到所述至少一个第一电压包括至多一个电压。
6.根据权利要求1所述的方法,还包括:基于将所述第一电压与所述DC参考电压进行比较的结果、以及将所选择的所述子集中的每个电压与所述参考电压进行比较的结果,确定所述DC电压中围绕所述参考电压的两个DC电压。
7.根据权利要求6所述的方法,还包括:基于所述参考电压和围绕所述参考电压的所述两个DC电压来估计所述DC电压中的每个DC电压的电平。
8.根据权利要求6所述的方法,其中所述DC电压是从主DC电压获取的,所述方法还包括:相对于每个由围绕所述参考电压的两个DC电压中的一个DC电压以及由所述参考电压限定的电压电平,来估计所述主DC电压的值。
9.根据权利要求1所述的方法,其中所述至少一个第一电压限定包括加上或减去1的相同数目的DC电压的子集。
10.根据权利要求1所述的方法,其中基于所述比较的结果选择所述子集中的一个子集包括:仅选择大于所述至少一个第一电压的电压或者仅选择小于所述第一电压的电压。
11.根据权利要求10所述的方法,其中基于所述比较的结果选择所述子集中的一个子集包括:仅选择大于所述至少一个第一电压的电压。
12.根据权利要求10所述的方法,其中基于所述比较的结果选择所述子集中的一个子集包括:仅选择小于所述第一电压的电压。
13.一种设备,包括:
选择电路,被配置为从有序DC电压集合中选择至少一个第一电压,所述第一电压限定DC电压子集;
第一比较器,被配置为将所述至少一个第一电压与参考电压进行比较;
所述选择电路还被配置为基于所述第一比较器的输出信号来选择所述子集中的一个子集;以及
第二比较器,被配置为将所选择的所述子集中的每个电压与所述参考电压进行比较。
14.根据权利要求13所述的设备,其中所述选择电路被配置为选择多个第一电压和由所述第一电压限定的多个子集,其中所述第一比较器包括用于每个第一选定电压的比较器,并且其中所述选择电路被配置为基于所述第一比较器的输出信号来选择所述子集。
15.根据权利要求14所述的设备,其中所述选择电路和所述第二比较器被配置为将所述参考电压与所选择的所述子集中的单个子集中的每个电压进行比较。
16.根据权利要求13所述的设备,还包括电压生成电路,被配置为从主电压生成所述DC电压。
17.根据权利要求16所述的设备,其中所述电压生成电路包括电阻分压桥。
18.根据权利要求13所述的设备,还包括第二选择电路,被配置为基于所述第一比较器和所述第二比较器的输出信号,确定所述DC电压中围绕所述参考电压的两个DC电压。
19.一种设备,包括:
用于从有序DC电压集合中选择至少一个第一电压的装置,所述至少一个第一电压限定DC电压子集;
用于将所述第一电压与DC参考电压进行比较的装置;
用于基于所述比较的结果选择所述子集中的一个子集的装置;以及
用于将所选择的所述子集中的每个电压与所述参考电压进行比较的装置。
20.根据权利要求19所述的设备,还包括用于基于将所述第一电压与所述DC参考电压进行比较的结果、以及将所选择的所述子集中的每个电压与所述参考电压进行比较的结果来确定所述DC电压中围绕所述参考电压的两个DC电压的装置。
CN201910920057.6A 2018-09-27 2019-09-26 比较电压的方法和设备 Active CN110954737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1858920 2018-09-27
FR1858920A FR3086763B1 (fr) 2018-09-27 2018-09-27 Surveillance de la valeur d'une tension continue par rapport a plusieurs niveaux de tension

Publications (2)

Publication Number Publication Date
CN110954737A true CN110954737A (zh) 2020-04-03
CN110954737B CN110954737B (zh) 2023-06-20

Family

ID=65494309

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910920057.6A Active CN110954737B (zh) 2018-09-27 2019-09-26 比较电压的方法和设备
CN201921617940.XU Withdrawn - After Issue CN210954154U (zh) 2018-09-27 2019-09-26 设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921617940.XU Withdrawn - After Issue CN210954154U (zh) 2018-09-27 2019-09-26 设备

Country Status (3)

Country Link
US (1) US10908192B2 (zh)
CN (2) CN110954737B (zh)
FR (1) FR3086763B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111679709A (zh) * 2020-06-16 2020-09-18 武汉光迅科技股份有限公司 电压产生电路及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3086763B1 (fr) * 2018-09-27 2021-04-23 St Microelectronics Rousset Surveillance de la valeur d'une tension continue par rapport a plusieurs niveaux de tension
FR3086753B1 (fr) * 2018-09-28 2020-12-18 St Microelectronics Rousset Procede et dispositif de detection d'une temperature

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418409A (en) * 1992-06-26 1995-05-23 Erwin Sick Gmbh Optik-Elektronik Comparator circuit for triggering a switching process when a variable measurement signal passes through a switching threshold
US5848380A (en) * 1996-02-07 1998-12-08 Yazaki Corporation Method and system for estimation of cell discharge stop voltage
US20020158673A1 (en) * 2001-04-30 2002-10-31 Stmicroelectronics, Inc. Power supply detection circuitry and method
CN1523368A (zh) * 2003-02-18 2004-08-25 �����ɷ� 集成电路中的集成测试电路
US20090261862A1 (en) * 2008-04-17 2009-10-22 Altera Corporation Techniques For Measuring Voltages in a Circuit
US20100271074A1 (en) * 2009-04-28 2010-10-28 Seiko Epson Corporation Comparison circuit, integrated circuit device and electronic apparatus
US20110128045A1 (en) * 2009-12-02 2011-06-02 Fujitsu Semiconductor Limited System having correction unit and correcting method thereof
CN102759655A (zh) * 2011-04-29 2012-10-31 飞兆半导体公司 多电源电压的检测电路及检测方法
US20160109491A1 (en) * 2014-10-20 2016-04-21 Itron, Inc. Grid topology mapping with voltage data
US20170160317A1 (en) * 2015-12-08 2017-06-08 Sandisk Technologies Inc. On-die measurement technique for i/o dc parameters vol and voh
CN107525960A (zh) * 2016-06-21 2017-12-29 深圳市中兴微电子技术有限公司 一种控制电路及方法
CN210954154U (zh) * 2018-09-27 2020-07-07 意法半导体(鲁塞)公司 设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234181B3 (de) * 2002-07-26 2004-04-08 Infineon Technologies Ag Adaptive Spannungsüberwachung
JP2007172350A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd 低電圧検出装置および低電圧検出方法
JP5782238B2 (ja) * 2010-07-30 2015-09-24 ルネサスエレクトロニクス株式会社 電圧検出回路及びその制御方法
JP6122720B2 (ja) * 2013-07-17 2017-04-26 ルネサスエレクトロニクス株式会社 電源電圧遷移照合回路、電源電圧遷移照合方法、及び半導体集積回路
US10162373B1 (en) * 2017-02-28 2018-12-25 Ampere Computing Llc Variation immune on-die voltage droop detector

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418409A (en) * 1992-06-26 1995-05-23 Erwin Sick Gmbh Optik-Elektronik Comparator circuit for triggering a switching process when a variable measurement signal passes through a switching threshold
US5848380A (en) * 1996-02-07 1998-12-08 Yazaki Corporation Method and system for estimation of cell discharge stop voltage
US20020158673A1 (en) * 2001-04-30 2002-10-31 Stmicroelectronics, Inc. Power supply detection circuitry and method
CN1523368A (zh) * 2003-02-18 2004-08-25 �����ɷ� 集成电路中的集成测试电路
CN102027382A (zh) * 2008-04-17 2011-04-20 阿尔特拉公司 用于测量电路电压的技术
US20090261862A1 (en) * 2008-04-17 2009-10-22 Altera Corporation Techniques For Measuring Voltages in a Circuit
US20100271074A1 (en) * 2009-04-28 2010-10-28 Seiko Epson Corporation Comparison circuit, integrated circuit device and electronic apparatus
US20110128045A1 (en) * 2009-12-02 2011-06-02 Fujitsu Semiconductor Limited System having correction unit and correcting method thereof
CN102759655A (zh) * 2011-04-29 2012-10-31 飞兆半导体公司 多电源电压的检测电路及检测方法
US20130027089A1 (en) * 2011-04-29 2013-01-31 Fairchild Semiconductor Corporation Circuit and method for detecting multiple supply voltages
US20160109491A1 (en) * 2014-10-20 2016-04-21 Itron, Inc. Grid topology mapping with voltage data
US20170160317A1 (en) * 2015-12-08 2017-06-08 Sandisk Technologies Inc. On-die measurement technique for i/o dc parameters vol and voh
CN107525960A (zh) * 2016-06-21 2017-12-29 深圳市中兴微电子技术有限公司 一种控制电路及方法
CN210954154U (zh) * 2018-09-27 2020-07-07 意法半导体(鲁塞)公司 设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高静,姚素英,徐江涛: "一种低功耗结构的ADC设计", 《电路与系统学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111679709A (zh) * 2020-06-16 2020-09-18 武汉光迅科技股份有限公司 电压产生电路及方法
CN111679709B (zh) * 2020-06-16 2022-03-11 武汉光迅科技股份有限公司 电压产生电路及方法

Also Published As

Publication number Publication date
US10908192B2 (en) 2021-02-02
US20200103928A1 (en) 2020-04-02
FR3086763B1 (fr) 2021-04-23
CN210954154U (zh) 2020-07-07
FR3086763A1 (fr) 2020-04-03
CN110954737B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
CN210954154U (zh) 设备
US20150103594A1 (en) Inter-cell interference cancellation
KR100982597B1 (ko) 전지 전압 검출 회로
US20110258464A1 (en) Circuit and Method for Detecting a Legacy Powered Device in a Power over Ethernet System
CN103531243B (zh) 内部电压调整电路、内部电压调整方法以及半导体装置
US20070025146A1 (en) Sensing circuit for multi-level flash memory
US8923062B1 (en) Generating read thresholds using gradient descent and without side information
KR100965496B1 (ko) 시험 장치 및 시험 방법
KR100816214B1 (ko) 플래쉬 메모리 장치의 전압 생성기
US20150071000A1 (en) Semiconductor memory device and defective judging method thereof
US10171098B2 (en) Analog-to-digital converter (ADC) with improved power disturbance reduction
CN105489235B (zh) 数据接收芯片
EP3326046A1 (en) Apparatus and scheme for io-pin-less calibration or trimming of on-chip regulators
US8957700B2 (en) Apparatus and methods for digital configuration of integrated circuits
US8213213B2 (en) Reference current generator for resistance type memory and method thereof
KR100824141B1 (ko) 반도체 메모리 소자
US10387352B2 (en) Systems and methods for multibit code communications
US10672499B2 (en) NAND flash memory controller and storage apparatus applying the same
CN105321577B (zh) 数据接收芯片
US20060270069A1 (en) Method of inspecting electronic circuit
CN105321541B (zh) 数据接收芯片
TWI635502B (zh) 在記憶體裝置之zq校準中決定電阻校準方向之方法
CN110120241A (zh) 半导体器件
US11112811B2 (en) On-chip parameter generation system with an integrated calibration circuit
CN110880933B (zh) 具有一半步级解析度的片载校正电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant