发明内容
本发明解决的技术问题是CMOS图像传感器的光学串扰问题。
为解决上述问题,本发明提供一种CMOS图像传感器的形成方法,包括:提供半导体衬底,所述半导体衬底形成有像素阵列;在半导体衬底表面形成覆盖所述像素阵列的介质层;在所述介质层内形成介于相邻像素单元之间的隔离侧墙。
可选的,所述隔离侧墙的长度大于或者等于像素单元的长度。
可选的,所述隔离侧墙的形成步骤包括:在所述介质层表面形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀所述介质层形成沟槽;采用反光物质填充所述沟槽。
可选的,所述隔离侧墙的形成步骤还包括:所述隔离侧墙的形成步骤还包括:在采用反光物质填充所述沟槽前,在所述沟槽的侧壁形成隔离层。
可选的,所述隔离层材料为钛或者氮化钛。
可选的,所述反光物质为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜,或者为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜的合金。
可选的,所述隔离侧墙是与所述像素单元连接的晶体管区域的源极、栅极、或是漏极的接触孔位于同一层。
可选的,所述隔离侧墙是与所述像素单元连接的晶体管区域的源极、栅极、或是漏极的接触孔。
可选的,所述介质层是单一覆层也可以是多层介质薄膜堆叠结构。
本发明还提供一种CMOS图像传感器,包括:衬底;形成在衬底内的像素单元阵列;形成在衬底表面并覆盖所述像素单元阵列的介质层;形成在所述介质层内并介于相邻像素单元之间的隔离侧墙。
可选的,所述介质层是单一覆层也可以是多层介质薄膜堆叠结构。
可选的,所述隔离侧墙的长度大于或者等于像素单元的长度。
可选的,所述隔离侧墙材料为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜,或者为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜的合金。
可选的,所述隔离侧墙包括隔离层和填充在所述隔离层内的反光材料。
可选的,所述隔离层材料为钛或者氮化钛。
与现有技术相比,本发明具有以下优点:本发明在CMOS图像传感器的相邻的像素单元之间形成隔离侧墙,所述隔离侧墙能够避免入射光照射到照射相邻的像素上,从而降低出现光学串扰现象,本发明提供的隔离侧墙包括隔离层和填充在所述隔离层内的反光材料,所述隔离侧墙能够反射入射光,提高了CMOS图像传感器的灵敏度。
具体实施方式
本发明提供一种CMOS图像传感器的形成方法,包括:提供半导体衬底,所述半导体衬底形成有像素阵列;在半导体衬底表面形成覆盖所述像素阵列的介质层;在所述介质层内形成介于相邻像素单元之间的隔离侧墙。
可选的,所述隔离侧墙的长度大于或者等于像素单元的长度。
可选的,所述隔离侧墙的形成步骤包括:在所述介质层表面形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀所述介质层形成沟槽;采用反光物质填充所述沟槽。
可选的,所述隔离侧墙的形成步骤还包括:所述隔离侧墙的形成步骤还包括:在采用反光物质填充所述沟槽前,在所述沟槽的侧壁形成隔离层。
可选的,所述隔离层材料为钛或者氮化钛。
可选的,所述反光物质为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜,或者为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜的合金。
可选的,所述隔离侧墙是与所述像素单元连接的晶体管区域的源极、栅极、或是漏极的接触孔位于同一层。
可选的,所述隔离侧墙是与所述像素单元连接的晶体管区域的源极、栅极、或是漏极的接触孔。
可选的,所述介质层是单一覆层也可以是多层介质薄膜堆叠结构。
本发明还提供一种CMOS图像传感器,包括:衬底;形成在衬底内的像素单元阵列;形成在衬底表面并覆盖所述像素单元阵列的介质层;形成在所述介质层内并介于相邻像素单元之间的隔离侧墙。
可选的,所述介质层是单一覆层也可以是多层介质薄膜堆叠结构。
可选的,所述隔离侧墙的长度大于或者等于像素单元的长度。
可选的,所述隔离侧墙材料为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜,或者为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜的合金。
可选的,所述隔离侧墙包括隔离层和填充在所述隔离层内的反光材料。
可选的,所述隔离层材料为钛或者氮化钛。
与现有技术相比,本发明具有以下优点:本发明在CMOS图像传感器的相邻的像素单元之间形成隔离侧墙,所述隔离侧墙能够反射入射光,避免入射光照射到照射相邻的像素上,从而降低出现光学串扰现象。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明的CMOS图像传感器的形成方法的一实施例的流程示意图,图2至图9为本发明的CMOS图像传感器的形成方法的一实施例的过程示意图,下面参考图1至图9对本发明的CMOS图像传感器的形成方法进行说明,包括步骤:
步骤S101,提供半导体衬底,所述半导体衬底形成有像素阵列。
参考图2,具体的,所述半导体衬底100可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。虽然在此描述了可以形成半导体衬底100的材料的几个示例,但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
参考图3,图3为显示了具有像素阵列的半导体衬底100,在图3中仅示出了两个像素单元101和102,所述像素阵列的排列可以是现有的像素阵列的排列方式,像素阵列的排列方式可以随着像素传感器的特定设计而变化。
像素单元通常包括有光电二极区以及光电二极区与晶体管区域连接结构,所述像素单元作用为将光信号转换为电信号,并将所述电信号传送到与所述像素单元对应的晶体管。
所述像素单元的形成方法可以是现有的像素单元形成方法,包括:形成光电二极区的n-阱和p-阱,所述光电二极区的n-阱和p-阱的形成包括至少一道的掺杂离子的注入。
步骤S102,在半导体衬底表面形成覆盖所述像素阵列的介质层。
参考图4,所述介质层110的厚度为20纳米至5000纳米,所述介质层110用于对衬底上的导线与导线之间的隔离,所述介质层110可以是单一覆层也可以是多层介质薄膜堆叠结构。
所述介质层110的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(Borophosphosilicate Glass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层110可以是金属前介质层(Pre-Metal Dielectric,PMD),也可以是层间介质层(Inter-Metal Dielectric,ILD)。PMD是沉积在具有MOS器件的衬底上,利用化学气相沉积(Chemical Vapor deposition,CVD)工艺形成,在PMD中会在后续工艺形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
ILD是后道工艺在金属互联层之间的介电层,ILD中会在后续工艺中形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接相邻金属互连层中的导线。
所述介质层110的形成工艺可以是任何常规真空镀膜技术,例如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等,在这里不做赘述。
步骤S103,在所述介质层110内形成介于相邻像素单元之间的隔离侧墙,所述隔离侧墙113的长度大于或者等于像素单元的长度。
所述在所述介质层110内形成介于相邻像素单元之间的隔离侧墙的具体步骤包括:在所述介质层110表面形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀所述介质层110形成沟槽;采用反光物质填充所述沟槽。
参考图5,在所述介质层110表面形成光刻胶图形111。
具体包括:在所述介质层110表面旋涂光刻胶,接着通过曝光将掩膜版上的与沟槽相对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形111。
参考图6,以所述光刻胶图形111为掩膜,刻蚀所述介质层110形成沟槽112。
刻蚀所述介质层110的工艺可以为任何常规刻蚀技术,比如化学刻蚀技术或者等离子体刻蚀技术。
在本实施例中,采用等离子体刻蚀技术,采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体刻蚀介质层110直至形成暴露衬底100的沟槽112。具体工艺为:刻蚀设备的腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米。
一并参考图7和图8,图8为图7的俯视图,为了方便理解本发明,图8略去了介质层110,采用反光物质填充所述沟槽112,形成介于相邻像素单元之间的隔离侧墙113,所述隔离侧墙113的长度大于或者等于像素单元的长度。
所述隔离侧墙113能够将引起光学串扰的光线反射,避免该光线照射到相邻的像素单元。
所述反光物质为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜,或者为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜的合金。
需要特别指出的是,为了使得隔离侧墙113的反射光线效果更佳,可以在所述沟槽的侧壁形成钛或者氮化钛的隔离层,再采用钨填充所述沟槽112。
在另一实施例中,参考图9,所述像素单元101相邻的像素单元为102和102a时,在像素单元101和像素单元102之间以及像素单元101和像素单元102a之间分别形成有隔离侧墙113。
在又一实施例中,所述隔离侧墙113可以是与所述像素单元连接的晶体管区域的源极、栅极、或是漏极的接触孔位于同一层,并与所述源极、栅极、或是漏极的接触孔的图案形成在同一掩膜上。
在又一实施例中,所述隔离侧墙113可以是与所述像素单元连接的晶体管区域的源极、栅极、或是漏极的接触孔,参考图10,隔离侧墙113是以所述像素单元(101或者102)连接的晶体管区域栅极114的接触孔做示范性说明,所述隔离侧墙113的结构能够减少工艺步骤。
按照上述的工艺形成的CMOS图像传感器,参考图7,包括:衬底100;形成在衬底100内的像素单元阵列;形成在衬底100表面并覆盖所述像素单元阵列的介质层110;形成在所述介质层110内并介于相邻像素单元之间的隔离侧墙113,所述隔离侧墙113的长度大于或者等于像素单元的长度。
所述CMOS图像传感器中的介质层110可以是单一覆层也可以是多层介质薄膜堆叠结构;所述隔离侧墙材料为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜,或者为铝、银、铬、钼、镍、钯、铂、钛、钽、钨或者铜的合金。
需要特别指出的是,所述隔离侧墙还可以是隔离层和填充在所述隔离层内的反光材料的结构,所述隔离层材料为钛或者氮化钛,上述的结构能够将入射光反射到对应的像素单元,提高了像素单元的灵敏度。
本发明在CMOS图像传感器的相邻的像素单元之间形成隔离侧墙,所述隔离侧墙能够反射入射光,避免入射光照射到照射相邻的像素上,从而降低出现光学串扰现象。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。