CN102024697A - 低介电常数材料刻蚀的方法 - Google Patents
低介电常数材料刻蚀的方法 Download PDFInfo
- Publication number
- CN102024697A CN102024697A CN2009101958623A CN200910195862A CN102024697A CN 102024697 A CN102024697 A CN 102024697A CN 2009101958623 A CN2009101958623 A CN 2009101958623A CN 200910195862 A CN200910195862 A CN 200910195862A CN 102024697 A CN102024697 A CN 102024697A
- Authority
- CN
- China
- Prior art keywords
- low
- etching
- ash
- channel
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种低介电常数材料刻蚀的方法，该方法包括：按照设定图案对光阻进行曝光后，使用刻蚀气体对所述低介电常数材料进行沟道刻蚀；通入气压范围在10～20mT之间、流量范围为400～700sccm的氧气对未曝光的剩余光阻进行灰化处理。本发明实施例的这种low-k材料刻蚀的方法，使用比现有技术气压更低的O2，降低了O2在PR Ash过程中与所述low-k材料发生反应的程度，能够改善最终得到的门电路的耐压性能；同时，使用比现有技术流量更高的O2气流，能够在进行PR Ash的同时更迅速地清除残留在沟道侧壁和底部的polymer，减小所述polymer中包含的残余的刻蚀气体中的F对沟道侧壁和底部裸露的low-k材料的腐蚀，降低PR Ash过程中对于沟道形状的破坏，改善最终得到的门电路的电路性能。
Description
技术领域
本发明涉及集成电路加工制造技术，具体涉及低介电常数(low-k)材料刻蚀的方法。
背景技术
随着集成电路加工制造技术的快速发展，对于从晶圆(wafer)加工到各种后续处理工艺都提出了更高更细致的技术要求。
在后端互连线的加工过程中，需要对Low-k材料进行刻蚀：主要包括沟道刻蚀(Trench Etch)和光阻(Photolithography Resistance，PR)灰化(Ash)两个加工步骤。目前业界通常在一个工序中先后进行Trench Etch和PR Ash两个步骤，该工序通常也称为In-situ方法，其流程如图1所示，主要包括：
步骤101：按照设定图案对PR进行曝光后，使用含氟(F)的刻蚀气体对Low-k材料进行Trench Etch；所述含F的刻蚀气体通常可以为C4F8、CHF3或CF4等；而所述low-k材料，其主要成分为硅的氧化物和氮化物，且随不同集成电路制造商的配方，其成分略有不同。
步骤102：通入气压约大于30毫托(mT)、流量约小于200立方厘米每秒(sccm)的氧气(O2)对剩余未曝光的PR进行灰化处理。
经过Trench Etch后得到的wafer的剖面示意图如图2所示，其中，所述含F的刻蚀气体进行Trench Etch的过程中，刻蚀气体与Low-k材料反应得到的生成物(Polymer)将会覆盖在Trench Etch过程中形成的沟道的侧壁和底部(如图2中A、B和C所示的位置)；同时，由于Trench Etch过程中通入的刻蚀气体通常足量或过量，因此覆盖在沟道侧壁和底部的polymer当中，总是包含有部分残余的刻蚀气体没有完全被反应掉；
随后，当在步骤102中通入O2对残余的PR进行灰化处理时，由于所述O2的气压较高，因此其分子活性及分子能量都较高，而根据业界的加工经验，高能量的O2更容易与所述low-k材料发生反应，从而对所述low-k材料造成破坏--高能量的O2将会与low-k材料发生反应而使其介电常数值(即k值)升高，从而降低最终得到的门电路的击穿电压，严重影响最终得到的门电路的耐压性能；同时，通入O2进行PR ash时，由于O2的流量较低，气流的携带能力较弱，从而该较弱的气流会使覆盖在沟道侧壁和底部的polymer中包含的残余的刻蚀气体中的F散发出来并继续对沟道侧壁和底部裸露的low-k材料进行刻蚀，从而破坏Trench Etch完成后所得到的沟道的形状，降低最终得到的门电路的电路性能。
发明内容
本发明实施例提供一种低介电常数材料刻蚀的方法，能够降低光阻灰化流程对沟道形状和low-k材料产生的破坏。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种低介电常数材料刻蚀的方法，该方法包括：
按照设定图案对光阻进行曝光后，使用刻蚀气体对所述低介电常数材料进行沟道刻蚀；
通入气压范围在10～20毫托之间、流量范围为400～700立方厘米每秒的氧气对未曝光的剩余光阻进行灰化处理。
所述刻蚀气体包括C4F8、CHF3或CF4。
由上述的技术方案可见，本发明实施例的这种low-k材料刻蚀的方法，使用比现有技术气压更低的O2，从而其分子活性及分子能量相对较低，这种能量较低的O2在PR Ash过程中与所述low-k材料发生反应的程度就会大大降低，从而对于所述low-k材料的破坏性也会大大降低，使得最终得到的门电路的反向击穿电压更高，能够显著改善最终得到的门电路的耐压性能；同时，使用比现有技术流量更高的O2气流，该气流的携带能力更强，从而在进行PR Ash的同时能够更迅速清除残留在沟道侧壁和底部的polymer，减小所述polymer中包含的残余的刻蚀气体中的F对沟道侧壁和底部裸露的low-k材料的腐蚀，降低PR Ash过程中对于沟道形状的破坏，改善最终得到的门电路的电路性能。
附图说明
图1为现有技术中进行Trench Etch和PR Ash的流程示意图。
图2为现有技术中经过Trench Etch后的wafer的剖面示意图。
图3为本发明实施例中low-k材料刻蚀的方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明实施例提供一种low-k材料刻蚀的方法，其流程如图3所示，其中包括：
步骤301：按照设定图案对PR进行曝光后，使用含F的刻蚀气体对Low-k材料进行Trench Etch；
与现有技术类似，此时使用的含F的刻蚀气体通常可以为C4F8、CHF3或CF4等。
步骤302：通入气压范围在10～20mT之间、流量范围为400～700sccm的O2对剩余未曝光的PR进行灰化处理。
在实际应用中，所述的O2气压可以取10、11、12.5、13.5、15.6、16.7、18、19或20mT等整数或小数值，同时，其流量则可以取400、420、460、510、530、555、589、612、633、653、672、690或700sccm等值，但应当指出，所述取值仅为在所述范围内的举例，并不表示限定，在具体加工时可以根据具体的应用环境进行相应地调整。
由上述可见，利用本发明实施例提供的方法进行low-k材料刻蚀时，一方面，步骤302中使用的O2的气压明显比现有技术更低，从而其分子活性及分子能量相对较低，这种能量较低的O2在PR Ash过程中与所述low-k材料发生反应的程度就会大大降低，从而对于所述low-k材料的破坏性也会大大降低，使得最终得到的门电路的反向击穿电压更高，因此能够显著改善最终得到的门电路的耐压性能；另一方面，步骤302中使用的O2的流量又显著高于现有技术，从而气流的携带能力更强，从而在进行PR Ash的同时能够更迅速清除残留在沟道侧壁和底部的polymer，减小所述polymer中包含的残余的刻蚀气体中的F对沟道侧壁和底部裸露的low-k材料的腐蚀，从而降低PR Ash过程中对于沟道形状的破坏，改善最终得到的门电路的电路性能。
因此，容易理解，以上所述仅为本发明的较佳实施例，并非用于限定本发明的精神和保护范围，任何熟悉本领域的技术人员所做出的等同变化或替换，都应视为涵盖在本发明的保护范围之内。
Claims (2)
1.一种低介电常数材料刻蚀的方法，其特征在于，该方法包括：
按照设定图案对光阻进行曝光后，使用刻蚀气体对所述低介电常数材料进行沟道刻蚀；
通入气压范围在10～20毫托之间、流量范围为400～700立方厘米每秒的氧气对未曝光的剩余光阻进行灰化处理。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀气体包括C4F8、CHF3或CF4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101958623A CN102024697A (zh) | 2009-09-17 | 2009-09-17 | 低介电常数材料刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101958623A CN102024697A (zh) | 2009-09-17 | 2009-09-17 | 低介电常数材料刻蚀的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102024697A true CN102024697A (zh) | 2011-04-20 |
Family
ID=43865848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101958623A Pending CN102024697A (zh) | 2009-09-17 | 2009-09-17 | 低介电常数材料刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102024697A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000513A (zh) * | 2012-12-19 | 2013-03-27 | 复旦大学 | 一种多孔低介电常数材料SiCOH薄膜的刻蚀方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1814857A (zh) * | 2004-09-29 | 2006-08-09 | 兰姆研究公司 | 在半导体衬底上溅射保护涂层的方法 |
| CN101202231A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | 镶嵌结构的制造方法 |
-
2009
- 2009-09-17 CN CN2009101958623A patent/CN102024697A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1814857A (zh) * | 2004-09-29 | 2006-08-09 | 兰姆研究公司 | 在半导体衬底上溅射保护涂层的方法 |
| CN101202231A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | 镶嵌结构的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000513A (zh) * | 2012-12-19 | 2013-03-27 | 复旦大学 | 一种多孔低介电常数材料SiCOH薄膜的刻蚀方法 |
| CN103000513B (zh) * | 2012-12-19 | 2015-10-28 | 复旦大学 | 一种多孔低介电常数材料SiCOH薄膜的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101667860B1 (ko) | 내장형 비휘발성 메모리 | |
| TW561559B (en) | Method of manufacturing a semiconductor integrated circuit device | |
| CN105493255A (zh) | 用于横向裁剪硬掩模的方法 | |
| TW200516663A (en) | A method of in-situ damage removal - post O2 dry process | |
| JP2008514001A (ja) | 金属層を有する半導体素子の形成方法 | |
| CN100517576C (zh) | 半导体器件的制造方法 | |
| CN102024691B (zh) | 栅极结构形成方法 | |
| CN102024697A (zh) | 低介电常数材料刻蚀的方法 | |
| US6828187B1 (en) | Method for uniform reactive ion etching of dual pre-doped polysilicon regions | |
| CN101308764B (zh) | 消除蚀刻工序残留聚合物的方法 | |
| US7741203B2 (en) | Method of forming gate pattern of flash memory device including over etch with argon | |
| CN104952782A (zh) | 半导体器件的形成方法 | |
| KR100554834B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US6440809B1 (en) | Method of preventing fluorine ions from residing in a gate to result in boron ion penetration into a gate oxide | |
| CN107293474B (zh) | 集成电路金属连线及其制备方法 | |
| CN1959931A (zh) | 干式蚀刻工艺后的清洗工艺 | |
| US8642475B2 (en) | Integrated circuit system with reduced polysilicon residue and method of manufacture thereof | |
| JP2007053391A (ja) | 半導体集積回路装置の製造方法 | |
| KR100831275B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| Ma et al. | Complex Film Stack Etch Application for BSI CIS in Mesa Etcher | |
| CN105529255A (zh) | 栅极结构的形成方法以及栅极结构 | |
| KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
| KR100885791B1 (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| US20120115321A1 (en) | Method for removing polymer after etching gate stack structure of high-k gate dielectric/metal gate | |
| US9330924B2 (en) | Method for forming control gate salicide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110420 |