CN102013229A - 驱动装置和显示装置 - Google Patents

驱动装置和显示装置 Download PDF

Info

Publication number
CN102013229A
CN102013229A CN2010102791377A CN201010279137A CN102013229A CN 102013229 A CN102013229 A CN 102013229A CN 2010102791377 A CN2010102791377 A CN 2010102791377A CN 201010279137 A CN201010279137 A CN 201010279137A CN 102013229 A CN102013229 A CN 102013229A
Authority
CN
China
Prior art keywords
voltage
output amplifier
bias voltage
drive unit
correcting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102791377A
Other languages
English (en)
Inventor
安田司
松本市郎
松田觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102013229A publication Critical patent/CN102013229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了驱动装置和显示装置。根据本发明的驱动装置包括多个输出放大器电路，所述多个输出放大器电路被并行地连接；偏置线，该偏置线将偏置电压从偏置电压供给源提供给多个输出放大器电路；电源线，该电源线将电源电压从电源电压供给源提供给多个输出放大器电路；以及校正单元，该校正单元将偏移电压叠加在偏置电压上，使得被提供给多个输出放大器电路的电源电压和偏置电压之间的电压差是所希望的。

Description

驱动装置和显示装置
通过引用并入
本申请基于并且要求2009年9月8日提交的日本专利申请No.2009-206658的优先权，其内容在此通过引用整体并入。
技术领域
本发明涉及包括多个输出放大器电路的驱动装置，和安装有该驱动装置的显示装置。
背景技术
日本未经审查的专利申请公开No.2005-150215提出一种方法，该方法消除在被布置在半导体集成电路设备中的电路中生成的电源压降的影响并且抑制电路的操作速度减少和操作故障。图7是在日本未经审查的专利申请公开No.2005-150215中公布的半导体集成电路设备的电路框图。半导体集成电路设备200包括电源端子112、接地端子(接地焊盘)114、以及负电源端子116。电源端子112被连接至外部电源，并且被提供有电源电压(Vdd)。接地端子114被连接至接地(0V)。负电源端子116被连接至外部负电源，并且被提供有负电源电压(-Vdd)。
电源线118被连接至电源端子112。接地线120被连接至接地端子114。按照离电源和接地最近电路到最远的顺序，从第一电路301到第f电路30f的多个电路被并联地连接在电源线118和接地线120之间。
电流源122被布置在处于被布置在离接地最远的区域中的第f电路30f的接地线120侧的结点Gf与负电源端子116之间作为电流生成单元。即，电流源122被布置在离将接地电势(0V)提供给接地线120的接地端子(接地焊盘)114最远的布线部分中。电流源122生成电流使得流过接地线120的电流将会是从接地到负电源(电流源122)的方向。
通过布置被连接至负电源的电流源122，在接地线120中流动的电流的方向将会是从接地到结点Gf的方向。此外，接地线120上的结点的电势随着结点离开接地的距离(按照G1、G2…、以及Gf的顺序)逐渐地减少并且在结点Gf达到它们的最小值。此外，电源线118上的结点的电势随着结点离开电源的距离(按照V1、V2…、以及Vf的顺序)变小。因此能够确保电路301至30f中的每一个中的接地侧结点和电源侧结点之间的足够的电势差，从而实现稳定的电路，其中即使电路被布置在远离电源的位置(接地)处，电压电平也不减少，并且不易受到电源下降以及接地电压增加的影响。
近年来，被用于电视的液晶显示装置和用于个人计算机的显示器的屏幕尺寸增加，具有较高的分辨率，并且多功能化。结合此，用于驱动液晶显示面板的源极驱动器(驱动装置)的输出的数目增加，并且液晶显示面板的构造正在变得复杂。
发明内容
如果布置为从源极驱动器中引出的接地线和电源线引起电阻变高，那么在远离电源电压供给源布置的电路中，电压逐渐地减少。此外，如果节省电源消耗或者电源减少以加速电路，那么在远离电源电压供给源布置的电路中电源电压逐渐地减少。电源电压的压降引起电路的操作故障、操作速度减少、输出放大器电路之间的压摆率的变化(驱动能力)，从而产生差的显示图像质量。
响应于多个输出的最近的源极驱动器具有其中几乎数千个输出放大器被布置在液晶显示面板的长度方向上的布局。在此构造中，被布置在远离电源电压源的位置处的输出放大器电路中的电源压降能够是特别严重的。
如果应用日本未经审查的专利申请公开No.2005-150215的技术，那么能够如上所述地校正内部电路中的GND和电源电压之间的差。然而，本发明已经发现下述问题，在日本未经审查的专利申请公开No.2005-150215中公开的技术不能够解决在被布置在远离电源电压供给源的位置处的输出放大器电路和被布置在靠近电源电压供给源的位置处的输出放大器电路的驱动性能中产生的变化的问题。
根据本发明的驱动装置包括多个输出放大器电路，所述多个输出放大器电路被并行地连接；偏置线，该偏置线将偏置电压从偏置电压供给源提供给多个输出放大器电路；电源线，该电源线将电源电压从电源电压供给源提供给多个输出放大器电路；以及校正单元，该校正单元将偏移电压叠加在偏置电压上，使得被提供给多个输出放大器电路的电源电压和偏置电压之间的电压差是所希望的。
根据本发明的驱动装置能够通过校正单元实现并行地连接的多个输出放大器电路中的所希望的驱动性能，所述校正单元校正偏置电压以在被提供给输出放大器电路的偏置电压和电源电压之间具有所希望的电压差。
根据本发明的显示装置包括安装在其上的上述驱动装置。
本发明产生提供能够实现并行地连接的多个输出电路中的所希望的驱动性能的显示装置和驱动装置的示例性优点。
附图说明
结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点和特征将更加明显，其中：
图1是有源矩阵驱动的液晶显示的示意平面图；
图2是示出根据第一示例性实施例的源极驱动器的输出放大器电路的示例的电路图；
图3A是用于解释根据第一示例性实施例的校正源极驱动器中的偏置电压的校正单元的概略电路图；
图3B是根据第一示例性实施例的偏置电压校正的概念图；
图4是示出根据第一示例性实施例的源极驱动器的偏置电压与电源电压之间的电压差的说明图；
图5A是用于解释根据第二示例性实施例的校正源极驱动器中的偏置电压的校正单元的概略电路图；
图5B是根据第二示例性实施例的偏置电压校正的概念图；
图6是根据第二示例性实施例的偏移信号的时序图；
图7是在日本未经审查的专利申请公开No.2005-150215中公布的半导体集成电路器件的电路构造图；
图8是用于解释根据比较示例的校正源极驱动器中的偏置电压的校正单元的概略电路图；
图9A是示出理想电源电压和偏置电压之间的电压差的关系的关联图；
图9B是示出根据比较示例的电源电压和偏置电压之间的电压差的关系的关联图；
图10是用于解释在输出放大器电路之间的输出延迟中的变化的概念图；以及
图11是示出根据日本未经审查的专利申请公开No.2005-150215的电源电压和偏置电压之间的电压差的说明图。
具体实施方式
在下文中解释并入了本发明的示例性实施例的示例。其它的示例性实施例也被包括在本发明的范围内，只要它们落入本发明的精神内。以下附图中的每个组件的尺寸和比率被示出仅用于便于解释，并且不同于实际的尺寸和比率。
[第一示例性实施例]
作为显示装置，有源矩阵驱动的液晶显示装置作为示例被解释。图1是有源矩阵驱动的液晶显示装置的示意性说明图。在图1中，等效电路图示意性地示出被连接至显示区域50的一个像素的主要构造。
有源矩阵驱动的液晶显示器100具有其中液晶层被夹在阵列基板和相对基板之间的构造。关于阵列基板，透明像素电极51和薄膜晶体管(在下文中被称为TFT)52通常以矩阵被布置在显示区域50中。一个透明公共电极53被形成到相对基板的整个表面。液晶是电容性的并且在像素电极51和公共电极53之间形成液晶电容54。为了帮助液晶的电容量，液晶经常进一步包括辅助电容55。注意，公共电极53可以被布置在阵列基板上。
扫描信号控制导通和截止TFT 52。当TFT 52被导通时，与视频数据信号相对应的半色调信号电压被施加给像素电极51，并且通过每个像素电极51和公共电极53之间的电势差改变液晶的透射率。即使在TFT 52被截止之后液晶电容54和辅助电容55保持上述的电势差一定时段，然后显示图像。
传输被施加给每个像素电极51的多个电平电压(半色调信号电压)的源极线2(21、22、…以及2n)和传输扫描信号的栅极线4(41、42、…以及4m)被布置成格子状。在图1的示例中，源极线2在Y方向上延伸，并且被布置在X方向上。另一方面，栅极线4在X方向上延伸，并且被布置在Y方向上。通过在其间的交叉中产生的电容，栅极线4和源极线2是大电容负载，并且液晶电容54被夹在公共电极之间。
源极线2延伸到是被布置在显示区域50的外部分的框架区域中的驱动装置(驱动器LSI(大规模集成电路))的源极驱动器1。类似地，栅极线4延伸到是被布置在框架区域中的驱动装置的栅极驱动器3。所需要的时钟CLK、控制信号、以及电源电压分别被从显示控制器(未示出)提供到源极驱动器1和栅极驱动器3。此外，视频数据被从显示控制器提供到源极驱动器1。
在一个帧时段(1/60秒)中一个像素的数据被重写。在每条栅极线中，逐个地(按照每条线)顺序地选择像素并且在选择时段中像素被提供有来自于每个源极线的半色调信号电压。栅极驱动器3应至少提供二进制扫描信号。另一方面，源极驱动器1需要通过与半色调的数目相对应的半色调信号电压的电平驱动源极驱动器2。因此，源极驱动器1包括解码器，该解码器用于将视频数据转化为半色调信号电压；和输出放大器电路，该输出放大器电路用于放大并且将半色调信号电压输出到源极线2。解码器和输出放大器电路被提供给源极线2中的每一个。
图2示出被布置在源极驱动器1中的输出放大器电路10的电路图的示例。如上所述，为源极线2中的每一个布置输出放大器电路10。然而在图2中，仅示出一个输出放大器电路10。
每个输出放大器电路10包括电流源晶体管T1；用作差分级的输入差分级11；电流镜电路12；以及输出单元13。此外，每个输出放大器电路10经由电源线31被提供有电源电压并且经由偏置供给线21被提供有偏置电压。此外，每个输出电路10被构造为经由VSS线32接收接地电压(Vss)。
根据第一示例性实施例，布置P型MOS晶体管作为电流源晶体管T1。不言而喻的是，晶体管可以是N型。偏置电压经由偏置供给线21被提供给电流源晶体管T1的栅极。电源电压经由电源线31被提供给电流源晶体管T1的源极。电流源晶体管T1的漏极被连接至输入差分级11。
用作一对晶体管的第一导电型的第一差分晶体管和第二差分晶体管被布置在输入差分级11中。在第一示例性实施例中，P型MOS晶体管被用作第一差分晶体管(在下文中被称为第一差分晶体管P1)，并且P型MOS晶体管被用作第二差分晶体管(在下文中被称为第二差分晶体管P2)。成对的晶体管不限于P型并且可以是N型。
电流镜电路12是被连接至输入差分级11的中间级，并且用作有源负载单元。第二导电型的第一中间晶体管和第二中间晶体管被布置在电流镜电路12中。在第一示例性实施例中，N型MOS晶体管被用作第一中间晶体管(在下文中被称为第一中间晶体管N1)，并且N型MOS晶体管被用作第二中间晶体管(在下文中被称为第二中间晶体管N2)。形成在电流镜中的第一中间晶体管N1和第二中间晶体管N2用作差分对的有源负载，并且将输入差分信号转化为单端信号。
输出单元13被连接至输入差分级11和电流镜电流12之间的结，并且包括输出级14和相位补偿电容C1。相位补偿电容C1被连接在输出级14之前和之后。
第一差分晶体管P1和第二差分晶体管P2的源极被共同地连接。然后，这些共同地连接的源极被连接至电流源晶体管T1的漏极。第一差分晶体管P1的漏极被连接至第一中间晶体管N1的漏极。类似地，第二差分晶体管P2的漏极被连接至第二中间晶体管N2的漏极。
第一差分晶体管P1的栅电极(控制端子)被连接至反转输入端子(-)。第二差分晶体管P2的栅电极(控制端子)被连接至非反转输入端子(+)。
第一中间晶体管N1和第二中间晶体管N2的源极被连接至接地电压VSS。第一中间晶体管N1和第二中间晶体管N2的栅极与结点a共同地连接。结点a被连接至被布置在第一差分晶体管P1的漏极和第一中间晶体管N1的漏极之间的结点b。
被布置在第二差分晶体管P2和第二中间晶体管N2的漏极之间的结点c被连接至输出单元13的输出级14。通过输出放大器电路10的输出被从输出级14传输到源极线2。
下面解释根据比较示例的源极驱动器。图8示出被提供给图2中所示的输出放大器电路10的偏置电压的供给路径的比较示例。偏置电压经由主干(trunk)偏置线222和偏置电源线221被从被布置在源极驱动器中的偏置电压供给源225提供给每个输出放大器电路10的电流源晶体管T(未示出)的栅极。
偏置电压供给源225(参见图8)和电源电压供给源(未示出)被布置在源极驱动器的几乎中心区域。主干偏置线222在图8的X方向的两侧中从被布置在源极驱动器的几乎中心的偏置电压供给源225延伸到源极驱动器的左右边缘部分。然后，与源极线相对应的偏置电源线221从主干偏置线222分支。偏置电源线221被布置为对应于输出放大器电路10。接下来，解释源极驱动器的输出放大器电路的驱动性能。如图9A中所示，被提供给并行地连接的多个输出放大器电路的偏置电压和电源电压之间的电压差希望在任何时间是恒定的，而与从电源电压供给源235和偏置电压供给源225分离的距离无关。然而，驱动输出放大器电路10消耗大量的电流，因此由于电流的布线电阻与电源的关系导致出现暂时的电源压降(所谓的IR降)。另一方面，没有消耗电流的偏置电压表示几乎固定的电势。因此，实际上，电源电压和偏置电压之间的电压差的关系将不会如图9A中所示而将会如图9B中所示。在如图2中所示的输出放大器电路10的电流源晶体管T1中，如果源极和栅极之间的电压差(Vgs)下降，那么输出放大器电路的驱动性能显著地降低。随着输出放大器电路远离电源电压供给部件从而电流消耗被积累，此趋势变得更加显著。结果，驱动性能被降低的输出放大器电路的输出将会导致输出延迟分布，如图10中所示。然后，在源极驱动中，远离电源电压供给源的位置处产生诸如写入失败的显示图像质量故障。
在日本未经审查的专利申请公开No.2005-150215中，如上所述，内部电路301至30f中的电源电压和GND之间的电压差能够被校正(参见图7)。然而，如图11中所示，偏置电压和电源电压之间的电压差不能够被校正。此外，日本未经审查的专利申请公开No.2005-150215要求小于或者等于GND的另一电源，以及相对方向的电流源必须被布置在电路的内部。
接下来，解释第一示例性实施例的特点。图3A示出被提供给输出放大器电路10的偏置电压的供给路径的示例。偏置电压经由用作偏置线的主干偏置线22和类似地用作偏置线的偏置电源线21被从布置在源极驱动器1中的偏置电压供给源25提供给每个输出放大器电路10的电流源晶体管T1的栅极。
如图3A中所示，偏置电压供给源25被布置在源极驱动器1的几乎中心区域。主干偏置线22在图3A的X方向的两侧中从被布置在源极驱动器1的几乎中心的偏置电压供给源25延伸到源极驱动器1的左右边缘部分。然后，与源极线2相对应的偏置电源线21从主干偏置线22分支。偏置电源线21被布置为对应于输出放大器电路10。第一示例性实施例解释了为偏置供给线21布置一个输出放大器电路10的示例。然而，输出放大器电路可以被布置在图3A中的偏置供给线21的Y方向上的上下侧。输出放大器电路可以被串联地连接至每个偏置电源线21。
多个缓冲器26被布置在主干偏置线22上。在第一示例性实施例中，通过主干偏置线22布置的每5个偏置供给线21布置缓冲器26(参见图3A)。缓冲器26负责响应于状态信号的输入将偏移电压叠加在偏置电压上。
图3B是通过缓冲器26的偏置电压校正的概念图。如图3B中所示，通过缓冲器26的偏置电压从原始偏置电压偏移预定量。通过提供缓冲器26，能够有意地(位置上和时间上)校正被提供给源极驱动器1中的输出放大器电路10的偏置电压使得偏置电压将符合电源电压的波动时序和波动量。
图4是用于解释根据第一示例性实施例的源极驱动器1的偏置电压和电源电压之间的电压差的关系的概念图。在第一示例性实施例中，电源电压供给源35被布置在偏置电压供给源25的附近。即，电源电压供给源35被布置在源极驱动器1的中心区域。如图4中所示，驱动输出放大器电路10消耗大量的电流，从而由于电源与电流的布线电阻的关系导致出现暂时的电源压降(所谓的IR降)。换言之，随着输出放大器电路10远离电源电压供给源35，由于由输出放大器电路10消耗的电流导致的电源压降出现得更多。另一方面，没有消耗电流的偏置电压表示几乎固定的电势。
因此，缓冲器26在主干偏置线22中途具有偏移缓冲器以匹配电源压降曲线。通过缓冲器26的设计能够任意地指定偏移电压量。然后，为设计的偏移电压和为缓冲器26的数目逐步地校正偏置电压。通过电源电压和偏置电压之间的电压差，能够均衡具有与电源电压供给源35和偏置电压供给源25分离的不同距离的输出放大器电路之间的驱动性能。
可以取决于诸如每个输出放大器电路的功率消耗、源极驱动器中的电源布线电阻、在实际使用时的操作使用、以及布局限制的条件适当地设计要插入的缓冲器的数目和缓冲器26的插入点。增加的数目的缓冲器能够更加精确地控制偏置电压。
在第一示例性实施例中，通过布置缓冲器26并且偏移偏置电压，能够保持电源电压和偏置电压之间的电压差，即使在驱动输出放大器电路时出现电源压降。因此，这使得能够均衡并行地连接的输出放大器电路之间的驱动性能。
[第二示例性实施例]
接下来，描述具有不同于上述示例性实施例的构造的源极驱动器的示例。在下面的解释中，通过相同的符号表示与上述示例性实施例相同的组件，并且适当地省略解释。
除了下述要点之外，根据第二示例性实施例的源极驱动器的基本构造与第一示例性实施例的相同。该要点是，在第二示例性实施例中，外部信号控制输出到缓冲器的偏移的接通或者断开。第一示例性实施例采用没有被装备有此功能的缓冲器。
图5A示出被提供给输出放大器电路10的偏置电压的供给路径的示例。偏置电压经由主干偏置线22和偏置供给线21被从被布置在源极驱动器1中的偏置电压供给源25提供给每个输出放大器电路10的电流源晶体管T1的栅极。多个缓冲器26a被布置在偏置电源线21的中间。
每个缓冲器26a具有控制接通和断开被重叠在偏置电压上的偏移输出的时序的时序调节功能。具体地，通过外部信号控制偏移输出的接通和断开的控制线27被连接至缓冲器26a。控制线27被连接在源极驱动器1的外部。多个缓冲器26a被布置在主干偏置线22上。在第二示例性实施例中，每五个偏置供给线21布置缓冲器26a。经由控制线27传输的外部信号控制缓冲器26a的偏移输出的接通和断开。
图5B是示意性地示出当外部信号控制偏移输出的接通和断开时的偏置电压的状态的概念图。图6示出被施加给缓冲器26a的偏移信号的操作示例。如图6中所示，缓冲器的偏移输出被接通使得在通过输出放大器电路10的输出改变时的时序(当电流流到整个驱动装置并且在离开电源电压供给位置的位置附近电源电压下降时的时序)能够偏移偏置电压。根据输出放大器电路性能或者被连接的负载的尺寸指定缓冲器的偏移输出的接通时段。
通过提供缓冲器26a，能够有意地(位置上和时间上)校正被提供给源极驱动器1中的输出放大器电路10的偏置电压使得偏置电压将会符合电源电压的波动时序和波动量。此外，通过其中外部信号能够控制偏移输出的接通和断开的构造，源极驱动器1中的电流消耗的增加能够被抑制到最小。
源极驱动器1中的输出放大器电路10消耗的电流能够被粗略地划分为两种。一个通常被称为静态电流消耗。静态电流消耗是执行电路操作所必须的电流消耗，并且不管输出放大器电路10被驱动与否都消耗预定量的电流。输出放大器电路10消耗的另一电流被称为活动电流消耗。当输出放大器电路10被驱动时活动电流消耗流动。由输出放大器电路10的设计、被连接至输出放大器电路10的负载、以及输出放大器电流10的驱动条件来确定活动电流消耗。平均的活动电流消耗取决于条件，但是通常将会是静态电流消耗的数倍或者更多。
根据第二示例性实施例，仅在必要的时段中偏移偏置电压。因此在不需要偏移调节时的时段中，即当输出放大器电路10没有被驱动时的时段，能够防止增加不必要的电流消耗。
在第二示例性实施例中，布置校正单元以防止在电源电压和偏置电压之间生成电压差。这使得能够均衡多个布置的输出放大器电路之间的驱动性能。由于缓冲器被用作校正单元，所以能够实现设计容易的示例性优点。此外，缓冲器进一步包括接通和断开偏移输出的功能，使得能够将电流消耗的增加抑制到最小。
上述的第一和第二示例性实施例解释了提供缓冲器作为校正单元的示例。然而校正单元不限于缓冲器，只要该单元将电源电压和偏置电压之间的差校正为所希望的即可。此外，尽管已经解释将偏置电压供给源布置在源极驱动器的中心的示例，但是它只是示例并且位置没有特别地限制。例如，偏置电压供给源可以被布置在驱动装置的边缘部分或者外部。
另外，解释了将本发明应用于液晶显示装置的情况作为显示装置的示例。然而本发明能够被应用于诸如EL显示装置的其它显示装置。除了将电路形成到驱动装置的半导体芯片等等之外，可以使用COG(玻璃上芯片)技术将驱动装置直接形成在绝缘基板上。尽管解释了源极驱动器作为驱动装置的示例，但是能够将驱动装置广泛地应用于控制被并行地连接的多个输出放大器电路中的偏置电压和电源电压之间的电压差的使用。
上述示例性实施例解释了均衡并行地连接的多个输出放大器电路的驱动性能的示例。然而本发明能够被应用于根据单独的输出放大器电路将驱动性能调节为所希望的的情况。换言之，上述示例性实施例解释了在多个输出放大器电路当中将电源电压和偏置电压之间的电压差校正为恒定的示例。然而本发明还能够被应用于将电源电压和偏置电压之间的电压差调节为期望值的情况。校正单元可以将电源电压和偏置电压之间的电压差校正为更小。解释了将校正单元提供给主干偏置线的示例，然而校正单元可以被提供在偏置供给线上。此外，用于控制被叠加在偏置电压的偏移输出的接通和断开的时序的时序调节功能不限于第二示例性实施例的示例而是能够在本发明的范围内进行各种修改。
本领域的技术人员能够根据需要组合第一和第二示例性实施例。
虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以以权利要求的精神和范围内的各种修改来实践，并且本发明并不限于上述的示例。
此外，权利要求的范围不受到上述的示例性实施例的限制。
此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (16)

1.一种驱动装置，包括：
多个输出放大器电路，所述多个输出放大器电路被并行地连接；
偏置线，所述偏置线将偏置电压从偏置电压供给源提供给所述多个输出放大器电路；
电源线，所述电源线将电源电压从电源电压供给源提供给所述多个输出放大器电路；以及
校正单元，所述校正单元将偏移电压叠加在所述偏置电压上，使得被提供给所述多个输出放大器电路的所述电源电压和所述偏置电压之间的电压差是所希望的。
2.根据权利要求1所述的驱动装置，其中所述校正单元是被插入在所述偏置线的中间的缓冲器，其中所述缓冲器用于响应于状态信号的输入将所述偏移电压叠加在输出上。
3.根据权利要求1所述的驱动装置，其中所述校正单元将所述多个输出放大器电路中的所述电源电压和所述偏置电压之间的电压差校正为是恒定的。
4.根据权利要求2所述的驱动装置，其中所述校正单元将所述多个输出放大器电路中的所述电源电压和所述偏置电压之间的电压差校正为是恒定的。
5.根据权利要求1所述的驱动装置，其中所述校正单元包括时序调节功能，所述时序调节功能控制将所述偏移电压叠加在所述偏置电压上的时序。
6.根据权利要求2所述的驱动装置，其中所述校正单元包括时序调节功能，所述时序调节功能控制将所述偏移电压叠加在所述偏置电压上的时序。
7.根据权利要求3所述的驱动装置，其中所述校正单元包括时序调节功能，所述时序调节功能控制将所述偏移电压叠加在所述偏置电压上的时序。
8.根据权利要求4所述的驱动装置，其中所述校正单元包括时序调节功能，所述时序调节功能控制将所述偏移电压叠加在所述偏置电压上的时序。
9.根据权利要求1所述的驱动装置，其中所述校正单元在当所述多个输出放大器电路的输出改变时的时序偏移所述偏置电压。
10.根据权利要求2所述的驱动装置，其中所述校正单元在当所述多个输出放大器电路的输出改变时的时序偏移所述偏置电压。
11.根据权利要求3所述的驱动装置，其中所述校正单元在当所述多个输出放大器电路的输出改变时的时序偏移所述偏置电压。
12.根据权利要求4所述的驱动装置，其中所述校正单元在当所述多个输出放大器电路的输出改变时的时序偏移所述偏置电压。
13.一种显示装置，所述显示装置安装有驱动装置，所述驱动装置包括：
多个输出放大器电路，所述多个输出放大器电路被并行地连接；
偏置线，所述偏置线将偏置电压从偏置电压供给源提供给所述多个输出放大器电路；
电源线，所述电源线将电源电压从电源电压供给源提供给所述多个输出放大器电路；以及
校正单元，所述校正单元将偏移电压叠加在所述偏置电压上，使得被提供给所述多个输出放大器电路的所述电源电压和所述偏置电压之间的电压差是所希望的。
14.根据权利要求13所述的驱动装置，其中所述校正单元是被插入在所述偏置线的中间的缓冲器，其中所述缓冲器用于响应于状态信号的输入将所述偏移电压叠加在输出上。
15.根据权利要求13所述的驱动装置，其中所述校正单元将所述多个输出放大器电路中的所述电源电压和所述偏置电压之间的电压差校正为是恒定的。
16.根据权利要求14所述的驱动装置，其中所述校正单元将所述多个输出放大器电路中的所述电源电压和所述偏置电压之间的电压差校正为是恒定的。
CN2010102791377A 2009-09-08 2010-09-08 驱动装置和显示装置 Pending CN102013229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-206658 2009-09-08
JP2009206658A JP2011061343A (ja) 2009-09-08 2009-09-08 駆動装置、及び表示装置

Publications (1)

Publication Number Publication Date
CN102013229A true CN102013229A (zh) 2011-04-13

Family

ID=43647387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102791377A Pending CN102013229A (zh) 2009-09-08 2010-09-08 驱动装置和显示装置

Country Status (3)

Country Link
US (1) US20110057922A1 (zh)
JP (1) JP2011061343A (zh)
CN (1) CN102013229A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900200A (zh) * 2014-03-05 2015-09-09 拉碧斯半导体株式会社 显示设备的驱动装置
CN106297622A (zh) * 2015-06-08 2017-01-04 群创光电股份有限公司 具有线损补偿功能的显示装置
CN107393477A (zh) * 2017-08-24 2017-11-24 深圳市华星光电半导体显示技术有限公司 顶发射amoled像素电路及其驱动方法
WO2023029083A1 (zh) * 2021-09-03 2023-03-09 Tcl华星光电技术有限公司 驱动电路及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017069072A1 (ja) * 2015-10-23 2017-04-27 シャープ株式会社 映像信号線駆動回路およびそれを備える表示装置
JP2017181701A (ja) * 2016-03-30 2017-10-05 ラピスセミコンダクタ株式会社 表示ドライバ
US10902816B2 (en) * 2017-04-10 2021-01-26 Novatek Microelectronics Corp. Integrated circuit for driving display panel and fan-out compensation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028598A (en) * 1993-05-10 2000-02-22 Kabushiki Kaisha Toshiba Liquid crystal driving power supply circuit
US20080018381A1 (en) * 2006-07-18 2008-01-24 Chang-Ho Shin Voltage booster for semiconductor device and semiconductor memory device using same
CN101161036A (zh) * 2005-04-18 2008-04-09 罗姆股份有限公司 照明设备和使用该照明设备的显示设备
US20090039234A1 (en) * 2003-09-12 2009-02-12 Rohm Co., Ltd. Light-emission control circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938917B2 (ja) * 2003-11-12 2007-06-27 沖電気工業株式会社 半導体集積回路装置
JP2007202127A (ja) * 2005-12-28 2007-08-09 Nec Electronics Corp 差動増幅器、及びそれを用いた表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028598A (en) * 1993-05-10 2000-02-22 Kabushiki Kaisha Toshiba Liquid crystal driving power supply circuit
US20090039234A1 (en) * 2003-09-12 2009-02-12 Rohm Co., Ltd. Light-emission control circuit
CN101161036A (zh) * 2005-04-18 2008-04-09 罗姆股份有限公司 照明设备和使用该照明设备的显示设备
US20080018381A1 (en) * 2006-07-18 2008-01-24 Chang-Ho Shin Voltage booster for semiconductor device and semiconductor memory device using same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900200A (zh) * 2014-03-05 2015-09-09 拉碧斯半导体株式会社 显示设备的驱动装置
CN104900200B (zh) * 2014-03-05 2019-06-21 拉碧斯半导体株式会社 显示设备的驱动装置
CN106297622A (zh) * 2015-06-08 2017-01-04 群创光电股份有限公司 具有线损补偿功能的显示装置
CN107393477A (zh) * 2017-08-24 2017-11-24 深圳市华星光电半导体显示技术有限公司 顶发射amoled像素电路及其驱动方法
CN107393477B (zh) * 2017-08-24 2019-10-11 深圳市华星光电半导体显示技术有限公司 顶发射amoled像素电路及其驱动方法
WO2023029083A1 (zh) * 2021-09-03 2023-03-09 Tcl华星光电技术有限公司 驱动电路及显示装置

Also Published As

Publication number Publication date
JP2011061343A (ja) 2011-03-24
US20110057922A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
KR102006114B1 (ko) 발광 다이오드 디스플레이
JP4237219B2 (ja) データ受信回路とデータドライバ及び表示装置
CN102013229A (zh) 驱动装置和显示装置
US7903078B2 (en) Data driver and display device
US7477271B2 (en) Data driver, display device, and method for controlling data driver
KR101167314B1 (ko) 액정표시장치
US6232948B1 (en) Liquid crystal display driving circuit with low power consumption and precise voltage output
JP5778485B2 (ja) パネル表示装置のデータドライバ
JP4102088B2 (ja) 階調制御用出力回路
KR100570165B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치 및전자 기기
US8922540B2 (en) Output circuit, data driver, and display device
US6617796B2 (en) Pumping circuit and flat panel display device
JP2008225142A (ja) 電気光学装置、駆動回路および電子機器
KR20190022446A (ko) 픽셀 회로, 디스플레이 기판 및 디스플레이 디바이스
US20120019503A1 (en) Frame buffer pixel circuit, method of operating the same, and display device having the same
CN102768827A (zh) 用于显示稳定的液晶面板驱动电路
US6417827B1 (en) Liquid crystal display device having a wide dynamic range driver
JP2006119404A (ja) 電気光学装置及び電子機器
US11900873B2 (en) Display panels, methods of driving the same, and display devices
US11132930B2 (en) Display device, source drive circuit and display system
CN105261338A (zh) 电压传输电路、电压发送电路、以及电压接收电路
JP2008112143A (ja) ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ
US7742044B2 (en) Source-follower type analogue buffer, compensating operation method thereof, and display therewith
US20080106316A1 (en) Clock generator, data driver, clock generating method for liquid crystal display device
CN112835217A (zh) 显示装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110413