CN102006071A - 用于流水线结构模数转换器的余量增益电路 - Google Patents

Abstract

本发明属于集成电路技术领域，具体为一种用于流水线结构模数转换器的余量增益电路。该余量增益电路至少包含一个运算放大器，四个比较器，三个采样电容，一个反馈电容，六个开关，一个加法器和一个编码电路。其中比较器的结果通过加法器相加后经过编码电路控制开关。本发明通过增加部分比较器的数目以及重新安排比较器的位置，提高比较器失调电压的校准范围。在每级多比特结构的余量增益电路中作用尤其明显。

Description

用于流水线结构模数转换器的余量增益电路

技术领域

本发明属于集成电路技术领域，具体涉及一种用于流水线结构模数转换器的余量增益电路。

背景技术

流水线结构模数转换器由于其在转换速率，转换精度以及功耗方面的优秀表现，被广泛应用于数字基站，雷达等领域。相比于其他结构的模数转换器，流水线结构模数转换器的一大特别之处就是它允许比较器有一定程度的失调，而不会影响最后输出结果的正确性。在最为传统的1.5bit/级的余量增益电路结构（如图1所示）中，比较器1、2失调电压在                                               

之内都是被允许的，如图2所示。这种特性大大降低了比较器的设计难度，也为其他非理想因素提供了相当的容忍度。

随着技术的不断发展，人们对高转换速度、高分辨率的模数转换器的需求也越迫切。随着分辨率的不断提升，流水线的级数也在不断增多，整体功耗不断增加。而采样速率的增加就要求模数转换器在更短的时间内分辨到指定的精度要求，这就对运算放大器提出更高的要求，同样会增加功耗。为了达到低功耗的目的，在14位以上的流水线结构模数转换器中，设计人员通常会采用一些设计技巧来降低功耗。典型的有运放共享，无采样保持等等。运放共享技术会引入更复杂的时钟时序和所谓的记忆效应。无采样保持的结构会遇到孔径误差的问题，减小比较器的校正范围。除此之外，最常用的方法是采用多比特每级的余量增益电路。采用多比特每级的余量增益电路的优点是，由于每级输出更多有效位数，所以总体级数变少，所需要的运放数目也随之相应减少，功耗也会降低。此外，采用多比特每级的余量增益电路结构还能有效降低电路的热噪声，提高模数转换器的信噪比。但是多比特每级的余量增益电路带来的最直接的问题就是比较器的失调校正范围减小。以Vref=1V为例，1.5bit/级的余量增益电路允许的比较器失调为250mV。2.5bit/级的余量增益电路允许的比较器失调为125mV，而3.5bit/级的余量增益电路允许的比较器失调更是减小为62.5mV，这就对设计人员提出了很高的要求，在有些要求严苛的设计中甚至是难以达到的。而比较器的失调电压一旦控制不好，超过了可校正的范围，模数转换器的输出码将发生错误，严重影响模数转换器的功能实现。

发明内容

本发明的目的在于提供一种能有效增大比较器失调电压校正范围的余量增益电路新结构，以供流水线结构模数转换器之用。

本发明提供一种能有效增大比较器失调电压校正范围的余量增益电路新结构，通过增加一些比较器的数量，可以有效提高比较器失调电压的校正范围，降低设计难度和提高电路的可靠性。

所述余量增益电路具有至少一个运算放大器，四个比较器，一个加法器，一个编码器，三个采样开关，三个参考电平开关，三个采样电容和一个反馈电容；其中输入信号经过三个采样开关连接到采样电容上，运算放大器、采样电容和反馈电容构成反馈回路对信号进行乘法以及减法操作，输入信号同时还接到比较器输入端，比较器将比较结果输出给加法器，加法器将比较器的结果相加后输出给编码器，编码器根据加法器的结果给出对应的编码，控制参考电平开关接入相应的电平。 

在所述余量增益电路中，四个比较器阈值分别位于-1/2Vref，-1/6Vref，1/6Vref，1/2Vref，Vref为模数转换器的参考电平。

在所述余量增益电路中，对于某一个输入，在比较器触发时钟沿来到的时候比较器给出比较结果，在正常情况下，这个结果是一个温度计码。

在所述余量增益电路中，比较器将结果输出到加法器当中，加法器的结果指示输入信号处于什么区间范围内。 

在所述余量增益电路中，加法器将结果输出到编码器当中，编码器对输入进行编码，输出四位编码（D(1),D(2),D(3) =-1,0,1），控制采样电容Cs1，Cs2，Cs3在时钟CK2时刻接到相应的电平上。 

在所述余量增益电路中，后级的余量增益电路带有误差校正功能，以还原出正确的数字输出。

在所述余量增益电路中，比较器的阈值电压允许有最大为1/3Vref幅度的偏差，在此偏差范围内的比较器失调电压都可以被后级电路校正回来，不影响输出的正确性。

本发明的余量增益电路可以扩展到增加任意偶数个比较器，增加的比较器越多，得到的可校准范围就越大，最大可以达到传统结构可校准范围的两倍。具体而言，在每级有效位数不变的情况下，包含至少一个运算放大器，M个比较器，一个加法器，一个编码器，N个采样开关，N个参考电平开关，N个采样电容和一个反馈电容；其中输入信号经过N个采样开关连接到采样电容上，运算放大器、采样电容和反馈电容构成反馈回路对信号进行乘法以及减法操作，输入信号同时还接到比较器输入端，比较器将比较结果输出给加法器，加法器将比较器的结果相加后输出给编码电路，编码电路根据加法器的结果给出对应的编码，控制参考电平开关接入相应的电平。其中，M为不小于4的偶数， N根据每级有效位数以及M不同而不同。

在该余量增益电路中，比较器的阈值位于

，其中：

G为余量增益电路对信号的放大倍数，其具体值为所有采样电容之和与反馈电容的比值。

设距离零点最近的两个比较器的阈值电压为

，所有比较器的理想阈值电压间隔相等，都是

，则比较器允许的失调电压（余量增益电路可以容忍幅度）为：

其中G为本级余量增益电路的增益。可见当

时，本发明的比较器允许的最大失调电压为：

而传统结构中允许的最大失调电压为：

可以看出新结构的余量增益电路允许的最大失调电压比传统的结构提高了一倍。

本发明提出的余量增益电路的特点是：其比较器的阈值电压位置与传统的结构有所不同，不同比较器的阈值相隔更近，在阈值处的电压跳变幅度比传统结构要小。这样的结构使得当比较器的阈值电压偏离较多的时候本级余量增益电路的余量输出仍然没有溢出，还是处于后级余量增益电路可以校正的范围内，保证模数转换器的正常工作。

如图3所示，模拟输入信号首先经过采样开关9、10、11连接到采样电容6、7、8上，在时钟CK1的下降沿输入信号被采样到采样电容上。与此同时模拟输入信号经过一串阈值电压不同的比较器3、4、5，在时钟CK1下降沿上比较器的结果排列成一组温度计码，温度计码从1变为0的交界处指示了输入信号处在哪两个比较器的阈值之间。如图4所示，在传统的余量增益电路结构中，两个比较器的阈值可偏差的范围被控制为：相邻两个比较器的阈值17、18向相对的方向偏差到最大值，这两个阈值正好重合，所以不会有比较器阈值排序上的不一致。该温度计码经过编码电路简单编码后可用来控制图3中的参考电平开关12、13、14。如图5所示，在本发明提出的余量增益电路中，由于允许比较器有较大幅度的失调，而且比较器阈值之间的距离也比传统结构中比较器阈值之间的距离要短，所以原本阈值电压较低的比较器21可能最终阈值电压会高于原本阈值电压较高的比较器22，这样一来输出码不再是温度计码。此时如果只以某个比较器的结果作为判断依据来判断输入信号的范围，有可能会在输出端加上或减去一个错误的模拟量，这不仅会使本级的数字输出码出现错误，还有可能会导致本级的余量输出错误。所以当两个相邻的比较器阈值发生交叉后，我们需要重新分配两个比较器的位置，将原本位置靠后的比较器提前，原本位置靠前的比较器置后，交换两个比较器的位置。并且认为输入是处在重新排序后的比较器序列中，温度计码的0和1交界处。具体实施过程中该判定过程是通过图3中的加法器15完成的，该加法器是一个M位1比特加法器，输出位数由M决定。该加法器将比较器给出的判定结果直接相加，最后相加的结果就直接指示了输入所处的范围。在得到这个正确的范围之后，加法器将结果输出给后面的编码器16，由编码器给出正确的控制信号，控制参考电平开关12、13、14接到相应的电平上。 

附图说明

图1为传统1.5bit/级余量增益电路的工作原理图。

图2为图1所示的1.5bit/级余量增益电路传输曲线以及比较器阈值偏离示意图。

图3为本发明一种可增大比较器失调电压校正范围的余量增益电路的工作原理图。

图4为图1所示的1.5bit/级余量增益电路传输曲线以及两个相邻比较器阈值向相对方向偏离示意图。

图5为图3所示的1.5bit/级余量增益电路传输曲线以及两个相邻比较器阈值向相对方向偏离示意图。

图6为图3中M=4,N=3的情况下电路工作原理图。

图7为图6所示的1.5bit/级余量增益电路经过重新编码后的传输曲线。

图中标号：1~5为比较器，6~8为采样电容，9~11为采样开关，12~14，23~25为参考电平开关，15为加法器，16为编码器，17~22，21’，22’为比较器阈值。

具体实施方式

下面结合附图对本发明的余量增益电路进行详细说明。

针对上述传统结构余量增益电路产生的比较器失调电压校正范围不够的缺陷，本发明提供一种可提高比较器失调电压校正范围的余量增益电路。

为了简化说明上述可提高比较器失调电压校正范围的余量增益电路的工作原理，本发明提供一种改进后1.5bit/级的余量增益电路，如图6所示，它具有四个比较器，一个加法器，一个编码器，一个运算放大器，三个采样开关，三个参考电平开关，三个采样电容和一个反馈电容。其中，三个采样电容的大小分别都是反馈电容的2/3倍。在CK1的下降沿时，输入信号被采样到采样电容上。与此同时，比较器在CK1的下降沿触发，由于存在比较器阈值交错的可能，所以比较器的输出结果并不一定是温度计码。如图5所示，当输入信号位于区间4时，由于比较器17和比较器18阈值向相反方向偏离，比较器的输出结果变为1101，此时如果仅根据比较器16和比较器17的结果就认为输入处在区间3内的话就会出现本级编码的错误，而且会将一个错误的模拟量加入到输出端。我们将比较结果输出给加法器，通过加法器我们得到结果010，这个结果告诉我们输入信号处在区间4内，还告诉我们应该在输出端减去2/3Vref的模拟量。于是加法器将010这个结果输出给编码器，当CK2上升沿来临的时候，编码器控制开关20、21、22分别接到+Vref，0，和0上，经过重新编码后的电路传输曲线如图7所示，其中比较器17’原为比较器18，比较器18’原为比较器17，由于他们的阈值发生偏差，阈值交叉，于是这两个比较器的地位发生交换。根据电荷守恒定律，可得到传输函数：

具体到第四区间的关系式为：

可见余量没有溢出，后级余量增益电路可以正确地校准前级的比较器失调误差。而且本级也能给出正确的编码。

需要特别指出的是，本发明仅以1.5bit/级的余量增益电路作为具体实施例进行解释说明，比较器只比传统结构增加了两个，所以比较器失调校正范围并没有达到之前提到的两倍。但本发明的余量增益电路可以扩展到增加任意偶数个比较器，增加的比较器越多，得到的可校准范围就越大，最大可以达到传统结构可校准范围的两倍。此外本发明并不局限于1.5bit/级的余量增益电路结构，对多比特余量增益电路同样有效。

本发明电路复杂度相对较低，原理简单，代价较小，效果比较明显，特别适用于无采样保持电路的第一级余量增益电路以及高精度流水线结构模数转换器中的多比特余量增益电路等对比较器失调电压要求比较严苛的情况，具有广泛的普适性。

Claims (9)

1.一种可提高流水线结构模数转换器中比较器失调校正范围的余量增益电路，其特征在于，所述余量增益电路具有至少一个运算放大器，四个比较器，一个加法器，一个编码器，三个采样开关，三个参考电平开关，三个采样电容和一个反馈电容；其中输入信号经过三个采样开关连接到采样电容上，运算放大器、采样电容和反馈电容构成反馈回路对信号进行乘法以及减法操作，输入信号同时还接到比较器输入端，比较器将比较结果输出给加法器，加法器将比较器的结果相加后输出给编码器，编码器根据加法器的结果给出对应的编码，控制参考电平开关接入相应的电平。

2.如权利要求1所述的余量增益电路，其特征在于，四个比较器阈值分别位于-1/2Vref，-1/6Vref，1/6Vref，1/2Vref，Vref为模数转换器的参考电平。

3.如权利要求1所述的余量增益电路，其特征在于，对于某一个输入，在比较器触发时钟沿来到的时候比较器给出比较结果，该结果是一温度计码。

4.如权利要求1所述的余量增益电路，其特征在于，比较器将结果输出到加法器当中，加法器的结果指示输入信号处于什么区间范围内。

5.如权利要求4所示的余量增益电路，其特征在于，加法器将结果输出到编码器当中，编码器对输入进行编码，输出四位编码（D(1),D(2),D(3) =-1,0,1），控制采样电容Cs1，Cs2，Cs3在时钟CK2时刻接到相应的电平上。

6.如权利要求1所述的余量增益电路，其特征在于，后级的余量增益电路带有误差校正功能，以还原出正确的数字输出。

7.如权利要求1所述的余量增益电路，其特征在于，比较器的阈值电压允许有最大为1/3Vref幅度的偏差，在此偏差范围内的比较器失调电压都可被后级电路校正回来，不影响输出的正确性。

8.一种可提高流水线结构模数转换器中比较器失调校正范围的余量增益电路，其特征在于，每级有效位数不变的情况下，包含至少一个运算放大器，M个比较器，一个加法器，一个编码器，N个采样开关，N个参考电平开关，N个采样电容和一个反馈电容；其中输入信号经过N个采样开关连接到采样电容上，运算放大器、采样电容和反馈电容构成反馈回路对信号进行乘法以及减法操作，输入信号同时还接到比较器输入端，比较器将比较结果输出给加法器，加法器将比较器的结果相加后输出给编码电路，编码电路根据加法器的结果给出对应的编码，控制参考电平开关接入相应的电平；M为不小于4的偶数， N根据每级有效位数以及M不同而不同。

9.如权利要求8所述的余量增益电路，其特征在于，比较器的阈值位于                                               

，其中：

G为余量增益电路对信号的放大倍数，其具体值为所有采样电容之和与反馈电容的比值。

Images