CN102006067B - 一种带波形修正rom的dds电路结构 - Google Patents

Abstract

本发明公开了一种带波形修正ROM的DDS电路结构，该结构包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，所述流水线累加器还连接于所述Gilbert乘法器单元，所述异或逻辑单元还通过波形修正ROM和R-2R电阻网络线性DAC连接于所述Gilbert乘法器单元。利用本发明，消除了传统DDS结构中的波形存储ROM，采用容量相对很小的波形修正ROM辅助正弦加权非线性DAC产生正弦输出波形，从而在提供相同输出波形性能的同时，提高了DDS电路工作频率，降低了电路的复杂度，并大大地减小了DDS电路的功耗和面积。

Description

一种带波形修正ROM的DDS电路结构

技术领域

本发明涉及半导体集成电路设计技术领域，尤其涉及一种带波形修正ROM(Read-Only-Memory)的直接数字频率综合器(DDS)电路结构。

背景技术

直接数字频率合成器(Direct Digital frequency Synthesizer，DDS)是一种频率合成器，其直接采用数字技术将正弦波形的相位信息转换为幅度信息，具有频率分辨率高、频率切换速度快并且在频率切换时保持输出波形相位连续等优点。DDS被广泛地应用于通信、雷达、信号处理以及电子对抗等各种军民用用途。

传统的DDS电路结构框图如图1所示，其中包括N-bit累加器11、正弦波形存储ROM 12、线性DAC 13、低通滤波器14以及时钟分配网络15等子电路。相位累加器11在时钟频率f_c的控制下以N-bit宽度频率控制字所代表的十进制数K作累加运算，输出N-bit宽度二进制格式数据作为波形存储ROM 12的索引地址；波形存储ROM 12将相应地址上存储的M-bit宽度正弦波形幅度数据输出到M-bit线性数摸转换器(DAC)13；线性DAC 13将ROM中存储的波形数据转换为阶梯波形，然后再经过低通滤波器14之后得到合成的频率为f_o的正弦波形信号。输出信号频率f_o与时钟频率f_c的关系为：f_o＝K·f_c/2^N。

在传统DDS结构中，波形存储ROM 12是电路功耗、速度的主要瓶颈，并且是电路中占用面积最大的单元。为了减小DDS中波形存储ROM的电路面积，通常有两种办法：一为对相位进行截断，即将N-bit累加器输出的N-bit宽度数据(即ROM的地址)的低m-bit截去而保留高(N-m)-bit作为ROM的地址，这样可以将ROM的地址数目从2^N减小为2^N-m，同时对输出波形质量只有较小的恶化；二为对ROM中存储数据进行压缩，比如利用正弦波形的对称性将ROM中的数据压缩为原先的四分之一，或者别的高级压缩算法，如常用的Sunderland结构、Nicholas结构及泰勒级数线性插值结构等等，可以有效减小波形存储ROM的面积。但是，这些都不能从根本上解决传统DDS电路中波形存储ROM带来的功耗、速度和面积问题，仅仅是对原先问题的有限缓解。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种不需要波形存储ROM的DDS电路结构，以彻底消除波形存储ROM对DDS电路功耗、速度及面积的限制。

(二)技术方案

为达到上述目的，本发明该变了传统DDS的电路结构，提供了一种带波形修正ROM的DDS电路结构，该结构包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，所述流水线累加器还连接于所述Gilbert乘法器单元，所述异或逻辑单元还通过波形修正ROM和R-2R电阻网络线性DAC连接于所述Gilbert乘法器单元。

上述方案中，所述流水线累加器是一个N-bit流水线累加器，用于将输入的N-bit频率控制字进行累加操作，在每个时钟周期内得到一个累加结果输出给所述异或逻辑单元和所述Gilbert乘法器单元。

上述方案中，所述异或逻辑单元是一个(N-2)-bit宽度异或逻辑运算阵列，用于将累加器输出的N-bit结果中的低(N-2)-bit数据分别各自与第二高位数据2nd-MSB进行异或逻辑操作，将得到的(N-2)-bit宽度结果数据输出给所述温度计编码器和所述波形修正ROM。

上述方案中，该异或逻辑运算阵列实现了正弦波形从单调递增的第一象限到单调递减的第二象限的扩展。

上述方案中，所述温度计编码器用于将异或逻辑单元输出的(N-2)-bit宽度的二进制编码格式数据之中的高M-bit编码为[2^M-1]-bit宽度的温度计编码格式数据，并将得到的结果输出给所述正弦加权非线性DAC。

上述方案中，所述波形修正ROM，用于存储[2^M*2^K*K]-bit数据，对由所述温度计编码器和所述正弦加权非线性DAC所产生正弦波形进行修正，使正弦波形的精度更高，然后将得到的结果输出给所述R-2R电阻网络线性DAC。

上述方案中，所述正弦加权非线性DAC包括[2^M-1]个电流源，每个电流源的开关分别由所述温度计编码器输出的[2^M-1]-bit宽度的温度计编码格式数据中的对应位所控制，并且电流源的电流值是正弦加权的。

上述方案中，根据[2^M-1]-bit宽度的温度计编码格式数据对应位的逻辑“高”或“低”，所述正弦加权非线性DAC中对应的电流源开关关闭或打开，使对应加权值的电流加入到DAC的输出节点上，该输出节点上的总电流经过一个电阻转换为电压信号，该电压信号的幅度值代表了正弦波形在第一、第二象限的幅度值，该电压信号被输出给所述Gilbert乘法器单元。

上述方案中，所述R-2R电阻网络线性DAC，用于将波形修正ROM中存储的数据转换为对应幅度的修正电流加入到正弦加权非线性DAC的输出节点上，实现对正弦波形的修正，使正弦波性的精度更高，然后将得到的电压信号输出给所述Gilbert乘法器单元。

上述方案中，所述Gilbert乘法器单元，用于将经过时延的流水线累加器输出的N-bit结果中的第一高位数据1st-MSB与所述正弦加权非线性DAC和所述R-2R电阻网络线性DAC输出的电压信号进行相乘运算，实现正弦波形从第一、第二象限到第三、第四象限的扩展；Gilbert乘法器单元的输出信号为整个ROM-less DDS电路的输出信号。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的带波形修正ROM的DDS结构，可以采用各种半导体工艺实现(如CMOS、GaAs HBT等)，在结构中消除了波形存储ROM，引入波形修正ROM，使DDS电路的速度、功耗和面积都有了很大的性能提升。

2、本发明提供的带波形修正ROM的DDS结构，消除了传统DDS结构中的波形存储ROM，采用容量相对很小的波形修正ROM辅助正弦加权非线性DAC产生正弦输出波形，从而在提供相同输出波形性能的同时，提高了DDS电路工作频率，降低了电路的复杂度，并大大地减小了DDS电路的功耗和面积。

附图说明

图1为传统的DDS结构系统框图；

图2为本发明所提供的带波形修正ROM的DDS结构系统框图；

图3为3-bit二进制编码到7-bit温度计编码转换；

图4为正弦加权非线性DAC电流源加权值的计算方法以及DAC电路形式；

图5为正弦加权非线性DAC及R-2R电阻网络线性DAC示意图；

图6波形修正ROM中存储数据的计算方法示意图；

图7 8-bit 7GHz GaAs HBT DDS电路系统框图；

图8为累加器输出结果与正弦波形相位关系；

图9 3-bit温度计编码器组合逻辑电路的逻辑运算；

图10正弦加权非线性DAC中8个电流源的加权值的计算方法；

图11波形修正ROM中存储数据；

图12 8-bit 7GHz GaAs HBT DDS电路仿真结果。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图2所示。该DDS电路中，包括N-bit流水线累加器21、(N-2)-bit宽度异或逻辑运算阵列22、时间延时电路23、温度计编码器24、波形修正ROM 25、正弦加权非线性DAC 26、R-2R电阻网络线性DAC 27、吉尔伯特(Gilbert)乘法器单元28以及时钟分配网络29等。

本发明所提供的DDS结构采用温度计编码器及正弦加权非线性DAC来将累加器输出的正弦波形相位信息转换为幅度信息。在这里，温度计编码器与正弦加权非线性DAC配合完成相位到幅度的转换，相辅相成缺一不可。

通常在数字电路中使用的二进制格式编码，用于控制电流舵DAC的电流源开关时，每个电流源加权值都是前一位对应电流源加权值的2倍，并且随着DAC电流输出节点电流之和的递增，每次将有多个电流开关在“关闭”与“打开”状态之间切换，这将导致DAC电流输出节点电流之和变化存在毛刺(Glitch)，从而使DDS输出波形信号质量恶化。

另外，由于二进制格式编码要求每个电流源加权值都是前一位对应电流源加权值的2倍，当DAC位数较大时，电流源的最大加权值与最小加权值之比很大，通常使半导体工艺不可实现。

作为示例，如图3所示为3-bit二进制编码到7-bit温度计编码转换。可以看到，随着所代表的十进制数的递增，温度计编码每次只有一个bit发生变化，对应于DAC中只有一个电流开关状态在“关闭”与“打开”状态之间切换，其余所有电流开关都保持原先状态不变。显而易见，采用温度计编码的DAC，其电流开关避免同时出现多个状态切换，从而相对于二进制编码的DAC有较好的单调性，带来较小的Glitch，所以DAC输出的无杂散动态范围(SFDR)性能更改好。

另外，基于温度计编码格式的线性DAC中所有电流源加权值都相同，在半导体工艺实现上有更好的匹配性能，也能带来较好的SFDR性能。温度计编码格式的缺点是电路复杂度的增加，M-bit二进制编码格式对应的温度计编码格式的宽度为(2^M-1)-bit。

正弦加权非线性DAC中包含有(2^M-1)个电流源和电流开关，电流源的值为正弦加权，所以是非线性的DAC。考虑到正弦波形的对称性，将累加器输出的N-bit结果中的低(N-2)-bit数据分别各自与第二高位数据2nd-MSB进行异或逻辑操作，输出(N-2)-bit宽度结果数据(其中高M-bit数据输入到温度计编码器，低(N-2-M)-bit数据输入到波形修正ROM)，实现正弦波形从第一象限(单调递增)到第二象限(单调递减)的扩展；经过时延的流水线累加器输出的N-bit结果中的第一高位数据1st-MSB与正弦加权非线性DAC和R-2R电阻网络线性DAC输出的电压信号进行相乘运算，实现了正弦波形从第一、第二象限到第三、第四象限的扩展。所以，正弦加权非线性DAC每个电流源的加权值的计算，只需考虑正弦波形在第一象限部分的幅度值。

需要注意的是，一个频率控制字宽度为N-bit的DDS，累加器输出的N-bit结果中的低(N-2)-bit数据分别各自与第二高位数据2nd-MSB进行异或逻辑操作，输出(N-2)-bit宽度结果数据。如果将这(N-2)-bit数据全部输入到温度计编码器，温度计编码器输出的温度计编码格式数据的宽度为(2^N-2-1)-bit，可见当DDS的位数N每增大1-bit，温度计编码器的电路的复杂度将指数上升。所以，在本发明所提供的DDS结构中，仅将累加器输出的N-bit结果中的高M-bit数据输入到温度计编码器进行温度计编码，低(N-2-M)-bit数据输入到波形修正ROM，这样就用引入的波形修正ROM电路来弥补温度计编码器电路复杂度大增的缺点，同时因为不是将低(N-2-M)-bit数据直接截断，所以对DDS输出正弦波性的性能没有影响。当位数N越大时，引入波形修正ROM所带来的优点就越明显。当然，M的取值也要恰当，不能使得波形修正ROM的规模太大，否则传统DDS中波形存储ROM的缺点将在波形修正ROM上重新体现。

下面描述正弦加权非线性DAC中(2^M-1)个电流源加权值的计算方法。计入累加器输出的N-bit结果中的第一高位数据1st-MSB和第二高位数据2nd-MSB，相当于将正弦波形一个周期的相位等分为2^P等份(其中P＝M+2)，即在一个周期的正弦波形上取等间距为(2π/2^P)弧度的2^P个点所对应的幅度来拟合整个周期的正弦波形，对应到第一象限部分则有2^P/4＝2^P-2＝2^M个点，它们所对应相位值为 $[\frac{\mathrm{\π}}{2^P},\frac{3\mathrm{\π}}{2^P},\frac{5\mathrm{\π}}{2^P},...,\frac{(2^{P-1}-1)\mathrm{\π}}{2^P}].$ 这2^M相位所对应的正弦波形幅度为对他们各自求正弦函数，为 $[\sin \left(\frac{\mathrm{\π}}{2^P}\right),\sin \left(\frac{3\mathrm{\π}}{2^P}\right),\sin \left(\frac{5\mathrm{\π}}{2^P}\right),...,\sin \left(\frac{(2^{P-1}-1)\mathrm{\π}}{2^P}\right)].$ 计算这2^M个值每一个值与其前一个值之差(对于最低位值

计算其与0的差)，并将得到的2^M个差值，分别对于最高位幅值

与第二高位幅值

之差(这里设为X，即有 $X=\sin \left(\frac{(2^{P-1}-1)\mathrm{\π}}{2^P}\right)-\sin \left(\frac{(2^{P-1}-3)\mathrm{\π}}{2^P}\right)$ )进行归一化，得到一个2^M个数的序列：

$[\frac{\sin \left(\frac{\mathrm{\π}}{2^P}\right)-0}{X},\frac{\sin \left(\frac{3\mathrm{\π}}{2^P}\right)-\sin \left(\frac{\mathrm{\π}}{2^P}\right)}{X},\frac{\sin \left(\frac{5\mathrm{\π}}{2^P}\right)-\sin \left(\frac{3\mathrm{\π}}{2^P}\right)}{X},...,\frac{\sin \left(\frac{(2^{P-1}-1)\mathrm{\π}}{2^P}\right)-\sin \left(\frac{(2^{P-1}-3)\mathrm{\π}}{2^P}\right)}{X}=1],$

为方便描述设这个序列为这2^M个值除去第一个值a₁以外，剩下的(2^M-1)个值即为正弦加权非线性DAC中(2^M-1)个电流源的加权值，每个电流源都有一个对应的开关，由温度计编码输出的(2^M-1)-bit数据控制其“打开”和“关闭”状态；第一个值a₁可以作为一个处于“常关闭”状态的电流源的加权值。所以，实际上正弦加权非线性DAC一共有2^M个具有不同加权值的电流源，其输出都连接在一起，构成电流相加节点。正弦加权非线性DAC中各个电流源加权值的计算方法以及DAC电路形式如图4所示。

假设最高位电流源的电流为I(实际电路中如I＝0.1mA)，则2^M个电流源(如图4中电流源41)的电流为 $[a_{1}I,a_{2}I,a_{3}I,...,a_{2^M}I=I];$ 温度计编码器输出的(2^M-1)-bit数据控制(2^M-1)个电流开关42；43为电流求和及电流到电压转换，在实际电路中对应为将所有电流源(包括正弦加权非线性DAC中的电流源及R-2R电阻网络线性DAC中的电流源)连接到同一个节点，并经过一个电阻将电流和信号转换为电压信号；44为Gilbert乘法器单元，经过时延的流水线累加器输出的N-bit结果中的第一高位数据1st-MSB与正弦加权非线性DAC输出的信号进行相乘运算，实现了正弦波形从第一、第二象限到第三、第四象限的扩展。

下面描述波形修正ROM及R-2R电阻网络线性DAC的工作原理。加入波形修正ROM及R-2R电阻网络线性DAC，相当于将正弦波形上2^P个等间距(2π/2^P)弧度中的每一个再细分为2^K等份，每等份对应(2π/2^P+K)弧度。从而，在(2π/2^P)弧度范围内将有2^K个不同的幅度值，可以用K-bit二进制数据来表述，并且考虑到正弦波形的对称性，波形修正ROM中一共需要存储(2^M×2^K×K)-bit二进制数据。ROM中每次读出的K-bit数据控制R-2R电阻网络线性DAC中的K个电流源，并将电流之和加入到正弦加权非线性DAC的电流输出节点，如图5所示。图中左边虚线框中为R-2R电阻网络线性DAC，右边虚线框中为正弦加权非线性DAC。R-2R电阻网络线性DAC中，包含K个完全相同，且电流值为

的电流源51；K个完全相同的电流源开关52；(K-1)对R-2R电阻对，其中所有在图中为横着的电阻值都为R，除最左边对地电阻阻值为R之外其余所有对地电阻值均为2R，从而，在每个电流开关处向左看R-2R电阻网络的等效电阻均为R。正弦加权非线性DAC部分如前所述，包括2^M个电流值为正弦加权的电流源53，(2^M-1)个电流源开关54。可以看到，R-2R电阻网络线性DAC与正弦加权非线性DAC的电流输出在同一节点相加，并由上拉电阻55(电阻值也为R)完成电流信号到电压信号的转换。56为Gilbert乘法器单元。

由图5可知，输入到Gilbert乘法器单元的电压信号为： $V_{\mathrm{out}}=\frac{2}{3}\×(a_1+b_1\·a_2+...+b_{2^M-1}\·a_{2^M})\×I\×R+\frac{2}{3}\×[c_1\·1+c_2\·\frac{1}{2}+c_3\·\frac{1}{4}+...+c_K\·{\left(\frac{1}{2}\right)}^{K-1}]\×\frac{1}{2}I\×R,$ 其中，系数序列

为温度计编码器输出的(2^M-1)-bit二进制数据，数据’1’代表对应的正弦加权电流源开关关闭，对应电流加入到输出节点，数据’0’代表对应的正弦加权电流源开关打开，对应的电流不加入到输出节点；系数序列[c₁，c₂，...，c_K]为波形修正ROM输出的K-bit二进制数据，数据’1’代表对应的R-2R电阻网络中的电流源开关关闭，对应电流加入到输出节点，数据’0’代表对应的R-2R电阻网络中的电流源开关打开，对应的电流不加入到输出节点。

由上式可知，带波形修正ROM的DDS结构的核心思想是，利用累加器输出的低(N-2-M)-bit数据索引波形修正ROM，ROM中读出的数据控制R-2R电阻网络线性DAC，来对由累加器输出的高M-bit数据经温度计编码之后的(2^M-1)-bit数据控制的正弦加权非线性DAC的输出进行修正。这样做的好处是在消除大面积波形存储ROM的同时，避免了复杂度极大的温度计编码器电路，并保持了相同的波形精度。

波形修正ROM中存储了(2^M×2^K×K)-bit二进制数据，这些波形修正数据的计算方法如下所述。如上所述，正弦加权非线性DAC相当于将

范围内的正弦波形等分为2^M等份，各等份的相位分别为： $\left\{(0,\frac{\mathrm{\π}}{2^{M+1}}\right],(\frac{\mathrm{\π}}{2^{M+1}},\frac{2\mathrm{\π}}{2^{M+1}}],(\frac{2\mathrm{\π}}{2^{M+1}},\frac{3\mathrm{\π}}{2^{M+1}}],...,(\frac{(2^M-1)\mathrm{\π}}{2^{M+1}},\frac{\mathrm{\π}}{2}\left]\right\},$ 正弦加权非线性DAC的输出幅度为每个相位间隔的终点所对应正弦幅度值，以此来拟合正弦波形。这2^M个相位间隔中，幅度间隔最大的是第一个相位间隔其幅度间隔为 $2X=\sin \left(\frac{\mathrm{\π}}{2^{M+1}}\right),$ 所以ROM中存储数据以此为满幅度(即K-bit数据全为’1’)。加入波形修正ROM相当于将这2^M等份的每一份再等分为2^K等份，从而每等份的相位分别为： $\left\{(0,\frac{\mathrm{\π}}{2^{K+M+1}}\right],(\frac{\mathrm{\π}}{2^{K+M+1}},\frac{2\mathrm{\π}}{2^{K+M+1}}],(\frac{2\mathrm{\π}}{2^{K+M+1}},\frac{3\mathrm{\π}}{2^{K+M+1}}],...,(\frac{(2^{K+M}-1)\mathrm{\π}}{2^{K+M+1}},\frac{\mathrm{\π}}{2}\left]\right\},$ 可知每隔2^K的整数倍个等份的相位间隔的终点与前面2^M等份的每个相位间隔的终点重合，意味着这些相位点 $[\frac{\mathrm{\π}}{2^{M+1}},\frac{2\mathrm{\π}}{2^{M+1}},\frac{3\mathrm{\π}}{2^{M+1}},...,\frac{\mathrm{\π}}{2}]$ 多对应波形不需要修正，即所对应ROM读出数据应全为’0’，R-2R电阻网络线性DAC中所有电流源开关全部打开。波形修正是在2^M等份中各自单独进行，所以每个2^M等份中的2^K个相位点的幅度都必须减去前一个2^M等份中终点相位的幅度值，以此差值作为ROM中的数据表示。波形修正ROM中存储数据的计算方法，如图6所示。

如上所述各个电路模块，与累加器、异或逻辑运算阵列及时钟分配网络等子电路模块共同配合作用，完成整个DDS电路的操作，输出由N-bit频率控制字和时钟频率指定的频率的高质量正弦波形。

以下结合一个具体的实施例对本发明进一步详细描述。本实施例为一个采用GaAs HBT设计的带波形修正ROM的DDS，其频率控制字为8-bit，时钟频率为7GHz，其电路系统框图如图7所示。需要说明的是，8-bit累加器71输出结果的最高位数据1st-MSB经过时延电路73进入到Gilbert单元78中；第二高位数据2nd-MSB在异或逻辑运算阵列72中对低位6-bit数据分别进行异或逻辑运算，输出6-bit结果数据。其中高位3-bit数据输入到温度计编码器和波形修正ROM中，低位3-bit数据输入到波形修正ROM中。累加器输出结果高位3-bit数据与正弦波形相位关系如图8所示。温度计编码器74将72输出的高位3-bit二进制编码格式数据转换为7-bit温度计编码格式数据，温度计编码器组合逻辑电路的逻辑运算如图9所示，其中3-bit二进制编码格式数据从高位到低位为b₂b₁b₀，7-bit温度计编码格式数据从高位到低位为a₆a₅a₄a₃a₂a₁a₀。正弦加权非线性DAC 76中8个电流源的加权值的计算方法，如图10所示。我们选取归一化电流源的电流值为0.5mA，所以8个电流源的电流值分别为：

[1.5mA，2.5mA，2.5mA，2.0mA，2.0mA，1.5mA，1.0mA，0.5mA]。(8×8×3)-bit波形修正ROM75中存储的二进制数据的如图11所示。

如图12所示为8-bit 7GHz GaAs HBT DDS电路在频率控制K为1时的时域和频域仿真结果。根据DDS的工作原理，其输出正弦波性的频率应为 $f_o=\frac{1\×7\mathrm{GHz}}{2^8}=27.34\mathrm{MHz}.$

该DDS电路采用GaAs HBT工艺设计，所有电路结构都采用了全差分结构，从图12可以看到相位相差为180°的两路输出波形；由频谱图可以看到，输出波形的频率为27.34MHz，与理论计算完全符合，其幅度为-9.66dBm；最大幅度的杂散信号分量频率为301.5MHz，其幅度为-58.07dBm，从而可以计算得到输出波形的无杂散动态范围为：

SFDR＝(-9.66dBm)-(-58.07dBm)＝48.4dBc。

实际设计实施例表明，采用本发明所提供的带波形修正ROM的DDS结构设计的DDS电路，完全消除了传统结构中的波形存储ROM，引入波形修正ROM，从而使电路工作频率得到大幅度提升，同时功耗和面积也得到大幅减小。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种带波形修正ROM的DDS电路结构，其特征在于，该结构包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，所述流水线累加器还连接于所述Gilbert乘法器单元，所述异或逻辑单元还通过波形修正ROM和R-2R电阻网络线性DAC连接于所述Gilbert乘法器单元；

所述流水线累加器是一个N-bit流水线累加器，用于将输入的N-bit频率控制字进行累加操作，在每个时钟周期内得到一个累加结果输出给所述异或逻辑单元和所述Gilbert乘法器单元；其中N为大于2的正整数；

所述异或逻辑单元是一个(N-2)-bit宽度异或逻辑运算阵列，用于将累加器输出的N-bit结果中的低(N-2)-bit数据分别各自与第二高位数据2nd-MSB进行异或逻辑操作，将得到的(N-2)-bit宽度结果数据输出给所述温度计编码器和所述波形修正ROM；

所述温度计编码器用于将异或逻辑单元输出的(N-2)-bit宽度的二进制编码格式数据之中的高M-bit编码为[2^M-1]-bit宽度的温度计编码数据，并将得到的结果输出给所述正弦加权非线性DAC；其中M为正整数；

所述波形修正ROM，用于存储[2^M×2^K×K]-bit数据，对由所述温度计编码器和所述正弦加权非线性DAC所产生正弦波形进行修正，使正弦波形的精度更高，然后将得到的结果输出给所述R-2R电阻网络线性DAC；其中K为正整数；

所述正弦加权非线性DAC包括[2^M-1]个电流源，每个电流源的开关分别由所述温度计编码器输出的[2^M-1]-bit宽度的温度计编码数据中的对应位所控制，并且电流源的电流值是正弦加权的；

所述R-2R电阻网络线性DAC，用于将波形修正ROM中存储的数据转换为对应幅度的修正电流加入到正弦加权非线性DAC的输出节点上，实现对正弦波形的修正，使正弦波性的精度更高，然后将得到的电压信号输出给所述Gilbert乘法器单元；

所述Gilbert乘法器单元，用于将经过时延的流水线累加器输出的N-bit结果中的第一高位数据1st-MSB与所述正弦加权非线性DAC和所述R-2R电阻网络线性DAC输出的电压信号进行相乘运算，实现正弦波形从第一、第二象限到第三、第四象限的扩展；Gilbert乘法器单元的输出信号为整个ROM-less DDS电路的输出信号；

其中，所述波形修正ROM对由所述温度计编码器和所述正弦加权非线性DAC所产生正弦波形进行修正，其具体过程如下：正弦加权非线性DAC相当于将

范围内的正弦波形等分为2^M等份，各等份的相位分别为： $\left\{(0,\frac{\mathrm{\π}}{2^{M+1}}\right],(\frac{\mathrm{\π}}{2^{M+1}},\frac{2\mathrm{\π}}{2^{M+1}}],(\frac{2\mathrm{\π}}{2^{M+1}},\frac{3\mathrm{\π}}{2^{M+1}}],...,(\frac{(2^M-1)\mathrm{\π}}{2^{M+1}},\frac{\mathrm{\π}}{2}\left]\right\},$ 正弦加权非线性DAC的输出幅度为每个相位间隔的终点所对应正弦幅度值，以此来拟合正弦波形；这2^M个相位间隔中，幅度间隔最大的是第一个相位间隔其幅度间隔为

所以ROM中存储数据以此为满幅度；加入波形修正ROM相当于将这2^M等份的每一份再等分为2^K等份，从而每等份的相位分别为： $\left\{(0,\frac{\mathrm{\π}}{2^{K+M+1}}\right],(\frac{\mathrm{\π}}{2^{K+M+1}},\frac{2\mathrm{\π}}{2^{K+M+1}}],(\frac{2\mathrm{\π}}{2^{K+M+1}},\frac{3\mathrm{\π}}{2^{K+M+1}}],...,(\frac{(2^{K+M}-1)\mathrm{\π}}{2^{K+M+1}},\frac{\mathrm{\π}}{2}\left]\right\},$ 可知每隔2^K的整数倍个等份的相位间隔的终点与前面2^M等份的每个相位间隔的终点重合，意味着这些相位点

多对应波形不需要修正，即所对应ROM读出数据应全为’0’，R-2R电阻网络线性DAC中所有电流源开关全部打开；波形修正是在2^M等份中各自单独进行，所以每个2^M等份中的2^K个相位点的幅度都必须减去前一个2^M等份中终点相位的幅度值，以此差值作为ROM中的数据表示；

在所述正弦加权非线性DAC包括8个电流源时，每个电流源的开关分别由所述温度计编码器输出的7-bit宽度的温度计编码数据中的对应位所控制，并且电流源的电流值是正弦加权的，该8个电流源的加权值的计算方法如下：选取归一化电流源的电流值为0.5mA，所以8个电流源的电流值分别为：[1.5mA，2.5mA，2.5mA，2.0mA，2.0mA，1.5mA，1.0mA，0.5mA]。

2.根据权利要求1所述的带波形修正ROM的DDS电路结构，其特征在于，该异或逻辑运算阵列实现了正弦波形从单调递增的第一象限到单调递减的第二象限的扩展。

Images