CN101997553A

CN101997553A - 一种卷积码译码方法及装置

Info

Publication number: CN101997553A
Application number: CN2009100904895A
Authority: CN
Inventors: 刘念; 陈晓华; 孙耀辉
Original assignee: ZTE Corp
Current assignee: Sanechips Technology Co Ltd
Priority date: 2009-08-13
Filing date: 2009-08-13
Publication date: 2011-03-30
Anticipated expiration: 2029-08-13
Also published as: CN101997553B

Abstract

本发明公开了一种卷积码译码方法及装置。所述装置包括支路度量计算单元，用于计算支路度量值；累计度量存储单元，用于存储幸存路径度累计度量值；加比选计算单元，用于进行累加-比较-选择运算；溢出处理单元，用于在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，控制所述加比选计算单元对幸存路径累计度量值做减法运算；幸存路径存储单元，用于存储幸存路径；回溯控制单元，用于对幸存路径进行回溯并输出译码结果。本发明所述方法及装置能够解决幸存路径度量值在累加过程中的溢出问题。

Description

一种卷积码译码方法及装置

技术领域

本发明主要涉及移动通信技术领域，特别是指一种带有防溢出设计的卷积码译码方法及卷积码译码装置。

背景技术

在无线通信系统中，为了提高通信性能，需要采用信道编码技术。这样传输信号能够更好地抵抗各种信道噪声、干扰以及衰落的影响，以一定程度的冗余代价降低了通信系统的误码率。卷积码性能较高、实现复杂度适中、实时性好，因此广泛应用于数字视频广播(DVB)、数字音频广播(DAB)、卫星通信、无线局域网(WLAN)、超宽带(UWB)、3G、LTE等技术领域。卷积码的编码实现比较简单，相关的研究主要集中在译码算法和硬件实现上。与其它卷积码的译码算法相比，Viterbi(维特比)算法采用最大似然译码准则，目前来说是一种最优算法。

在卷积码译码的过程中，格栅的终止是一个重要的问题。通常有两种格栅终止的方法：零尾法和咬尾法。

零尾法(zero-tail bits或zero-tail termination)：将K-1个零比特添加到原始信息的尾部，其中K为约束长度，这种方法将导致信道的速率损失。

咬尾法(tail biting)：将编码器的初始状态定义为最后K-1个信息比特，编码的起始和结束状态是一样的，但不一定是零状态。在这种方法下，只有信息被编码，不会产生速率损失的问题。然而，因为起始和结束状态的不确定，所以译码时的计算复杂度比较高。

现在的咬尾卷积码译码器，最关键的是在解码之前识别出未知的初始状态，缺陷是需要更多的存储空间，计算复杂度也更大。在译码之前确定未知的初始状态成为关键问题。

现有的确定译码初始状态的方法中，通常是将一个接收数据块重复L次，即串联后对长序列进行译码。以L＝3为例，译码时三个数据块都用于计算幸存路径，最后回溯时只将回溯路径对应的第二个数据块的数据作为译码输出，第一个数据块可以看成为第二个数据块提供正确初始状态，第三个数据块可以看成为第二个数据块提供正确的回溯状态。这种方法增加了计算量和译码延迟。

Viterbi译码算法是由Viterbi于1967年提出的一种最大似然译码方法，即译码器选择的输出总是使接收序列条件概率最大的码字。根据最大似然译码原理，在所有可能的路径中求取与接收序列最相似的一条(距离最小的一条)，进行路径回溯获得判决输出，目前该方法已被证明具有最佳纠错译码性能。Viterbi算法主要由路径度量的“加比选”运算(ACS，add_comp_select)、累积度量的更新(BMU)、最大似然路径的回溯(TB)等过程组成。ACS单元是Viterbi译码器的核心电路，用于完成幸存路径度量值的计算和选择，但是累计度量值(PM)随时间推移不断累加，如果不加以控制，会有溢出的隐患，从而造成严重的译码错误，所以ACS计算单元同时要防止幸存路径度量值在累加过程中的溢出问题。

发明内容

本发明提出一种卷积码译码方法及装置，能够解决幸存路径度量值在累加过程中的溢出问题。

本发明的技术方案是这样实现的：

一种卷积码译码装置，包括：

支路度量计算单元，用于计算不同校验码组合对应的支路的支路度量值；

累计度量存储单元，用于存储幸存路径累计度量值；

加比选计算单元，用于从所述累计度量存储单元读出存储的幸存路径累计度量值，将所述幸存路径累计度量值与所述支路度量计算单元计算出的支路度量值进行累加，比较累加后得到的新路径度量值，选择其中一个较大者更新所述累计度量存储单元用于下次加比选迭代计算，并在迭代计算完成后选择输出幸存路径和最终的幸存路径累计度量值；

溢出处理单元，用于在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，控制所述加比选计算单元对幸存路径累计度量值做减法运算；

幸存路径存储单元，用于存储所述加比选计算单元选择的幸存路径；

回溯控制单元，用于对幸存路径进行回溯并输出译码结果。

优选的，还包括：

最大路径选择单元，用于接收所述加比选计算单元计算出的幸存路径累计度量值，在所有幸存路径累计度量值中选择最大的幸存路径累计度量值，并记录最大的幸存路径累计度量值对应的最大幸存路径所对应的状态；

所述回溯控制单元具体为，接收所述最大路径选择单元的最大幸存路径所对应的状态，并根据所述最大幸存路径所对应的状态对所述译码装置进行初始化，对幸存路径进行回溯并输出译码结果。

优选的，还包括：

控制单元，用于产生时序控制信号和读写使能信号。

优选的，所述加比选计算单元包括：

累加单元，用于将所述度量存储单元存储的幸存路径累计度量值与所述支路度量计算单元计算出的支路度量值进行累加；

比较单元，用于比较累加后得到的新路径度量值；

选择单元，用于在迭代完成后选择输出幸存路径和最终的幸存路径累计度量值。

优选的，所述加比选计算单元还包括：

第一确定单元，用于确定所有幸存路径累计度量值最大值和最小值的最大差值；

所述溢出处理单元根据所述第一确定单元确定的最大差值确定对幸存路径累计度量值做减法运算的减数。

优选的，所述加比选计算单元还包括：

第二确定单元，用于根据所述第一确定单元确定的最大差值确定幸存路径累计度量值的位宽。

优选的，所述溢出处理单元具体为，用于当累加过程中累计度量值的最高位从0变为1时，产生减法使能信号，控制所述加比选计算单元对幸存路径累计度量值的高3位进行减1操作。

一种卷积码译码方法，包括：

计算不同校验码组合对应的支路的支路度量值；

读出预先存储的幸存路径累计度量值，将所述累计度量值与所述支路度量值进行累加，比较累加后得到的新路径度量值，选择其中一个较大者更新预先存储的幸存路径累计度量值用于下次加比选迭代计算，并在迭代计算完成后选择输出幸存路径和最终的幸存路径累计度量值；

在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，对幸存路径累计度量值做减法运算；

对幸存路径进行回溯并输出译码结果。

优选的，所述对幸存路径进行回溯并输出译码结果前还包括：

在所有幸存路径累计度量值中选择最大的幸存路径累计度量值，并记录最大的幸存路径累计度量值对应的最大幸存路径所对应的状态；

所述对幸存路径进行回溯并输出译码结果具体为：

根据所述最大幸存路径所对应的状态对所述译码装置进行初始化，对幸存路径进行回溯并输出译码结果。

优选的，还包括：

确定所有幸存路径累计度量值最大值和最小值的最大差值。

优选的，所述确定所有幸存路径累计度量值最大值和最小值的最大差值后还包括：

根据所述确定的最大差值确定幸存路径累计度量值的位宽。

优选的，所述在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，对幸存路径累计度量值做减法运算具体为：

当累加过程中累计度量值的最高位从0变为1时，产生减法使能信号，对幸存路径累计度量值的高3位进行减1操作。

本发明所述技术方案在现有的卷积码译码装置中增加了溢出处理单元，用于当累计度量值的最高位变化会产生溢出危险时，产生减法使能信号，对幸存路径累计度量值做减法运算，防止累计度量值的溢出，从而有效的解决了幸存路径累计度量值溢出的问题；进一步，本发明所述方法和装置，减少了现有技术中咬尾卷积码维特比译码算法的译码延时，降低了计算复杂度，提高了译码的速度和性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种卷积码译码装置第一实施例的结构示意图；

图2为t-1时刻到t时刻的状态转移图；

图3为t时刻的累计度量值范围示意图；

图4为t+1时刻的累计度量值范围示意图；

图5为本发明一种卷积码译码方法第一实施例的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参照图1，示出了本发明一种卷积码译码装置第一实施例的结构示意图。所述卷积码译码装置100包括支路度量计算单元110、累计度量存储单元120、加比选计算单元130、溢出处理单元140、幸存路径存储单元150、最大路径选择单元160、回溯控制单元170，所述卷积码译码装置100还包括控制单元180。

所述支路度量计算单元110，用于计算不同校验码组合对应的支路的支路度量值。所述支路度量值即为支路欧式距离。

所述累计度量存储单元120，用于存储幸存路径度累计度量值。

当前时刻n的前一时刻(n-1)的幸存路径度量值已经在所述累计度量存储单元120被存储。

所述加比选计算单元130，用于从所述累计度量存储单元120读出存储的幸存路径累计度量值，将所述累计度量值与所述支路度量计算单元110计算出的支路度量值进行累加，比较累加后得到的新路径度量值，选择其中一个较大者更新所述累计度量存储单元120用于下次加比选迭代计算，并在迭代计算完成后选择输出幸存路径和最终的幸存路径累计度量值。

所述加比选计算单元130在具体实现上可以包括累加单元、比较单元、选择单元。

所述累加单元，用于将所述度量存储单元存储的幸存路径累计度量值与所述支路度量计算单元110计算出的支路度量值进行累加。

所述比较单元，用于比较累加后得到的新路径度量值。

所述选择单元，用于在迭代完成后选择输出幸存路径和最终的幸存路径累计度量值。

所述加比选计算单元130在具体实现上还可以包括第一确定单元，用于确定所有幸存路径累计度量值最大值和最小值的最大差值。

Viterbi译码的过程就是篱笆图幸存路径的选择过程，也就是蝶型运算过程，它由上一个状态的累计度量值计算出下一个状态的累计度量值。下面以k＝7，编码速率为1/3，输入解码数据位宽为8bit进行推算为例进行说明，参见图2所示。

由上一时刻的k、k+32两个累计度量值，加上分支度量值，可以算出下一时刻的2k、2k+1两个状态的累计度量值。

8比特表示的度量范围：-128～127，对于1/3编码，则分支度量范围：-128×3～127×3。假设t时刻，s0为64个幸存路径的最大值dis_max(t)，可得知：

t+1时刻：dis_max(t)-128×3≤dis_s0(t+1)、dis_s1(t+1)≤dis_max(t)+127×3。

t+2时刻：dis_max(t)-128×3×2≤dis_s0(t+2)、dis_s1(t+2)、dis_s2(t+2)、dis_s3(t+2)≤dis_max(t)+127×3×2。

……

t+6时刻：dis_max(t)-128×3×6≤dis_s0(t+6)、dis_s1(t+6)……dis_s62(t+6)、dis_s63(t+6)≤dis_max(t)+127×3×6。

可以看出：t+6时刻，64个幸存路径的累计度量值中的最大值和最小值的差值小于256×3×6＝4608＝1200(16进制)，因为t时刻是任意的，所以在任意时刻，所有的幸存路径的最大值和最小值的差值小于1200(16进制)。

所述加比选计算单元130还包括：

所述第二确定单元用于确定幸存路径累计度量值合理位宽，避免位宽过大，造成不必要的浪费。所述第二确定单元确定的合理位宽可以比计算出的实际位宽多一位。

因为任意时刻幸存路径的累计度量的最大值和最小值的差值小于1200(16进制)，所以幸存路径表示的位宽必须大于等于13位，若选择小于13位，会面临累计度量值的溢出问题，影响译码器的性能。同时因为累计度量值在不断进行累加，选择13位位宽，时序上要求较为严格，为了电路设计上的方便，本实施例优选择14bit位宽。

所述溢出处理单元140，用于在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，控制所述加比选计算单元130对幸存路径累计度量值做减法运算。

在二进制情况下，所述溢出处理单元140用于当累计度量值的最高位从0变为1时，产生减法使能信号，控制所述加比选计算单元130对幸存路径累计度量值做减法运算，防止累计度量值的溢出。

当幸存路径累计度量值的最高位为0时，正常操作，不需要进行防溢出处理，产生的减法使能信号为低电平；当幸存路径累计度量值的最高位为1时，产生的减法使能信号为高电平，所述加比选计算单元130将每个幸存路径度量值减去一个固定值，即将整体度量值向零值进行简单归一化。

幸存路径选择是比较两条新路径度量值的大小，并选择度量值较大的路径作为幸存路径，所以所有幸存路径累计度量值加上或减去一个数，并不影响幸存路径的选择。为了计算方便，在计算分支路径度量值时，可以将对应的8个分支度量值统一加上一个值(如128×3)，相当于所有幸存路径上统一加上128×3，这样所有分支度量值均为正值，计算过程转化为正数计算操作，不再考虑符号位的影响。

对于采样位宽为8，约束长度为7，1/3编码速率的Viterbi译码器，可以根据s0状态的对应的幸存路径累计度量值的最高位来判断出所有幸存路径的累计度量值的范围，从而根据它来决定是否进行减法操作来防止累计度量值的溢出。

在t时刻，s0所对应的幸存路径累计度量值的最高位为0，即s0所对应的幸存路径累计度量值的最高位没超过2000(16进制)，所以t时刻所有幸存路径累计度量值最大值为＜2000+1200＝3200(16进制)，t时刻的累计度量值范围参见图3所示。

在t+1时刻，s0所对应的幸存路径累计度量值的最高位为1，可知所有幸存路径的最小值＞2000-1200＝E00(16进制)。同时根据t时刻的幸存路径最大值＜3200(16进制)，可以知道t+1时刻的幸存路径的最大值＜3200+300＝3500(16进制)，即此时再加上最大分支度量值300，也不会溢出，t+1时刻的累计度量值范围参见图4所示。

所以在具体实现中，只需检测s0所对应的幸存路径累计度量值的最高位，若为零，正常操作；若为1，将所有幸存路径减去E00(16进制)，就能有效防止累计度量值的溢出，这样整个电路就省去了大量比较选择电路，并且减法电路极为简单，只是针对累计度量值的高三位进行减一操作。

具体的，所述溢出处理单元140用于当累计度量值的最高位从0变为1时，产生减法使能信号，控制所述加比选计算单元130对幸存路径累计度量值的高3位进行减1操作。

所述幸存路径存储单元150，用于存储所述加比选计算单元130选择的幸存路径。

所述幸存路径存储单元150存储加比选计算单元130输出的幸存路径和幸存路径选择结果。

最大路径选择单元160，用于接收所述加比选计算单元130计算出的幸存路径累计度量值，在所有幸存路径累计度量值中选择最大的幸存路径累计度量值，并记录最大的幸存路径累计度量值对应的最大幸存路径所对应的状态；。

回溯控制单元170，接收所述最大路径选择单元160的最大幸存路径所对应的状态，并根据所述最大幸存路径所对应的状态对所述译码装置进行初始化，对幸存路径进行回溯并输出译码结果。

所述回溯控制单元170监视幸存路径选择结果存储ram(Random AccessMemory，随机存储记忆体)的写地址，一旦幸存路径存储长度超过回溯深度，则立即进行回溯操作，对早期的比特进行回溯输出，相应比特对应的幸存路径占用的ram空间被释放，供后续比特幸存路径存储使用。

在本发明中选取最大的累计度量路径所对应的状态作为咬尾卷积码译码的初始状态，并将最大累计度量路径作为回溯路径，从而保证咬尾卷积码的首末状态一致，将咬尾卷积码转化为采用维特比译码算法进行译码。这种确定未知的初始状态的方法降低了译码中计算的复杂度，实现起来比较容易，可操作性强。

实现时可以采用多路(例如n路)ACS(加比选)计算单元130并行运算的电路，加比选计算单元130每次从累计度量存储单元120读取2n个状态的累计度量值，加比选计算单元130需要反复迭代2^m-1/2n次(m为约束长度)，每一次迭代时从累计度量存储单元120中读取前一次计算所保存的累计度量值，即每个时钟处理2n个状态，2^m-1/2n个时钟周期完成所有状态的计算，从而提高译码数据的吞吐率和译码的速度。

本发明所述卷积码译码装置100的工作原理和工作过程是：当接到外部的译码开始指示信号后，待译码数据输入到支路度量计算单元110，支路度量计算单元110计算接收码字与参考码字的分支度量值，将计算结果输入到加比选计算单元130中。控制单元180产生累计度量存储单元120的读控制信号，读取先前存储的路径度量值并送到加比选计算单元130中。在加比选计算单元130中，将进入某一状态的2条分支度量值与其前面的状态度量值累加求和，然后比较到达同一状态的2条新的路径度量值的大小，选择较大者作为新的状态度量值存储起来，并记住与此路径(幸存路径)对应的信息码元。溢出处理单元140产生减法使能信号，判断累计度量值是否做减法运算。计算出的新的路径度量值存储到累计度量存储单元120中，同时将加比选计算单元130输出的幸存路径选择结果存储到幸存路径存储单元150中。最大路径选择单元160，接收由加比选计算单元130计算出的幸存路径累计度量值，从中比较出各时刻最大的累计度量值，送入回溯控制单元170用于初始化译码装置的初始状态。在经过加比选计算单元130的多次迭代运算到译码深度之后，回溯控制单元170开始对路径进行回溯并输出译码结果。

回溯控制单元170的工作流程是，当译码器的输入数据量大于回溯深度之后，控制单元180产生回溯的启动信号，开始回溯；回溯以该级中具有最大累计度量值的节点为起点，从幸存路径存储单元150中取出对应节点的幸存路径以确定上一级路径的节点；每一级找到了上一级的回溯节点之后，从幸存路径存储单元150就可以找到上一级节点的幸存路径，以找到其前一级的节点，不断回溯直至到达译码深度后，进行译码输出。

参照图5，示出了本发明一种卷积码译码方法第一实施例的流程示意图。所述卷积码译码方法包括步骤：

步骤S510、计算不同校验码组合对应的支路的支路度量值。

步骤S520、读出预先存储的幸存路径累计度量值，将所述累计度量值与所述支路度量值进行累加，比较累加后得到的新路径度量值，选择其中一个较大者更新预先存储的幸存路径累计度量值用于下次加比选迭代计算，并在迭代计算完成后选择输出幸存路径和最终的幸存路径累计度量值。

步骤S530、在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，对幸存路径累计度量值做减法运算。

具体的，当累计度量值的最高位从0变为1时，产生减法使能信号，对幸存路径累计度量值的高3位进行减1操作。

步骤S540、在所有幸存路径累计度量值中选择最大的幸存路径累计度量值，并记录最大的幸存路径累计度量值对应的最大幸存路径所对应的状态。

步骤S550、根据所述最大幸存路径所对应的状态对所述译码装置进行初始化，对幸存路径进行回溯并输出译码结果。

其中，所述步骤S540为可选步骤，在本实施例中并不是必须的。

本发明所述卷积码译码方法还包括步骤：

确定所有幸存路径累计度量值最大值和最小值的最大差值；以及

根据所述确定的最大差值确定幸存路径累计度量值的位宽。确定幸存路径累计度量值合理位宽，避免位宽过大，造成不必要的浪费。优选的，所述确定的合理位宽可以比计算出的实际位宽多一位。

本发明所述方法实施例是与所述装置实施例相对应的，因此，在方法实施例部分未详细描述的部分参照装置实施例相关部分的描述即可，为了篇幅考虑，在此不再赘述。

在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，对各步骤的先后变化也在本发明的保护范围之内。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种卷积码译码装置，其特征在于，包括：

累计度量存储单元，用于存储幸存路径累计度量值；

回溯控制单元，用于对幸存路径进行回溯并输出译码结果。

2.根据权利要求1所述的卷积码译码装置，其特征在于，还包括：

3.根据权利要求2所述的卷积码译码装置，其特征在于，还包括：

控制单元，用于产生时序控制信号和读写使能信号。

4.根据权利要求1至3任一项所述的卷积码译码装置，其特征在于，所述加比选计算单元包括：

比较单元，用于比较累加后得到的新路径度量值；

5.根据权利要求4所述的卷积码译码装置，其特征在于，所述加比选计算单元还包括：

6.根据权利要求5所述的的卷积码译码装置，其特征在于，所述加比选计算单元还包括：

7.根据权利要求6所述的卷积码译码装置，其特征在于，所述溢出处理单元具体为，用于当累加过程中累计度量值的最高位从0变为1时，产生减法使能信号，控制所述加比选计算单元对幸存路径累计度量值的高3位进行减1操作。

8.一种卷积码译码方法，其特征在于，包括：

计算不同校验码组合对应的支路的支路度量值；

对幸存路径进行回溯并输出译码结果。

9.根据权利要求8所述的卷积码译码方法，其特征在于，所述对幸存路径进行回溯并输出译码结果前还包括：

所述对幸存路径进行回溯并输出译码结果具体为：

10.根据权利要求9所述的卷积码译码方法，其特征在于，还包括：

确定所有幸存路径累计度量值最大值和最小值的最大差值。

11.根据权利要求10所述的卷积码译码方法，其特征在于，所述确定所有幸存路径累计度量值最大值和最小值的最大差值后还包括：

根据所述确定的最大差值确定幸存路径累计度量值的位宽。

12.根据权利要求8至11任一项所述的卷积码译码方法，其特征在于，所述在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，对幸存路径累计度量值做减法运算具体为：