CN103905068B - 一种维特比译码方法及系统 - Google Patents

Abstract

本发明公开了一种维特比译码方法，包括：初始化状态位；进行L次迭代，每次迭代后同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径，其中，所述L为编码码块大小；迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果，其中，所述递推到达分支度量量、选择到达路径以及回溯路径的步骤通过调用通用处理器的SIMD指令集实现并行处理。本发明还相应地公开了一种维特比译码系统。本发明以指令级并行的方式对维特比译码算法的核心处理进行加速，从而能提高译码速度。

Description

一种维特比译码方法及系统

技术领域

本发明涉及数据处理技术，尤其涉及一种维特比译码方法及系统。

背景技术

随着近几年能源和电力价格的上涨，全球移动通信网络运营商面临日渐严重的成本压力。运营商获取站址和机房的难度也在不断加大。全球大多数主流运营商通常同时拥有2-3个不同通信制式的网络，为保证网络的服务质量量，需要部署大量量的基站以解决网络覆盖的问题。站址和机房资源的相对稀缺，与不断增长的基站数量量的矛盾在一定时期内无法协调，目前已成为运营商无法回避的难题。尽管在运营成本方面面临巨大压力，运营商的“盈利”能力并不随之提高。由于电信市场的激烈竞争，单用户平均收入(ARPU)增长缓慢甚至下降。运营商收入的下降必将导致建网和设备采购投资的压缩，进而影响到全行业的整体发展。面对这种局面，出于行业持续盈利和长期发展考虑，移动通信产业界提出了绿色演进的新型无线网络架构基于集中化处理(CentralizedProcessing，C-RAN)，以引导未来集中式基带处理网络架构技术的发展。

C-RAN的系统架构主要是由远端无线射频模块(RRU)与天线组成的分布式无线网络，具备高带宽、低延迟的光传输网络连接远端无线射频模块，通用处理器和实时虚拟技术组成的集中式基带处理池三大部分组成。所有基带处理模块和远端无线射频模块通过高带宽、低延迟的光传输网络连接起来。基带处理模块(BBU)集中在一个物理站点构成基带池。基带池中多个基带处理模块之间通过高带宽、低延迟、灵活拓扑、低成本交叉连接。基带池上需要应用基站虚拟化技术，支持基带池物理资源和计算能力的虚拟分配和组合。

集中式基站内多个BBU互联互通构成高容量量、低延迟的互联架构。远端的RRU通过互联架构交换到集中式基带池中任一个BBU。这种方式是对现有BBU进行集中化集成，可有效实现载波负载均衡、容灾备份，并达到提高设备利用率、减少基站机房数量量、降低能耗的目的。

在集中式基站基础上，通过软件无线电技术实现多标准的统一开放的BBU基带池平台，并利用基带池中BBU间高速高效的调度信息、用户数据交互，实现多点协作式信号处理，达到减少无线干扰、提高系统容量量的目的。

在应用软件无线电方面，目前主要两种思路：信号处理器(DSP)平台和通用处理器(GPP)平台。两种思路各有优势，DSP是目前电信行业比较成熟应用的技术，而GPP虽然目前在功耗性能上与DSP有一定差距，但具有后向兼容好的特点，有利于系统的平滑演进。

而目前GPP一般采用串行处理方式，从而实时处理能力有限，对计算密集型处理的支持较为困难，因此基于通用处理器进行基带数字信号处理的实现技术尚未成熟。一般而言，考虑到基带数字信号处理，信道译码是最为典型的计算密集型处理模块之一，其计算量量在基站物理层处理中占有很高的比重。但是鉴于基于通用处理器进行基带数字信号处理的相关工作仍处在起步阶段，现在仍缺乏面向通用处理器的信道译码实现方案。

发明内容

有鉴于此，本发明的主要目的在于提供一种维特比译码方法及系统，能够提高译码速度。

为达到上述目的，本发明的技术方案是这样实现的：

一种维特比译码方法，包括：

初始化状态位；

进行L次迭代，每次迭代后同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径，其中，所述L为编码码块大小；

迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果，

其中，所述递推到达分支度量量、选择到达路径以及回溯路径的步骤通过调用通用处理器的SIMD指令集实现并行处理。

所述进行迭代为：各个寄存器根据寄存器输入从源状态跳转到目标状态。

所述递推各个状态的到达分支度量量为：根据译码器输入的校验位和系统位的解调结果计算各个状态的到达分支度量量。

所述根据到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径为：

将到达分支度量量与源状态的历史状态度量量求和，作为分支选择所依据的度量量；

选择所述度量量最小的分支作为本次迭代中到达所述状态的路径。

确定分支选择所依据的度量量之后，该方法还包括：将所述最小度量量存储到目标状态的状态度量量存储模块中，作为所述目标状态的状态度量量。

一种维特比译码系统，包括：初始化模块、路径选择模块、维特比译码结果获取模块和一个以上状态寄存器；其中，

所述初始化模块，用于初始化状态寄存器；

所述路径选择模块，用于在每次迭代后同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径；

所述维特比译码结果获取模块，用于在迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果；

所述状态寄存器，用于在每次迭代时，根据寄存器输入从源状态跳转到目标状态，

其中，所述路径选择模块和维特比译码结果获取模块通过调用通用处理器的SIMD指令集实现并行处理。

所述路径选择模块，具体用于根据译码器输入的校验位和系统位的解调结果计算各个状态的到达分支度量量。

所述路径选择模块，具体用于将到达分支度量量与源状态的历史状态度量量求和，作为分支选择所依据的度量量；选择所述度量量最小的分支作为本次迭代中到达所述状态的路径。

该系统还包括状态度量量存储模块，

所述状态度量量存储模块，用于在路径选择模块确定分支选择所依据的度量量之后，存储最小度量量作为所述目标状态的状态度量量。

本发明维特比译码方法及系统，在初始化状态位后，进行多次迭代，每次迭代后同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径；迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果。本发明以指令级并行的方式对维特比译码算法的核心处理进行加速，从而能提高译码速度。

附图说明

图1为上行链路整体处理流程示意图；

图2为常见卷积编码器结构示意图；

图3为本发明实施例一种维特比译码方法流程示意图；

图4为本发明实施例一种维特比译码系统结构示意图；

图5为本发明实施例1维特比译码中迭代状态转移关系示意图；

图6为本发明实施例1中维特比译码算法状态转移关系示意图；

图7为本发明实施例1中维特比译码的运算流程示意图；

图8为本发明实施例1中运算逻辑示意图。

具体实施方式

本发明的基本思想是：在初始化状态位后，进行多次迭代，每次迭代后同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径；迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果。

本发明提出的维特比译码运算逻辑以指令级并行的方式对维特比译码算法的核心处理进行加速，本发明还可以同时将通用处理器的指令集和数据存取的特点纳入考虑中，以便发挥通用处理器的处理能力。

需要说明的是，本发明实施例主要针对在整体译码处理流程所处位置为上行链路的信道编码的译码部分，图1为上行链路整体处理流程示意图，如图1所示，从RRU得到的数据基带信号经前端处理、符号级处理并解调后，进行bit域处理，这里，bit域处理包括解扰、解交织、信道译码、CRC等操作。LTE协议中，信道编码常用Turbo和卷积码，卷积码的译码算法往往采用维特比算法，因此，在通用处理平台上实现基带处理时，维特比译码算法占用了大量量的处理时间，其优化方法就显得尤为重要，图1中有背景色的部分即为信道译码所处的位置。

本发明实施例适用于如图2所示的常见卷积编码器(包括在3G UMTS，3GPP LTE等系统中所采用的编码器方案)，其中，卷积编码输入比特从左往右依次进入，K为约束长度，因此编码器有K-1个移位寄存器(Shifting Register)。

本发明实施例所提出的运算逻辑将实现维特比译码中两个核心运算——分支路径度量量计算(Branch-Metric Calculation，BMC)和加-比-选(Add-Compare-Select，ACS)的批处理化，即以单个长指令同时对多路数据进行操作，从而以并行方式加速程序运行。

图3为本发明实施例一种维特比译码方法流程示意图，如图3所示，该方法包括：

步骤301：初始化状态位；

步骤302：进行L次迭代，每次迭代后同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径，其中，所述L为编码码块大小；

步骤303：迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果。

需要说明的是，本发明中，递推到达分支度量量、选择到达路径以及回溯路径的步骤通过调用通用处理器的SIMD指令集实现并行处理。

可选的，所述进行迭代为：各个寄存器根据寄存器输入从源状态跳转到目标状态。

可选的，所述递推各个状态的到达分支度量量为：根据译码器输入的校验位和系统位的解调结果计算各个状态的到达分支度量量。

可选的，所述根据到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径为：

将到达分支度量量与源状态的历史状态度量量求和，作为分支选择所依据的度量量；

选择所述度量量最小的分支作为本次迭代中到达所述状态的路径。

可选的，确定分支选择所依据的度量量之后，该方法还包括：将所述最小度量量存储到目标状态的状态度量量存储模块中，作为所述目标状态的状态度量量。

本发明还相应地提出了一种维特比译码系统，如图4所示，该系统包括：初始化模块、路径选择模块、维特比译码结果获取模块和一个以上状态寄存器；其中，

所述初始化模块，用于初始化状态寄存器；

所述路径选择模块，用于在每次迭代后同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径；

所述维特比译码结果获取模块，用于在迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果；

所述状态寄存器，用于在每次迭代时，根据寄存器输入从源状态跳转到目标状态。

需要说明的是，本发明中，路径选择模块和维特比译码结果获取模块通过调用通用处理器的SIMD指令集实现并行处理。

可选的，所述路径选择模块，具体用于根据译码器输入的校验位和系统位的解调结果计算各个状态的到达分支度量量。

可选的，所述路径选择模块，具体用于将到达分支度量量与源状态的历史状态度量量求和，作为分支选择所依据的度量量；选择所述度量量最小的分支作为本次迭代中到达所述状态的路径。

可选的，该系统还包括状态度量量存储模块，

所述状态度量量存储模块，用于在路径选择模块确定分支选择所依据的度量量之后，存储最小度量量作为所述目标状态的状态度量量。

本发明提出的运算逻辑能实现并行计算，并适于发挥通用处理器的SIMD处理能力；并且，本发明提出的运算逻辑可以直接SIMD化，比如，并行多数据加法、并行多数据比较和多数据奇偶重排指令可以直接使用。而这些指令不但已经被当前的通用处理器所支持，而且运行效率可以保证；并且，本发明提出的运算逻辑的输入和输出数据都是连续存储，可有效避免频繁操作不同地址的数据而减缓数据存取效率，因此便于通用处理器借助Cache进行高速数据存取；并且，多个运算逻辑可以在多核或者多CPU上再进行并行执行，从而获得更高的并行度。

下面结合具体实施例对本发明作进一步详细说明。

实施例1

图5为本发明实施例1维特比译码中迭代状态转移关系示意图，基于图5，本实施例的维特比译码算法包括如下过程：

1)初始化状态位为00状态

2)从图5中左侧开始往右依次递推每一个状态的到达分支度量量。

假设t-1次向t次迭代进行跳转，其中虚线表示当前输入判决bit为1时，寄存器状态跳转过程。实现表示当前输入判决bit为0时，寄存器状态跳转过程。根据(t-1)-＞t时刻译码器输入的校验位和系统位的解调结果计算每一个分支的计算度量量。分支的度量量与源状态的历史状态度量量求和后，作为分支选择的依据度量量。

3)分支判决筛选。可以看到t时刻的4个状态都有两个分支可以到达，两个分支，状态位跳转过程，两个度量量相互比较后留下其中一个分支。将这个分支的度量量依据存储到目标状态的状态度量量存储模块中。

4)回溯。迭代递推L次(编码码块大小)后，在最后一个时刻可以针对四个状态挑选状态度量量最小的状态作为最终的判决结果。回溯得到这一状态的路径可以完全得到维特比译码的最终结果。

需要说明的是，分支度量量表示在某一个分支上输出的校验位与实际接受的软信息之间的距离其中，s是校验比特的数量量，b_i是分支上的输出取值，为1或者-1，x_i是接收数据的解调结果。状态度量量表示从状态0经过n次跳转后达到某一个状态所经过的所有分支的度量量的总和，表示经过时间n后，到达某一个状态的概率，状态度量量越小表示概率更高。

依据维特比译码的基本思路，译码过程以迭代的形式进行可以推广到更多状态位的维特比译码(256状态或128状态)，其中一次迭代对应于一个信息比特的译码。在一次迭代中，需要对2^K-1个状态进行路径度量量计算以及加-比-选(步骤302)操作。而路径度量量计算和加-比-选操作都在状态转移过程中实现，这里所涉及状态转移可以借助图2进行实例描述(此例子中约束长度K＝3)。在图5中，‘00’，‘01’，‘10’和‘11’是状态值，对应于移位寄存器的SG_k-1至SG₁的比特内容，即‘01’意味着SG_k-1＝0、SG₁＝1，‘10’意味着SG_k-1＝1、SG₁＝0，并依此类推。而且为了更简洁地描述以上状态转移关系，定义状态索引值那么状态‘00’的索引值为S＝0，状态‘01’的索引值为S＝1，状态‘10’的索引值为S＝2，状态‘11’的索引值为S＝3。

从图5可以观察到‘00’状态输入0则转移到‘00’状态，输入1则转移到‘01’状态；而‘10’状态输入0也转移到‘00’状态，输入1则转移也‘01’状态。同样，对于‘01’和‘11’状态也存在着类似的关系。不难发现，以上关系并不仅限于图5的例子，而是普遍存在于各种约束长度下的维特比译码算法中，具有广泛性。利用之前所定义的状态索引值维特比译码算法状态转移关系可以如图6所示，具体的：

在输入信息比特为0的情况下，索引值为S＝i和S＝2^K-2+i的两个状态都会进入索引为S＝2i的状态；

在输入信息比特为1的情况下，索引值为S＝i和S＝2^K-2+i的两个状态都会进入索引为S＝2i+1的状态。

虽然上述关系并没有直接反映出维特比译码算法内部的并行处理关系，但是经过简单延伸就可以构造出具有实用价值的并行处理关系。具体来说，将S＝i，i+1，...，i+7(8状态)和S＝2^K-2+i，2^K-2+i+1，...，2^K-2+i+7(另8个状态)同时进行处理，就可以同时转移到S＝2i，2i+2，...，2i+14和S＝2i+1，2i+3，...，2i+15。此后，再进行数据存储的奇偶重排，即可最终实现从16个状态(S＝i，...，i+7；2^K-2+i，...，2^K-2+i+7)到16个状态(S＝2i，2i+1，...，2i+14，2i+15)的转移。由此，我们构造出了状态转移的并行关系。而且此并行关系并不限于16个状态至16个状态的转移，在不同情况下，完全可以用于实现8个状态至8个状态或者32个状态至32个状态的状态转移。

除了反映出算法内部的并行处理关系，图6也反映出维特比算法的运算中隐含了一定的数据寻址规律。具体而言，在维特比算法迭代中，S＝i和S＝2^K-2+i状态经过蝶形状态转移之后变成S＝2i和S＝2i+1，显然蝶形之后的两个状态索引值是连续的，那么这两个状态所对应的数据按索引值存储的话，意味着数据也是连续存储的。从而可以利用上述维特比算法的数据寻址规律，构造特定的运算逻辑，实现输入输出数据的连续存储。而数据连续存储特性将能够更好地保证维特比算法在通用处理器平台能够高效率地运行。

对于运算逻辑的实现形式，考虑通用处理器的SIMD(单指令多数据)的特点，如果通用处理器的SIMD指令一次处理的输入输出数据类型是8个16位整型数据，那么可以将所提运算逻辑以图7和图8进行直观描述。其中，图7描述了256状态的维特比译码的运算流程，图8为相应的运算逻辑，在进行第t次迭代时，先对S＝i，i+1，...，i+7和S＝2^K-2+i，...，2^K-2+i+7(这8+8＝16个状态)进行并行的路径度量量计算和加-比-选操作，然后再进行数据重排(Data arrangement)。由于运算逻辑中设计的状态都是连续的8个或者连续的16个，因此所有状态所对应的存储数据也会是连续存储的，通用处理器在执行时可以避免大跨度的数据存取，以便Cache的高速运转。

现有的维特比译码算法未使用本发明所述的并行逻辑，并行处理化能力较低，因此在通用处理器上的执行效率得不到保证。通过本发明，将数据流程分割成多个可以并行处理的“加-比-选”操作块，有效地提升了CPU处理复杂逻辑的并行度。同时现有的算法未使用如上所示的逻辑，运算逻辑输入出数据无法组织在连续的存储空间中，在通用处理器上实现时，导致处理器无法高效率地操作数据。而数据操作是通用处理器运算速度的重要因素。低效率的数据操作会极大降低整体算法的运行速度，只有高效率的数据操作才能保证算法高速运行。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (6)

1.一种维特比译码方法，其特征在于，该方法包括：

初始化状态位；

进行L次迭代，每次迭代后在状态转移过程中同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径，其中，所述L为编码码块大小，所述分支度量量表示在某一个分支上输出的校验位与实际接收的软信息之间的距离；其中，所述各个状态对应的数据都是连续存储的；

迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果；

其中，所述递推到达分支度量量、选择到达路径以及回溯路径的步骤通过调用通用处理器的SIMD指令集实现并行处理；

所述进行迭代为：各个寄存器根据寄存器输入从源状态跳转到目标状态；

所述递推各个状态的到达分支度量量为：根据译码器输入的校验位和系统位的解调结果计算各个状态的到达分支度量量。

2.根据权利要求1所述的方法，其特征在于，所述根据到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径为：

将到达分支度量量与源状态的历史状态度量量求和，作为分支选择所依据的度量量；

选择所述度量量最小的分支作为本次迭代中到达所述状态的路径。

3.根据权利要求2所述的方法，其特征在于，确定分支选择所依据的度量量之后，该方法还包括：将所述最小度量量存储到目标状态的状态度量量存储模块中，作为所述目标状态的状态度量量。

4.一种维特比译码系统，其特征在于，该系统包括：初始化模块、路径选择模块、维特比译码结果获取模块和一个以上状态寄存器；其中，

所述初始化模块，用于初始化状态寄存器；

所述路径选择模块，用于在每次迭代后在状态转移过程中同时递推各个状态的到达分支度量量，根据所述到达分支度量量从到达各个状态的分支中选择一分支作为本次迭代中到达所述状态的路径，所述分支度量量表示在某一个分支上输出的校验位与实际接收的软信息之间的距离；其中，所述各个状态对应的数据都是连续存储的；

所述维特比译码结果获取模块，用于在迭代结束后，确定状态度量量最小的状态，并回溯得到所述状态的路径以获取维特比译码结果；

所述状态寄存器，用于在每次迭代时，根据寄存器输入从源状态跳转到目标状态，

其中，所述路径选择模块和维特比译码结果获取模块通过调用通用处理器的SIMD指令集实现并行处理；

所述路径选择模块，具体用于根据译码器输入的校验位和系统位的解调结果计算各个状态的到达分支度量量。

5.根据权利要求4所述的系统，其特征在于，

所述路径选择模块，具体用于将到达分支度量量与源状态的历史状态度量量求和，作为分支选择所依据的度量量；选择所述度量量最小的分支作为本次迭代中到达所述状态的路径。

6.根据权利要求5所述的系统，其特征在于，该系统还包括状态度量量存储模块，

所述状态度量量存储模块，用于在路径选择模块确定分支选择所依据的度量量之后，存储最小度量量作为所述目标状态的状态度量量。