CN108540264A - 一种维特比译码路径度量防溢出方法及装置 - Google Patents

一种维特比译码路径度量防溢出方法及装置 Download PDF

Info

Publication number
CN108540264A
CN108540264A CN201810228128.1A CN201810228128A CN108540264A CN 108540264 A CN108540264 A CN 108540264A CN 201810228128 A CN201810228128 A CN 201810228128A CN 108540264 A CN108540264 A CN 108540264A
Authority
CN
China
Prior art keywords
bit wide
path metric
overflow flag
viterbi decoding
overflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810228128.1A
Other languages
English (en)
Other versions
CN108540264B (zh
Inventor
张振东
钱永学
王志华
叶晓斌
张书迁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongke Hantianxia Electronics Co Ltd
Original Assignee
Shenzhen Zhongke Hantianxia Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhongke Hantianxia Electronics Co Ltd filed Critical Shenzhen Zhongke Hantianxia Electronics Co Ltd
Priority to CN201810228128.1A priority Critical patent/CN108540264B/zh
Publication of CN108540264A publication Critical patent/CN108540264A/zh
Application granted granted Critical
Publication of CN108540264B publication Critical patent/CN108540264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6527—IEEE 802.11 [WLAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请提供了一种维特比译码路径度量防溢出方法，该方法包括：利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；根据所述路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的所述最高位比特进行或运算得到溢出标志位；当所述溢出标志位满足第一预设条件时，进行防溢出处理。该方法通过或门、选择开关等简单的硬件即可实现维特比译码路径度量累加结果以位宽W表示不溢出，通过较低的复杂度与硬件资源开销即可解决维特比译码路径度量存在的溢出问题。

Description

一种维特比译码路径度量防溢出方法及装置
技术领域
本申请涉及通信技术领域，尤其涉及一种维特比译码路径度量防溢出方法及装置。
背景技术
在现代数字通信系统中，通常发送端先对数据进行信道编码，然后接收端对数据进行相应的信道译码从而提高通信的可靠性。卷积码具有复杂度适中、码长灵活以及性能优良的特性，因此已成为各种通信系统中应用最为广泛的一种信道编码，包括IEEE802.11a/g/n无线局域网、蓝牙低功耗5.0和DVB-T数字视频广播等。
维特比译码算法是一种卷积码最常用的概率译码算法，概率译码的基本原理是根据接收序列按最大似然准则找出所有路径中具有最小度量的路径。参数(n，k，m)卷积码编码器包含km个寄存器，共有2km个状态，若输入的信息序列长度为k(L+m)，各时刻进入和离开每一状态各有2k条分支，则包含L个时刻的网格图中共有2kL条不同的路径。
维特比译码器在实现时每个状态不仅需保存幸存路径，同时还需进行路径度量值的累加、比较以及幸存路径留选。路径度量值随着译码过程的不断累加而越来越大，当输入的信息序列长度很长时，路径度量值在硬件实现采用有限位宽表示可能存在溢出使得译码错误。因此，低复杂度的维特比译码路径度量防溢出方法是维特比译码器设计的一个关键。
发明内容
有鉴于此，本申请提供了一种维特比译码路径度量防溢出方法及装置，以较低的复杂度与硬件资源开销解决维特比译码路径度量存在的溢出问题。
为实现上述目的，本申请提供了以下技术方案：
一种维特比译码路径度量防溢出方法，该方法包括：
利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；
根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；
根据所述路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的所述最高位比特进行或运算得到溢出标志位；
当所述溢出标志位满足第一预设条件时，进行防溢出处理。
优选的，所述利用自由距离和卷积码参数计算一个路径度量位宽扩展参数包括：
利用自由距离为df的(n，k，m)卷积码，计算一个路径度量位宽扩展参数M；其中，计算公式为： 表示向上取整。
优选的，所述第一预设条件为溢出标志位为1；
所述当所述溢出标志位满足第一预设条件时，进行防溢出处理包括：
当所述溢出标志位为1时，将每个状态路径度量值减去n。
优选的，所述根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽包括：
将所述路径度量位宽扩展参数和所述维特比译码输入信息位宽加和运算，得到所述路径度量总位宽。
优选的，该方法还包括：
当所述溢出标志位满足第二预设条件时，不进行防溢出处理；
所述第二预设条件为溢出标志位为0。
一种维特比译码路径度量防溢出装置，该装置包括：
扩展参数计算单元，用于利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；
总位宽计算单元，用于根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；
溢出标志位计算单元，用于根据所述路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的所述最高位比特进行或运算得到溢出标志位；
防溢出处理单元，用于当所述溢出标志位满足第一预设条件时，进行防溢出处理。
优选的，所述扩展参数计算单元具体用于利用自由距离为df的(n，k，m)卷积码，计算一个路径度量位宽扩展参数M；其中，计算公式为： 表示向上取整。
优选的，所述第一预设条件为溢出标志位为1；
所述防溢出处理单元用于当所述溢出标志位为1时，将每个状态路径度量值减去n。
优选的，所述总位宽计算单元具体用于将所述路径度量位宽扩展参数和所述维特比译码输入信息位宽加和运算，得到所述路径度量总位宽。
优选的，当所述溢出标志位满足第二预设条件时，所述防溢出处理单元不进行防溢出处理；
所述第二预设条件为溢出标志位为0。
由以上技术方案可知，本申请提供了一种维特比译码路径度量防溢出方法及装置，该方法包括：利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；根据所述路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的所述最高位比特进行运算得到溢出标志位；当所述溢出标志位满足第一预设条件时，进行防溢出处理。该方法可通过或门、选择开关等简单的硬件实现维特比译码路径度量累加结果以位宽W表示不溢出，通过较低的复杂度与硬件资源开销即可解决维特比译码路径度量存在的溢出问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例一提供的一种维特比译码路径度量防溢出方法的流程图；
图2为本申请实施例一提供的一种计算溢出标志位的原理图；
图3为本申请实施例一提供的一种路径度量防溢出处理的原理图；
图4为本申请实施例二提供的一种维特比译码路径度量防溢出方法的流程图；
图5为本申请实施例三提供的一种维特比译码路径度量防溢出装置示意图；
图6为本申请实施例四提供的一种维特比译码路径度量防溢出装置示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为实现以较低的复杂度与硬件资源开销解决维特比译码路径度量存在的溢出问题，本申请提供了一种维特比译码路径度量防溢出方法及装置，具体如下所述：
实施例一
如图1所示，本申请实施例一提供了一种维特比译码路径度量防溢出方法，该方法包括：
S101：利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；
本申请提供的方案用于实现一个(n，k，m)卷积码的维特比译码路径度量防溢出。采用自由距离为df的(n，k，m)卷积码，计算一个路径度量位宽扩展参数M，原理如下：
其中，表示向上取整。
不同通信标准的系统卷积码参数(n，k，m)是固定的，自由距离也是固定的。如IEEE802.11a/g/n无线局域网、蓝牙低功耗5.0和DVB-T数字视频广播等通信设备的卷码参数(n，k，m)和自由距离df均是固定的。
对于路径度量位宽扩展参数的计算，例如，蓝牙低功耗5.0标准中采用的(2，1，3)卷积码，自由距离为6，则代入上式可得路径度量位宽扩展参数M为4。
S102：根据路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；
具体的，根据路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽包括：
将路径度量位宽扩展参数和所述维特比译码输入信息位宽加和运算，得到路径度量总位宽。
在本申请中，为了便于说明，将维特比译码输入信息位宽以Q表示，维特比译码器中每个状态存储的路径度量总位宽W设计为M+Q。例如，若前述(2，1，3)卷积码的维特比译码器输入软信息位宽Q为6比特，则路径度量总位宽W设计为10比特。
其中，维特比译码输入是软信息，可根据需求设计为不同位宽Q。
S103：根据路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的最高位比特进行或运算得到溢出标志位；
具体的，分别取每个状态路径度量值的最高位比特(MSB)，如图2所示，将2km个状态路径度量MSB进行或运算即得到溢出标志位。例如，前述(2，1，3)卷积码的维特比译码器中共有8个状态，将8个状态路径度量的MSB进行或运算，实现8比特或运算一共只需要7个或门即可实现。
S104：当溢出标志位满足第一预设条件时，进行防溢出处理。
当溢出标志为1时，表示维特比译码中各状态的路径度量需进行防溢出处理，此时，将每个状态路径度量值减去n。路径度量防溢出处理后将使得下一次译码路径度量累加计算时结果以位宽W表示不溢出。
其中，图3所示为路径度量防溢出处理一个较优实现，可以看到对于每个状态的路径度量防溢出处理的硬件资源开销只需一个减法器以及一个选择开关。当然，根据实际情况，还可以选择其他方式实现防溢出处理，在本申请中不在赘述。
由以上技术方案可知，本申请实施例一提供的该维特比译码路径度量防溢出方法，通过(n，k，m)卷积码的自由距离df以及维特比译码输入信息位宽Q确定状态存储的路径度量总位宽W，分别取每个状态路径度量值的最高位比特(MSB)，将2km个状态路径度量MSB进行或运算得到溢出标志位，若溢出标志位为1，每个状态的路径度量值减去n，处理后将使得下一次译码路径度量累加计算时结果以位宽W表示不溢出。该方法可通过简单的或门、减法器以及选择开关实现维特比译码路径度量累加结果以位宽W表示不溢出，具有较低的复杂度与硬件资源开销。
实施例二
在实施例一的基础上上，本申请实施例二提供了一种更全面的维特比译码路径度量防溢出方法，如图4所示，相比于实施例一，本实施例还包括：
S105：当所述溢出标志位满足第二预设条件时，不进行防溢出处理；
所述第二预设条件为溢出标志位为0。
在本实施例中，当溢出标志位为0时，不进行防溢出处理，即对路径度量值是不做任何处理。
其他相同或相似的地方，可参考实施例一，在本申请不再赘述。
实施例三
在实施例一的基础上，本申请实施例三提供了一种维特比译码路径度量防溢出装置，如图5所示，该装置包括：扩展参数计算单元201、总位宽计算单元202、溢出标志位计算单元203和防溢出处理单元204，其中，
扩展参数计算单元201，用于利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；
其中，扩展参数计算单元201具体用于利用自由距离为df的(n，k，m)卷积码，计算一个路径度量位宽扩展参数M；其中，计算公式为： 表示向上取整。
总位宽计算单元202，用于根据路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；
总位宽计算单元202具体用于将路径度量位宽扩展参数和维特比译码输入信息位宽加和运算，得到路径度量总位宽。
溢出标志位计算单元203，用于根据路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的最高位比特进行或运算得到溢出标志位；
防溢出处理单元204，用于当溢出标志位满足第一预设条件时，进行防溢出处理。
具体的，第一预设条件为溢出标志位为1；
防溢出处理单元204用于当溢出标志位为1时，将每个状态路径度量值减去n。
具体的，由于本实施例所提供的装置是用于实现实施例一所述的方法，本实施例中具体可参照实施例一的描述。
实施例四
在实施例三的基础上，本实施例所述的维特比译码路径度量防溢出装置还可以包括：判断单元205，具体如图6所示，其中，
判断单元205，用于判断溢出标志位是满足第一预设条件还是满足第二预设条件，并当溢出标志位满足第一预设条件时，指示防溢出处理单元204进行防溢出处理；当溢出标志位满足第二预设条件时，指示防溢出处理单元204不进行防溢出处理；
第一预设条件为溢出标志位为1；
第二预设条件为溢出标志位为0。
本申请提供的维特比译码路径度量防溢出装置，可通过简单的或门、减法器以及选择开关实现维特比译码路径度量累加结果以位宽W表示不溢出，具有较低的复杂度与硬件资源开销。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种维特比译码路径度量防溢出方法，其特征在于，该方法包括：
利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；
根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；
根据所述路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的所述最高位比特进行或运算得到溢出标志位；
当所述溢出标志位满足第一预设条件时，进行防溢出处理。
2.根据权利要求1所述的方法，其特征在于，所述利用自由距离和卷积码参数计算一个路径度量位宽扩展参数包括：
利用自由距离为df的(n，k，m)卷积码，计算一个路径度量位宽扩展参数M；其中，计算公式为： 表示向上取整。
3.根据权利要求2所述的方法，其特征在于，所述第一预设条件为溢出标志位为1；
所述当所述溢出标志位满足第一预设条件时，进行防溢出处理包括：
当所述溢出标志位为1时，将每个状态路径度量值减去n。
4.根据权利要求1所述的方法，其特征在于，所述根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽包括：
将所述路径度量位宽扩展参数和所述维特比译码输入信息位宽加和运算，得到所述路径度量总位宽。
5.根据权利要求1所述的方法，其特征在于，该方法还包括：
当所述溢出标志位满足第二预设条件时，不进行防溢出处理；
所述第二预设条件为溢出标志位为0。
6.一种维特比译码路径度量防溢出装置，其特征在于，该装置包括：
扩展参数计算单元，用于利用自由距离和卷积码参数计算一个路径度量位宽扩展参数；
总位宽计算单元，用于根据所述路径度量位宽扩展参数和维特比译码输入信息位宽得到路径度量总位宽；
溢出标志位计算单元，用于根据所述路径度量总位宽分别选取每个状态路径度量值的最高位比特，以根据选取的所述最高位比特进行或运算得到溢出标志位；
防溢出处理单元，用于当所述溢出标志位满足第一预设条件时，进行防溢出处理。
7.根据权利要求6所述的装置，其特征在于，所述扩展参数计算单元具体用于利用自由距离为df的(n，k，m)卷积码，计算一个路径度量位宽扩展参数M；其中，计算公式为： 表示向上取整。
8.根据权利要求7所述的装置，其特征在于，所述第一预设条件为溢出标志位为1；
所述防溢出处理单元用于当所述溢出标志位为1时，将每个状态路径度量值减去n。
9.根据权利要求6所述的装置，其特征在于，所述总位宽计算单元具体用于将所述路径度量位宽扩展参数和所述维特比译码输入信息位宽加和运算，得到所述路径度量总位宽。
10.根据权利要求6所述的装置，其特征在于，当所述溢出标志位满足第二预设条件时，所述防溢出处理单元不进行防溢出处理；
所述第二预设条件为溢出标志位为0。
CN201810228128.1A 2018-03-20 2018-03-20 一种维特比译码路径度量防溢出方法及装置 Active CN108540264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810228128.1A CN108540264B (zh) 2018-03-20 2018-03-20 一种维特比译码路径度量防溢出方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810228128.1A CN108540264B (zh) 2018-03-20 2018-03-20 一种维特比译码路径度量防溢出方法及装置

Publications (2)

Publication Number Publication Date
CN108540264A true CN108540264A (zh) 2018-09-14
CN108540264B CN108540264B (zh) 2020-12-11

Family

ID=63484866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810228128.1A Active CN108540264B (zh) 2018-03-20 2018-03-20 一种维特比译码路径度量防溢出方法及装置

Country Status (1)

Country Link
CN (1) CN108540264B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058881A (zh) * 2019-02-22 2019-07-26 阿里巴巴集团控股有限公司 一种定点累加运算的处理方法、装置和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001820A (ko) * 1999-06-08 2001-01-05 강대윤 경로 메트릭값의 오버플로우를 방지하기 위한 리스케일링 동작을
CN1874166A (zh) * 2005-06-02 2006-12-06 宁波安泰集成电路设计有限公司 一种维特比译码器路径度量归一化的方法和装置
CN101997553A (zh) * 2009-08-13 2011-03-30 中兴通讯股份有限公司 一种卷积码译码方法及装置
CN104468021A (zh) * 2013-09-17 2015-03-25 重庆重邮信科通信技术有限公司 采用位宽控制的卷积码维特比译码方法及译码器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001820A (ko) * 1999-06-08 2001-01-05 강대윤 경로 메트릭값의 오버플로우를 방지하기 위한 리스케일링 동작을
CN1874166A (zh) * 2005-06-02 2006-12-06 宁波安泰集成电路设计有限公司 一种维特比译码器路径度量归一化的方法和装置
CN101997553A (zh) * 2009-08-13 2011-03-30 中兴通讯股份有限公司 一种卷积码译码方法及装置
CN104468021A (zh) * 2013-09-17 2015-03-25 重庆重邮信科通信技术有限公司 采用位宽控制的卷积码维特比译码方法及译码器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHEN JUN,ETC: "Optimal threshold sequential decoding algorithms for linear block codes", 《2000 IEEE 51ST VEHICULAR TECHNOLOGY CONFERENCE PROCEEDINGS》 *
朱勇旭，等: "适用于IEEE 802 .11n 的高速低功耗Viterbi 译码器的设计", 《微电子学与计算机》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058881A (zh) * 2019-02-22 2019-07-26 阿里巴巴集团控股有限公司 一种定点累加运算的处理方法、装置和电子设备
CN110058881B (zh) * 2019-02-22 2023-06-27 创新先进技术有限公司 一种定点累加运算的处理方法、装置和电子设备

Also Published As

Publication number Publication date
CN108540264B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
US8442163B2 (en) List-viterbi hard iterative decoder for multilevel codes
CN101019388B (zh) 利用预存值的度量计算方法和装置
CN1196845A (zh) 在通信系统中确定速率的方法和设备
CN108365914A (zh) Polar码编译码方法及装置
CN1162873A (zh) 维特比译码器
CN108540141A (zh) Polar码编译码方法及装置
US8532229B2 (en) Hard iterative decoder for multilevel codes
CN102948097B (zh) 用于ber估计的方法和电路
CN108540264A (zh) 一种维特比译码路径度量防溢出方法及装置
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
CN110430153A (zh) 卫星通信的频偏修正方法和装置
CN105763286A (zh) 一种识别误检控制信息的方法及装置
JPS62193323A (ja) ヴイタビ復号装置
CN105162492A (zh) 一种无线体域网重复码解扩频系统和方法
CN106059597B (zh) 一种基于概率Turbo译码器的有符号概率计算单元
CN103685105B (zh) 一种最大似然均衡中输出软信息的方法及装置
JPH0832633A (ja) トレリス復号器
JPH08102765A (ja) ビタビ復号方式を用いた多値符号化信号の復号器
CN110784283B (zh) 确定前向纠错帧边界的方法、装置和解码系统
US7020223B2 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
CN107919877A (zh) 基于软输出维特比译码算法sova的译码方法和装置
GB2331900A (en) Traceback processor for a trellis-coded modulation decoder
US20050138535A1 (en) Method and system for branch metric calculation in a viterbi decoder
CN104639180B (zh) 一种译码方法及装置
JP3987153B2 (ja) マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000 407-408, West building, Skyworth semiconductor design building, No. 18, gaoxinnan 4th Road, high tech Zone, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Angrui Microelectronics Technology Co., Ltd

Address before: 518000 A block 303, SKYWORTH building, Nanshan District science and Technology Park, Shenzhen, Guangdong.

Applicant before: SHENZHEN ZHONGKE HANTIANXIA ELECTRONICS CO., LTD.

GR01 Patent grant
GR01 Patent grant