CN101989614A - 半导体基板及其相关制造方法 - Google Patents

半导体基板及其相关制造方法 Download PDF

Info

Publication number
CN101989614A
CN101989614A CN2010102425046A CN201010242504A CN101989614A CN 101989614 A CN101989614 A CN 101989614A CN 2010102425046 A CN2010102425046 A CN 2010102425046A CN 201010242504 A CN201010242504 A CN 201010242504A CN 101989614 A CN101989614 A CN 101989614A
Authority
CN
China
Prior art keywords
layer
diamond
semiconductor
block
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102425046A
Other languages
English (en)
Inventor
宋健民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101989614A publication Critical patent/CN101989614A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半导体基板及其相关制造方法。本发明提供具有良好性能及散热能力的半导体基板、装置及其制造方法，举例而言，在一方面中，一半导体装置包含一母层及多个沉积该母层上的单晶半导体区块，所述多个半导体区块被相互定位，且大致上所有的多个钻石区块的一个裸露的表面沿着共同的平面排列，以形成一个基板表面。在一方面中，有一沉积于基板表面的半导体层；在另一方面中，该半导体层为一具有掺杂的钻石层；又在一方面中，所述半导体区块具有掺杂；又在另一方面中，各个半导体区块裸露的表面具有相同的结晶方向。

Description

半导体基板及其相关制造方法
技术领域
本发明涉及半导体基板、装置及其相关制造方法，因此本发明涉及电子科学及材料科学领域。
背景技术
在许多已发展国家中，对大部分居民而言电子装置为其生活必需品，电子装置的使用及依赖日益增加，产生了对体积小、速度快电子装置的需求。电子装置通常包含一在半导体材料中传输的电力来源以产生期望的效果。许多情况下，在半导体材料中，电的交互作用与半导体材料本身的品质具高度相关，随着电子装置的体积变得较小，且功能性的需求增加，高品质的半导体材料变得十分重要，高品质半导体材料包含单晶半导体。
在电子装置中的半导体层通常将半导体材料沉积至一个或更多个基板材料上而制成，视半导体的做法而定，利用传统沉积工艺得到单晶的结构十分困难。
一个与电子元件有关的问题为累积在半导体材料中的热电子元件，诸如处理器、晶体管、电阻器、电容器、发光二极管(LED)等在工作时会产生大量的热，随着热量的累积，会引起与所述电子元件相关联的各种热问题，大量的热不但会影响电子装置的可靠度，甚至可能使电子装置失效，例如，累积在电子元件内部的热及在印刷电路板的表面的热可烧坏元件或引起短路，而使装置故障。因此，热量的累积最终会影响电子装置的功能寿命，此问题对于具有高功率及高电流需求的电子元件尤其重要。
发明内容
因此，本发明提供具有良好性能及散热的半导体基板及装置，并提供其相关制造方法。举例而言，在一方面中，一种半导体装置可包含一母层及多个沉积于该母层上的半导体区块，半导体区块材料的实施例包括但不限制于立方氮化硼(cBN)、氮化铝(AlN)、碳化硅(SiC)、氮化镓(GaN)、二氧化钛(TiO2)、氧化锌(ZnO)、钻石或其组合物；在一方面中，所述半导体区块可为立方氮化硼、钻石或其组合物，所述半导体区块被定位，且大致上所有的多个半导体区块的一个裸露表面会沿着共同的平面排列，以形成一个基板表面，在一方面中，一个半导体层沉积在基板表面；在另一方面中，该半导体层为掺杂有杂质的钻石层；又在一方面中，所述半导体区块含有掺杂物；又在另一方面中，每个半导体区块裸露的表面有共同的结晶方向。
许多母层材料可考虑被用来保护钻石区块。在一方面中，母层可为硅，在另一方面中，母层可为硅和锗；又在一方面中，母层可为陶瓷材料；还有一方面中，母层为一电镀过的金属；在一特定的方面中，该电镀过的金属可包含至少镍、铬、钛、钨或其组合物中的一种材料。
本发明也提供了制造半导体装置的方法，这样的方法可包含在临时模具上沉积多个单晶半导体区块、在该临时模具及多个半导体区块上涂布母层，使所述半导体区块通过母层而定位、移除临时模具，使多个半导体区块裸露。有多种方法可用以涂布母层；举例而言，在一方面中，涂布母层可包含将一熔化的母层材料涂布至临时模具及多个半导体区块上，再冷却熔化的母层材料以形成母层，数种母层材料被预期可熔化制作，并具有保护半导体区块的能力；在一实施例中，熔化的母层材料为硅；在另一实施例中，熔化的母层材料包含硅及锗；又在一实施例中涂布母层可包含在临时模具及半导体区块上电沉积一金属层。
此方法可进一步包含移除临时的基板后，在多个半导体区块上沉积一钻石层，在一些情况下，钻石层可有掺杂。
在另一方面中，本发明包含一种制造半导体装置的方法，其包括提供一固态材料的母层，将多个单晶半导体区块连接至该母层上，使其相互定位，且大致上所有的多个半导体区块的一个裸露表面会沿着共同的平面排列，以形成一个基板表面。许多适合的连接机制可用来将区块定位在母层上，例如，以机械方法将区块附着至母层上的刻痕或孔洞，此种密合或机械式结合可利用粘着剂、有机树脂进一步扩大，亦可通过在区块及母层的界面上或界面附近沉积或包含其他金属或陶瓷材料，例如，金属的电沉积、陶瓷粉末的烧结等等。
由此，本发明的各种特征已广泛地概述，以便可更能理解下文所描述的本发明实施方式，且可更了解本发明对此技术的贡献，根据以下本发明的实施方式及权利要求书，本发明的其他特征将更加清楚，亦可通过实施本发明得以了解。
附图说明
图1是本发明半导体装置一优选实施例的横截面图。
图2是本发明半导体装置另一优选实施例的横截面图。
图3是本发明半导体装置第一优选实施例的制作横截面图。
图4是本发明半导体装置第二优选实施例的制作横截面图。
图5是本发明半导体装置第三优选实施例的制作横截面图。
主要元件符号说明
12母层
14区块
16共同平面
18半导体层
22临时模具
具体实施方式
定义
在描述及主张本发明时，将根据下文所阐明的定义使用以下术语。
除非上下文另外明确说明，否则单数形式“一”及“该”包括多的用法，举例而言，提及“一(种)掺杂剂”包括提及一或多种这样的掺杂剂，而提及“该钻石区块”包括提及一或多个这样的钻石区块。
如本文所用的“气相沉积”指使用气相沉积技术来形成材料，“气相沉积”指一种经由气相于一基板上形成或沉积材料的方法，气相沉积方法可包括任何但不限于以下的方法：化学气相沉积(CVD)及物理气相沉积(PVD)，可由本领域技术人员对各气相沉积方法作出多种变化，气相沉积法的实施例包括热丝CVD、射频CVD、激光CVD(LCVD)、激光切除、保形钻石涂布法、金属有机CVD(MOCVD)、溅镀、热蒸发PVD、离子化金属PVD(IMPVD)、电子束PVD(EBPVD)、反应性PVD及其类似方法。
如本文所用的“化学气相沉积”或“CVD”，是指以蒸气形式在一表面上以化学方式形成或沉积钻石粒子的任何方法，各种CVD技术在此项技术中为熟知的。
如本文所用的“物理气相沉积”或“PVD”，是指以蒸气形式在一表面上以物理方式形成或沉积钻石粒子的任何方法，各种PVD技术在此项技术中为熟知的。
如本文所用的“钻石”是指一种在晶格中，碳原子以sp3键结于其他碳原子的四面体配位晶体结构。具体而言，各碳原子由四个其他碳原子围绕，且键结于该四个其他碳原子，该四个其他碳原子各位于一正四面体的顶点上；此外，在周围温度条件下，任何两个碳原子之间的键长为1.54埃，且任何两个键之间的角度为109度28分16秒，但实验结果可能略有改变，钻石的结构及其物理、电学性质在此项技术中为熟知的。
如本文所用的“扭曲四面体配位”，是指具不规则性或已偏离如上所述钻石正四面体结构的碳原子四面体键结结构。该扭曲一般会使一些键结变长及其他键结变短，而且使键结之间的键角发生变化，另外，四面体的扭曲可改变碳原子的特征及性质，使该种结构的特征介于以sp3构型键结的碳(亦即钻石)与以sp2构型键结的碳(亦即石墨)的特征之间，非晶形钻石为此具有以扭曲四面体键结方式键结的碳原子的一个实施例。
如本文所用的“类钻碳”，是指一种以碳原子作为主要元素的含碳材料，且其中大部份的所述碳原子以扭曲的四面体配位键结，类钻碳(DLC)典型地可用PVD法形成，但亦可使用CVD或其他方法，诸如气相沉积法。值得注意的是，类钻碳材料可包含多种其他元素作为杂质或掺杂剂，所述其他元素包括但不限于氢、硫、磷、硼、氮、硅、钨等。
如本文所用的“非晶形钻石”，是指一种以碳原子作为主要元素，且其中一大部份的所述碳原子以扭曲四面体配位键结成类钻石碳。在一方面中，非晶形钻石中的碳的量可为至少约90％，其中至少约20％的该碳以扭曲四面体配位形式键结，非晶形钻石也具有高于钻石(176个原子/立方厘米)的原子密度，此外，非晶形钻石及钻石材料在融化后会收缩。
术语“热传递”、“热运动”及“热传输”可互换使用，且是指热自较高温度区域传送至较冷温度区域的运动，热量的移动意指包括本领域技术人员已知的任何热传输机制，诸如但不限于导热、对流、辐射等。
如本文所用的“基板”，是指在形成电子元件或装置的过程中用以接合各种材料的支撑表面。基板可为所需的任何形状、厚度或材料以便达成一特定结果，且包括但不限于金属、合金、陶瓷及其混合物。此外，在一些方面中，基板可为现有半导体装置或晶片，或可为能够被接合至适当装置中的材料。
如本文中所用的术语“大致上”，是指某一作用、特征、性质、状态、结构、项目或结果的完全或几乎完全的程度。举例而言，一“大致上”封闭的物件，意谓该物件被完全封闭或几乎完全封闭，在一些情况下，偏离绝对完全的确切容许程度可取决于特定情形而定。然而，一般而言，接近完全将具有与获得绝对及全面时相同的总体结果，在用于否定含义时，“大致上”的使用同样适用于指完全或几乎完全缺乏一作用、特征、性质、状态、结构、项目或结果。举例而言，一“大致上不含”颗粒的组合物，将完全无颗粒，或几乎完全无颗粒，以致于产生的效应与完全无颗粒的效应相同，换言之，一“大致上不含”某一成分或元素的组合物，实际上仍可含有此项目，只要不存在具有影响的效应即可。
如本文所用的术语“约”用于提供数值范围临界值些许弹性，使其指定值可略高于或略低于临界值。
出于便利起见，如本文中所用的多个目、结构元素、组成元素及/或材料可以共同列举描述。然而，这些共同列举应解释为如同将列举中的每个个体个别地识为独立且唯一的，因此，在无相反指示的情况下，此列举中的个体不应解释为实际上等同于在列举中的其他个体。
浓度、数量及其他数值数据在本文中可以范围形式表示或呈现，应了解，该类范围形式仅为了方便及简洁起见而使用，且因此应灵活地解释为不仅包括明确列为范围的界限的数值，而且包括范围内涵盖的所有个别数值或子范围，就如同明确列出各数值及子范围一般，举例而言，“约1至约5”的数值范围应解释为不仅包括明确列出的约1至约5的值，而且包括指定范围内的个别值及子范围。因此，在此数值范围内包括：个别值，诸如2、3及4；及子范围，诸如1至3、2至4及3至5等；而且个别地包括1、2、3、4及5。
此同样的原则适用于仅列出最小值或最大值的一个数值的范围，此外，不管所述范围或特征的广度如何，该类解释均应适用。
本发明
本发明提供一半导体基板、装置及其相关制造方法，根据先前的技术，诸如钻石晶片、半导体晶片，在制造上有一定的难度，尤其对有尺寸限制的电子装置，例如发光二极管而言。本发明人发现大致上的单晶钻石或其他半导体晶片可通过将多个半导体区块以格子状或其他型态排列，并以母层材料渗透至多个半导体区块，所述半导体区块在被渗透之前，可先被沿着相同的结晶平面分割，因此，这些区块裸露的面具有相同的结晶方向，所述裸露面的表面大致上为单晶的半导体晶片，虽然其为单独的结晶岛构成。
应注意的是，虽然主要将重点放在钻石区块材料，这里的讨论适用于依据本发明所有方面中，可被并入半导体装置的所有半导体材料，不仅仅限于所述钻石材料，也就是可选择多种半导体材料。这些材料中的任一种应被视为在本发明范畴中，半导体材料的例子包括但不限于立方氮化硼、氮化铝、碳化硅、氮化镓、二氧化钛、氧化锌、钻石及其组合物，在一特定方面中，所述半导体区块可为立方氮化硼。
因此，如图1所示，在本发明的一方面中，一种半导体装置可包含一母层12及多个沉积在该母层12上的单晶钻石区块14，每个钻石区块14裸露的表面可沿着共同平面16排列，以形成基板表面，该基板表面可用以供包含在半导体装置中的半导体层沉积。如图2所示，一母层12具有多个镶埋于其中的钻石区块14及一沉积于基板表面的半导体层18，所述半导体层18可为一层半导体层，也可为多层半导体层，在一方面中，所述半导体层18为具有掺杂的钻石层，在另一方面中钻石区块14具有掺杂。
因此，一成形的基板具有单晶钻石的许多优异的特征，避免形成大型单晶结构的许多困难，所述优异的特征包含热消散、改善LED发光及诸如此类的特色。
被注意的是，在本发明的一的实施例中，可使用一固态形式的母层12，且该母层12可被适当地刻凹痕、蚀刻或是被切割成合适的大小。所述钻石区块14接着被以机械形式置入至所述凹痕、蚀刻处或被分割的部份，且仅通过诸如摩擦密合等机械力量使钻石区块14定位在母层12上，或也通过结合机械力量与其他力量的组合，例如，在机械式置放后，在钻石或其他材料区块14周围沉积额外的母层12材料，使钻石区块14定位在母层12上。此外，不论区块14的大小或样式为何，均可使用此种钻石区块14的机械式结合，在一些方面中，所述区块14可为大型单晶材料，在另一些方面中，所述区块14可为小型个体。
在本发明另一方面中，可使用一种合适的粘着剂或含有可硬化高分子的有机树脂以将区块14定位在母层12材料中及/或母层12材料上。在一些方面中，所述区块14可以机械方式定位，接着涂布一种合适的粘着剂或有机树脂，然后将粘着剂或树脂硬化使区块14连接至母层12。依照所需，可使用大范围的特定粘着剂及树脂以提供定位有足够力量及耐久特性区块14的成品；另外，当使用临时模具22作为工艺的一部份时，粘着剂或树脂可用于将所述区块14定位在临时模具22的适当位置上，这样的方法也可应用在当临时模具22用于热量密集的工艺，例如，在区块14周围沉积母层12。
除了上述之外，还有许多连接区块14至母层12的连接机制可运用。例如，在一方面中，通过连结区块14至一固态形式的母层12材料，以将区块14定位在母层12，且以石墨环绕区块14并热压元件，使石墨固化并使区块14连接至母层12。此外，硅可渗透至钻石与固态体之间，以将区块14定位在母层12上或母层12中的适当位置；再者，陶瓷材料，例如，以粉末形式呈现的氧化铝可被放置在区块14周围并被烧结，以将钻石定位在适当的位置，且将钻石与母层12连接；进一步而言，在一方面中，所述区块14可被沿着与母层12有接触的表面碳化，所述碳化物接着可被连接至母层12上，因此，经由碳化物键结所述区块14，以化学方式与母层12结合。
本发明进一步提供制造半导体装置的方法。举例而言，在一方面中，一种制造半导体装置的方法可包含在临时模具22上沉积多个单晶钻石区块14、在临时模具22上涂布母层12并将多个钻石区块14定位在母层12上，以及移除临时模具22使多个钻石区块14裸露，如图3至图5所示，为此方法的相关步骤。
回到图3，多个钻石区块14沿着临时模具22的表面沉积，所述钻石区块14依据半导体装置所需的型态及钻石区块14形状可排列成各种图案，以下将就此作讨论。举例而言，在一方面中，所述区块14可排列成相同或大致上相同的格子状，格子型态可由正方形及/或长方形的钻石区块14有效轻易的达成，另外，格子状或其他型态区块14间的间隙视制作误差或所需半导体的型态而有所变化，举例而言，在一方面中钻石区块14可相对于其他的区块14作定位，使钻石区块14相互接触；在另一方面中，钻石区块14间有间隙，这些间隙大小可有变化，然而，在一方面中，钻石区块14间的间隙小于约500微米；在另一方面中钻石区块14间的间隙小于约250微米；又在另一方面中钻石区块14间的间隙小于约100微米；又在另一方面中钻石区块14间的间隙小于约50微米；在进一步的方面中钻石区块14间的间隙小于约10微米；在另一方面中钻石区块14间的间隙小于约1微米，此外，应注意的是，所述钻石区块14可以不相同或相同及不相同的混合方式排列。
钻石区块14可受到临时基板的暂时保护，使得在涂布母层12时，区块14会保持在一定的位置，有许多方法可用来保护区块14，且任何有效的方法均应视为在本发明范畴内。举例而言，可以胶、胶带、粘着剂、有机树脂、结构性的支撑或模板来保护所述区块14，在一方面中，所述区块14可排列在临时模具22上，且受到诸如双面胶之类的粘着剂保护，一种耐燃的粉末可涂布至所述区块14，而填满所述区块14间的间隙，在熔化母层12渗透的情形下，此种渗透物会造成耐燃粉末被浇铸，以保护所述区块14，受到保护的区块14可避免在渗透时，区块14在液体中的位移。
如图4所示，一母层12涂布于钻石区块14、钻石区块14间及环绕钻石区块14的临时模具22上，该母层12可以多种方法涂布，这些方法均视为在本发明的范畴内。举例而言，在一方面中，涂布母层12可包含将一熔化的母层材料涂布至临时模具22和多个钻石区块14上，以及将熔化母层冷却以形成母层12。因此，一熔化的母层可渗透至多个钻石区块间14，以保护所述区块14，使其在一固定位置上，视母层12的本质而定，钻石区块14可以机械方式或化学方式连结至母层12。在一方面中，应注意的是，特别对于不易与钻石键结的熔化母层材料，需要有一中间层帮助此化学键结。
许多材料可在熔化过程中被利用。举例而言，在一方面中，母层12材料可为硅，虽然纯硅及大致上纯的硅均可被使用，但在一些情况下，硅中包含额外的材料也有好处，其可以使熔化母层的熔点降低，进而降低所述钻石区块14被破坏的机会；在一方面中，该额外的材料包含锗，锗可有效地与硅形成合金，且降低熔化母层的熔点，额外的母层12材料可包含陶瓷材料。
以熔化母层材料保护钻石区块14有一困难处，在高温时，钻石可能反转变回石墨或非晶形碳；然而，这个问题可通过在高真空的条件下渗透钻石区块14至少部份避免，形成的剩余sp2键结可在典型钻石膜CVD成长的氢气气氛下被气化成甲烷。
在另一方面中，涂布母层12可包含在临时模具22及多个钻石区块14上电沉积一金属层，有许多种金属材料可作为本发明的金属层，几乎任何可被电沉积的金属均应视为在本发明的范畴内；金属材料的选择可视装置的用途、型态及钻石层的相容性诸如此类而定，使用金属层作为母层12的一个可能原因为金属材料具有高导热性及高导电性；因此，具有高导热及/或高导电的金属均可被使用，在一方面中，金属可包含至少一过渡金属，在另一方面中，金属可包含但不限于镍、铬、钛、钨其组合物及其合金。
在另一方面中，一石墨母层12可用来保护钻石区块14，在此情况下，虽然熔化的石墨会破坏钻石区块14，但石墨可被加热至软化态，且将钻石区块14热压以形成基板层，可以许多种方法形成此种状态，这些方法在本发明揭露后能为本领域技术人员所了解。然而，在一实施例中，在400Mpa、1000℃、20分钟的条件下，高度石墨化的石墨有20微米可被形成软化态；在一些情况下，钻石颗粒可被镶埋在石墨中且抛光整个结构以达到具有多个钻石岛的平滑基板表面，当以有切割及排列困难的小尺寸钻石区块(例如尺寸30/40网孔或约500微米)作业时，抛光过程显得更为有用，应注意的是，使用钻石颗粒的过程及接下来为了得到基板表面的抛光过程不仅仅应用在石墨母层12材料，也可应用在本发明方面的所有母层12材料。
在涂布母层12后，移除临时模具22以使钻石区块14裸露(如图5所示者)，因此，临时模具22的功能在于使钻石区块被定型在一相同的形状，在此情况下为一平坦表面，可以各种不同的方法将临时模具移除，包含研磨方法，例如磨光、切割、抛光、削薄、液体喷射诸如此类的，若临时模具22的材料易于受到化学药品侵害，则其可利用化学药剂将其移除，该临时模具22可以此类的化学药剂移除或可利用此类化学药剂搭配研磨工艺来移除，在移除临时模具22后，钻石区块14可被抛光也可不被抛光。
值得注意的是，在本发明一些方面中，对具有区块14的母层12作热处理使其硬化可能会使区块14材料的表面转变成不同的材料，举例而言，使用钻石区块14时，为了使钻石区块14连结或定位在母层12上，需要提高工艺温度，然而，为了避免钻石过度转换成石墨，温度必须控制得宜；在一些方面中，热处理会导致沿着在自母层12裸露的钻石表面形成一些石墨薄膜，原位址所形成的石墨层可用作为生长第二材料的过渡层；例如在裸露的钻石区块14上生成的氮化铝。所形成的石墨薄膜厚度视所预期形成的过渡层而定，可只有几个原子的厚度也可大致上为较厚石墨薄膜。特定的厚度可经由单独的热工艺所控制，或由热工艺与随后的机械抛光所控制，或以施加的后热处理步骤以减少在钻石区块14表面的石墨薄膜的量或厚度所控制；在一些方面中，石墨薄膜为磊晶；在另一些方面中，石墨为热工艺时，在裸露的区块上所形成的石墨层，为了减少石墨厚度，只留较薄的石墨薄膜层在裸露的钻石区块14表面，因此需将此石墨抛光、薄化；在一些方面中，石墨薄膜为石墨抛光的结果，在另一些方面中，通过抛光石墨将石墨薄膜显现出来。
本发明的单晶钻石区块14可由多种不同的材料及工艺制作而成。举例而言，钻石区块14可由单晶的合成或天然钻石分割或劈裂而成，在此方法中，可以一钻石源形成具有相同结晶方向的薄形钻石区块14，因此，钻石区块14的大小与原始被劈裂的钻石大小有关。举例而言，一个1毫米(公厘)的钻石可被转向至一特定的劈裂平面，然后被切割成多个区块14。视劈裂平面而定，所得的区块14尺寸为1公厘，并具有与劈裂平面相同的方向(例如立方体、六面体之类)。另外，在钻石成长的过程中，可添加掺杂物至钻石源中，使所形成的钻石区块14具有掺杂。
钻石区块14可为任何能使其被运用及镶埋入母层12中的厚度。在一些方面中，钻石区块14可从一钻石源被劈裂而成，因此仅需十分少量或不需要后抛光工艺；在其他方面中，钻石颗粒需要大致上抛光。因此，在一些方面中，钻石区块的厚度可视制造半导体装置的制成而定。然而，在一方面中，钻石区块14尺寸可小于约1000微米；在另一方面中钻石区块14尺寸可小于约500微米；又在一方面中钻石区块14尺寸可小于约250微米；又在另一方面中钻石区块14尺寸可小于约100微米；还有一方面中钻石区块14尺寸可小于约50微米。
除了尺寸之外，区块14可为任何期望的形状，此些形状包含但不限于矩形、长方形、椭圆形、多边形、三角形、六边形、八边形诸如此类的。在一些方面中，所述区块14也可具有未定义的形状，例如，在一情况下，区块14是从一具有不规则边界的晶体切割而成。
诚如所述，一半导体层18可沉积于钻石区块14或钻石基板表面上，许多半导体材料均为已知的，任何可被沉积于钻石区块14上的材料均被视为在本发明的范畴内。然而，在一方面中，半导体层18可为氮化物层，例如，氮化铝、氮化镓、氮化硼氮化铝与氮化硼化合物，诸如此类的，此半导体层18可进一步具有掺杂，可考虑具有掺杂的钻石层可沉积于钻石区块14上以创造出一半导体基板。此外，将此具有掺杂的钻石层沉积于具有掺杂的钻石区块14上可创造出诸如p-n或p-i-n界面此类的半导体结构。沉积的钻石层可为CVD钻石、类钻碳、非晶型钻石及其组合物，以钻石材料作为半导体层18及/或钻石区块可有多种优异的性质，使所形成的半导体装置具有许多优点。
举例而言，钻石材料具有卓越热传导特性，所述特性使得类钻石碳层适合与电子装置整合成一体。存在于半导体装置中的热量可因此经由钻石材料加速转移。应注意，本发明不限于特定热传输理论，因而，在一方面中，自装置内部的热加速运动可至少部分归因于热量进入或经过钻石层，由于钻石的导热性质，热可经由钻石层快速横向扩散，因此装置边缘周围存在的热较远离热源将更快速地消散至空气或诸如热散播器或装置支撑物的周围结构中，另外，类钻石碳层与半导体装置结合后有一部份表面暴露在空气中，因此钻石层将更快速消散来自所述装置的热，因为钻石的热导性质优于电子装置中的其他材料或与其热耦接的其他结构的热导性质，所以可由钻石层作为热沉或散热片，因此，将装置中累积的热量引入钻石层中，且热量横向扩散自装置散出，如此热量加速传递，可使电子装置具有非常低的工作温度。另外，加速热传递不仅可冷却电子装置，而且可减少许多相关电子元件上的热负载。
应了解，以下关于钻石沉积技术为一般论述，其有可能或不可能适用在特定层或特定应用中，且所述技术可在本发明的各种方面之间广泛变化。一般而言，钻石层可通过包括各种气相沉积技术的任何已知方法形成，许多已知的气相沉积技术可用来形成这些钻石层，最常见的气相沉积技术包括化学气相沉积(CVD)及物理气相沉积(PVD)，但若欲获得类似性质及结果，则可使用任何类似方法；在一方面中，可利用CVD技术，诸如热灯丝、微波电浆、氧乙炔焰、射频CVD、激光CVD(LCVD)、金属有机CVD(MOCVD)、激光切除、保形钻石涂布法及直流电弧技术，典型CVD技术使用气体反应物以层或薄膜的形式沉积钻石或类钻材料，这些气体一般包括少量(亦即小于约5％)以氢气稀释的含碳材料，诸如甲烷，各种特定CVD工艺，包括设备及条件，以及CVD用于形成BN层的方法为本领域技术人员所熟知。在另一方面中，可利用PVD技术，诸如溅镀、阴极电弧及热蒸发，此外，可使用特定沉积条件以便调整欲沉积材料的确切类型，类钻碳、非晶形钻石或纯钻石。
可在母层12上形成适当的成核增强层，以便改进钻石层的品质及沉积时间，具体而言，欲形成钻石层，可通过将诸如钻石核的可适用的核沉积于母层12上，接着使用气相沉积技术使核成长成为钻石薄膜或层；应注意的是，钻石可轻易地在钻石区块上成核。在本发明的一方面中，可将一薄的成核增强层涂布于母层12上，以增强钻石层的成长，为了增加裸露表面区域的涂布效率此成核增强层可被涂布在钻石区块14上接着将钻石核置于成核增强层上，经由可作为沉积技术的CVD或PVD方法进行钻石层成长。
本领域技术人员可识别出能作为成核增强物的各种适当材料，在本发明的一方面中，成核增强物可为选自由一种由金属、金属合金、金属化合物、碳化物、碳化物形成元素及其混合物的材料中，碳化物形成元素的实施例可包括但不限于钨(W)、钽(Ta)、钛(Ti)、锆(Zr)、铬(Cr)、钼(Mo)、硅(Si)及锰(Mn)，另外，碳化物的实施例包括碳化钨(WC)、碳化硅(SiC)、碳化钛(TiC)、碳化锆(ZrC)及其混合物。
成核增强层足够薄，使得在使用时不会对钻石层的热传输性质造成负面影响，在一方面中，成核增强层的厚度可能小于约0.1μm；在另一方面中，厚度可小于约10nm；在另一方面中，成核增强层的厚度小于约5nm；在本发明的另一方面中，成核增强层的厚度小于约3nm。
利用许多不同的方法，可以增加通过各种沉积技术生成钻石层其成核表面中的钻石品质。举例而言，钻石颗粒品质可通过减少甲烷流动速率，且增加钻石沉积前期期间的总气压来提高，这些措施可减少碳的分解速率，且提高氢原子的浓度，因此，较高百分比的碳将以sp3键结结构沉积，且所形成的钻石核(及因而产生的类钻石碳层)的品质得以提高。另外，可增加沉积于介电层或成核增强层上钻石颗粒的成核速率，以降低钻石颗粒之间的间隙大小，用以增加成核速率的方法的实施例包括但不限于：将一适当量(通常为约100伏特)的负偏压施加至成长表面，使用可部份保留于成长表面上的精细钻石膏或粉末抛光成长表面，及诸如通过碳、硅、铬、锰、钛、钒、锆、钨、钼、钽及其类似者的离子植入，或通过使用PVD或PECVD等方法控制成长表面的组成。PVD工艺通常可在比CVD工艺低的温度下进行，且在一些状况下，可低于约200℃，诸如约150℃，提高钻石成核的其他方法可为本领域技术人员所了解。
在本发明的一方面中，钻石层可形成为一保形钻石层。保形钻石涂布工艺可提供优于已知钻石膜工艺的好处，保形钻石涂布法可在包括非平坦基板的各种基板进行。在无偏压的情况下，可在钻石成长条件下预处理成长表面以形成一碳膜，钻石成长条件可为已知钻石CVD沉积条件在无施加偏压的情况下的条件，可形成典型小于约100埃的薄碳膜，预处理步骤可在诸如约200℃至约900℃之间，几乎任何成长温度下执行，但低于约500℃较佳，在未限制于任何特定理论的情况下，薄碳膜可在较短时间内(例如，小于一小时)形成，且为具氢封端的非晶型碳。
在形成薄碳膜之后，接着成长表面可经钻石成长条件以形成一保形钻石层，钻石成长条件可为常用于传统CVD钻石成长的条件，然而，不同于已知钻石膜成长，使用以上预处理步骤制造的保形钻石膜，大致不需孕核时间，保形钻石膜即可在整个成长表面开始成长；另外，例如一大致上无晶界的连续膜可在约80纳米的成长内，与具有晶界的层相比可更有效地移动热量。
所得电子基板可用任何适用的应用，所述装置的一般实施例可包括LED、激光二极管、p-n接合装置、p-i-n接合装置、SAW及BAW滤波器、电子电路、晶体管、CPU及其类似者，以本发明所制作的LED可发射波长235nm的UV光，因此可为磷光荧光，结合RGB磷光的UV LED在可调式白光的发明上十分有用。
在本发明另一方面中，cBN区块同样可被利用而非仅钻石区块14，钻石为具间接能隙的半导体，此种电子的转移需藉助于调整能带结构，因此，在一些情况下，钻石LED在一特定的温度范围内操作受到限制，此外，钻石材料较难掺杂，尤其是掺杂P或N，因而造成电阻过高及电流过低。
许多问题可通过利用类似上述钻石岛晶片的立方氮化硼岛晶片解决，举例而言，立方氮化硼如同所有的氮化物LED具有直接能隙，另外，立方氮化硼易调合成氮化铝、氮化镓及氮化铟，此种变化可使发光范围从深UV光(例如能隙＞6eV)至UV光(氮化铝)、蓝光(氮化镓)及红光(氮化铟)，也包含之间的波段。
因此，本发明提供一半导体基板，其包含一母层12及沉积于母层12上的单晶立方氮化硼，以致于大致上所有多个立方氮化硼区块14的一个裸露表面会沿着共同平面16排列，以形成一个基板表面。应注意的是，前述关于钻石区块14部份的制作过程及材料均可应用于立方氮化硼材料。
因此，立方氮化硼颗粒可被置于一平坦的临时模具22上，该临时模具22的材料如六方氮化硼及熔化陶瓷材料可用于渗透及浇铸立方氮化硼成一固态结构。陶瓷的例子包括硅锗合金或立方氮化硼溶剂以及诸如氮化镁、氮化锂、氮化锗及氮化铟化合物此类的催化剂，具有高熔点的氮化物例如氮化钛也可被添加以加强母层12。
因为立方氮化硼质地较钻石软许多，突出于母层12材料的立方氮化硼可用钻石包覆的工具抛光，或者立方氮化硼区块14可如上述被母层12渗透。
实施例
以下实施例说明是根据本发明的方面制造电子基板的各种技术，然而，应理解，下文仅为本发明的原理的应用的例示或说明，本领域技术人员可在不脱离本发明的精神及范畴的情况下，设计出许多修改及替代组合物、方法及系统，权利要求书意欲涵盖这些修改及配置，因此，虽然在上文中已详细地描述本发明，但以下实施例结合本发明的若干特定具体实例可提供进一步细节。
实施例1
一个经抛光且溅镀有钛(厚度1微米)的钨板，以双面粘着剂涂布在其表面，将经过钛(1微米)预涂布的立方钻石晶体紧密放置在粘着剂上，接着将暂时被定位的区块14在真空炉(例如900℃)中加热，以在钛及钻石间形成碳化钛界面，在加热过程达到约500℃时，粘着剂会蒸发，连接的钻石区块14接着在一由六方氮化硼形成的圆柱中被碳化钨粉末包覆，该圆柱可包含负载。
一渗透物(例如一镍铜合金)粉末，可被置于组件的顶端，将组件在真空1000℃下加热30分钟，该渗透物溶化且与碳化钨粉末键结及经由钛涂层与钻石键结，需注意的是，镍铜合金无法润湿钻石，但可与钛形成合金。
实施例2
经抛光的硅晶片可作为实施例1中的模具，具有钛层的氮化铝颗粒置于模具的顶端，且组件在真空下加热以使氮化铝经由钛与硅键结，键结的组件由镍硅合金渗透以形成一坚固的晶片。
实施例3
碳化硅区块利用一粘着剂沉积在石墨做的模具上，此模具接着与具有约970℃固相线的镍铬铁合金(Nichrobraze)LM合金组装，该负载在40MPa、900℃下热压，因此LM粉末烧结成孔隙度小于约3V％，研磨碳化硅晶体以将大表面裸露，接着抛光所述表面，此碳化硅岛晶片可利用MOCVD以氮化铝作为缓冲层成长氮化镓，接着此晶片可溶于王水溶液以产生以碳化硅作为基板的氮化镓LED。
实施例4
一以具钛涂层的立方氮化硼区块14连结母层12而形成的立方氮化硼晶片，该立方氮化硼区块14以硅或碳掺杂使其形成N型半导体。该母层12包含被镍铜合金渗透的氮化钛粉末，该晶片经过抛光且连结至一具有硼掺杂的CVD钻石层，因此，一具有大表面的LED通过将N型半导体及硼掺杂钻石的一部份金属化而形成，晶片键结的形成可通过将两晶抛光的表面在约40MPa的高真空状态下压合而成。
实施例5
具有N型硅掺杂的立方氮化硼晶体可通过在5GPa、1400℃的立方压机中转换成具有氮化锂-氮化硼溶剂的六方氮化硼。恢复原状的晶体通过非对称震动桌过筛及成形以固定尺寸，将晶体利用酸液及清洁液彻底地去污，并完全干燥，接着通过将其置入氢化钛粉末并加热至900℃维持300分钟，以在晶体上涂布约1微米厚的钛金属，另一个方法则为利用在氢气气氛中热还原四氯化钛的CVD方法。
将具有涂布层的晶体以区块状铺在一经抛光的钨模具上，因此，最大的平坦表面与模具表面为共平面，区块状晶体在真空下加热以形成钛与钨的键结，再加入硅及镍的混合物，将模具再次在真空中加热，熔化的硅-镍与具有钛涂层的立方氮化硼晶体键结，由于钨模具本身具有耐燃性，立方氮化硼晶体在渗通过程中不会浮动或受阻碍。
冷却之后，将键结的立方氮化硼岛与模具分离，利用玻璃化的钻石轮研磨，接着利用铁盘中充满微米级钻石粉末的浆体将立方氮化硼岛抛光，最终利用涂布有化学机械研磨浆体的聚胺脂垫体将表面抛光，最后的立方氮化硼岛具有几埃的表面粗糙度，由于立方氮化硼材料硬度非常高，这些晶体在研磨及抛光的过程中会突出于硅-镍母层上方。
利用经由CVD工艺而成长具有掺硼的抛光钻石晶片作为P型材料，将钻石晶片在适当温度真空环境下压至立方氮化硼岛晶片，形成紧密地机械式接触，晶片键结形成于平坦表面的接触点，由于岛的本质键结的应力会在岛的周围释放，在晶片键结后，将支撑具掺硼钻石膜的硅基板浸泡在氢氧化钠溶液中蚀刻去除清洗后，晶片成为一在N型立方氮化硼岛晶片上的P型多晶钻石，由于硼掺杂钻石及硅-镍母层均具有导电的本质，晶片可被用作有能力发出高强度UV光的大面积LED，因为钻石膜的形成可作为散热器，且立方氮化硼晶体具有高导热性质，具有晶片大小的LED可承受高输入功率而不易失效。
当然，应理解，上述配置仅为本发明的原理的应用的说明，本领域技术人员可在不脱离本发明的精神及范畴的情况下，设计出许多修改及替代性配置，且权利要求书意欲涵盖所述修改及配置，因此，虽然上文已结合目前本发明的最实用及最佳的具体实施例，且内容中已详细具体地描述了本发明，但一般本领域技术人员可在不脱离本文中阐述的原理及概念的情况下对包括但不限于尺寸、材料、形状、形式、功能及操作方式的变化作修改，以进行组合及使用。

Claims (20)

1.一种半导体装置，其包含：
一母层；以及
多个沉积于该母层上的单晶半导体区块，且大致上所有的多个半导体区块的一个裸露表面会沿着共同的平面排列，以形成一个基板表面。
2.根据权利要求1所述的半导体装置，其进一步包含有一沉积于基板表面的半导体层。
3.根据权利要求2所述的半导体装置，其中，该半导体层为具有掺杂的钻石层。
4.根据权利要求1所述的半导体装置，其中，该半导体区块包含一种选自立方氮化硼、氮化铝、碳化硅、氮化镓、二氧化钛、氧化锌、钻石及其组合物中的半导体材料。
5.根据权利要求1所述的半导体装置，其中，该半导体区块包含一种选自钻石、自立方氮化硼及其组合物中的半导体材料。
6.根据权利要求1所述的半导体装置，其中，该多个半导体区块掺有杂质。
7.根据权利要求1所述的半导体装置，其中，该母层为陶瓷材料。
8.根据权利要求1所述的半导体装置，其中，该母层为硅。
9.根据权利要求8所述的半导体装置，其中，该母层包含锗。
10.根据权利要求1所述的半导体装置，其中，该母层为一电镀金属。
11.根据权利要求10所述的半导体装置，其中，该金属包含至少一过渡金属。
12.根据权利要求10所述的半导体装置，其中，该金属包含一选自镍、铬、钛、钨或其组合物中的材料。
13.根据权利要求1所述的半导体装置，其中，各个半导体区块裸露的表面具有共同的结晶方向。
14.一种制造半导体装置的方法，其包含：
在临时模具上沉积多个单晶半导体区块；
将母层涂布至临时模具及多个单晶半导体区块，通过母层将半导体区块定位；以及
移除临时模具使多个单晶半导体区块裸露。
15.根据权利要求14所述的方法，其中，涂布母层包含：
将熔化母层材料涂布至临时模具及多个单晶半导体区块，以及
将熔化母层冷却以形成母层。
16.根据权利要求15所述的方法，其中，该熔化母层材料为硅。
17.根据权利要求16所述的方法，其中，该熔化母层材料包含锗。
18.根据权利要求14所述的方法，其中，涂布母层包含在临时模具及多个单晶半导体区块上电沉积一金属层。
19.根据权利要求14所述的方法，其进一步包含移除临时模具后，在多个单晶半导体区块上沉积一钻石层。
20.一种制造半导体装置的方法，其包含：
提供一固态材料的母层；以及
将多个单晶半导体区块连接至母层，以定位所述区块，且大致上所有的多个半导体区块的一个裸露表面会沿着共同的平面排列，以形成一个基板表面。
CN2010102425046A 2009-07-30 2010-07-29 半导体基板及其相关制造方法 Pending CN101989614A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23005509P 2009-07-30 2009-07-30
US61/230,055 2009-07-30

Publications (1)

Publication Number Publication Date
CN101989614A true CN101989614A (zh) 2011-03-23

Family

ID=43526151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102425046A Pending CN101989614A (zh) 2009-07-30 2010-07-29 半导体基板及其相关制造方法

Country Status (3)

Country Link
US (1) US20110024767A1 (zh)
CN (1) CN101989614A (zh)
TW (1) TW201104834A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053686A (ja) * 2015-02-05 2020-04-02 トゥー‐シックス・インコーポレイテッド ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板
CN111201587A (zh) * 2017-09-13 2020-05-26 悉尼科技大学 电气隔离结构和工艺
CN118039466A (zh) * 2024-04-12 2024-05-14 山东大学 一种具有Si掺杂金刚石改质层的复合衬底及半导体器件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201219131A (en) * 2010-11-04 2012-05-16 Ritedia Corp comprising multiple stacked and bonded composite bodies each of which is formed by using a metal substrate to enclose a single layer of planar arrangement of diamond particles
US8698161B2 (en) * 2010-12-17 2014-04-15 Raytheon Company Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
TW201240034A (en) * 2011-03-17 2012-10-01 Enlight Corp Thermal conductive composite substrate with heat sink function and method of manufacturing the same
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
US9875894B2 (en) * 2012-04-16 2018-01-23 Uchicago Argonne, Llc Graphene layer formation at low substrate temperature on a metal and carbon based substrate
WO2015008455A1 (ja) * 2013-07-19 2015-01-22 三洋電機株式会社 太陽電池モジュール
GB2557182B (en) * 2016-11-29 2020-02-12 Roseland Holdings Ltd Electrode and electrochemical cell comprising the same
CN110061046B (zh) * 2019-05-09 2020-08-18 吉林大学 n型硼碳氮薄膜/p型单晶硅异质pn结原型器件及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420443A (en) * 1991-12-20 1995-05-30 Kobe Development Corporation Microelectronic structure having an array of diamond structures on a nondiamond substrate and associated fabrication methods
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
CN101089221A (zh) * 2006-06-14 2007-12-19 中国砂轮企业股份有限公司 钻石镀膜的制造方法及其应用
CN101116170A (zh) * 2004-11-10 2008-01-30 莫门蒂夫性能材料股份有限公司 封装晶片加工装置及其制造方法
US20080096479A1 (en) * 2006-10-18 2008-04-24 Chien-Min Sung Low-melting point superabrasive tools and associated methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652436A (en) * 1995-08-14 1997-07-29 Kobe Steel Usa Inc. Smooth diamond based mesa structures
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
US7449361B2 (en) * 2005-09-19 2008-11-11 Intel Corporation Semiconductor substrate with islands of diamond and resulting devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420443A (en) * 1991-12-20 1995-05-30 Kobe Development Corporation Microelectronic structure having an array of diamond structures on a nondiamond substrate and associated fabrication methods
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
CN101116170A (zh) * 2004-11-10 2008-01-30 莫门蒂夫性能材料股份有限公司 封装晶片加工装置及其制造方法
CN101089221A (zh) * 2006-06-14 2007-12-19 中国砂轮企业股份有限公司 钻石镀膜的制造方法及其应用
US20080096479A1 (en) * 2006-10-18 2008-04-24 Chien-Min Sung Low-melting point superabrasive tools and associated methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053686A (ja) * 2015-02-05 2020-04-02 トゥー‐シックス・インコーポレイテッド ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板
CN111201587A (zh) * 2017-09-13 2020-05-26 悉尼科技大学 电气隔离结构和工艺
CN118039466A (zh) * 2024-04-12 2024-05-14 山东大学 一种具有Si掺杂金刚石改质层的复合衬底及半导体器件

Also Published As

Publication number Publication date
US20110024767A1 (en) 2011-02-03
TW201104834A (en) 2011-02-01

Similar Documents

Publication Publication Date Title
CN101989614A (zh) 半导体基板及其相关制造方法
TWI402385B (zh) 鑽石底半導體裝置以及其相關方法
TWI378497B (zh)
CN101924020B (zh) 半导体装置的制造方法
US8531026B2 (en) Diamond particle mololayer heat spreaders and associated methods
TWI389165B (zh) 鑽石上半導體裝置及其形成方法
JP2016119489A (ja) 複合基板の製造方法
US7799600B2 (en) Doped diamond LED devices and associated methods
CN102893419A (zh) 应力被调节的半导体装置及其相关方法
TW201133945A (en) Diamond LED devices and associated methods
CN101684568B (zh) 外延成长方法
CN102623299A (zh) 一种晶圆接合的晶粒制程方法
KR100364134B1 (ko) 합성 다이아몬드 웨이퍼의 평탄화 및 연마 방법
CN102034772B (zh) 钻石底半导体装置及其相关方法
JP7292089B2 (ja) 炭化珪素膜の製造方法
TW201110283A (en) Diamond based semiconductor device and its associated method
CN101896050A (zh) 热动力电子装置、冷却电子装置的方法及发光二极管
TWI264128B (en) Manufacturing method of heat sink having diamond layer and product thereof
TW200933937A (en) Semiconductor devices having enhanced light emission and associated methods
JP2006096643A (ja) ダイヤモンド基板及びその製造方法
TW201026913A (en) Method of forming P-N junction in segmented diamond substrate
TW201225330A (en) Diamond semiconductor device and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110323