CN101989542A - 制造器件的方法 - Google Patents
制造器件的方法 Download PDFInfo
- Publication number
- CN101989542A CN101989542A CN2010102380026A CN201010238002A CN101989542A CN 101989542 A CN101989542 A CN 101989542A CN 2010102380026 A CN2010102380026 A CN 2010102380026A CN 201010238002 A CN201010238002 A CN 201010238002A CN 101989542 A CN101989542 A CN 101989542A
- Authority
- CN
- China
- Prior art keywords
- grid structure
- annealing
- temperature
- wafer
- stress material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 83
- 238000000137 annealing Methods 0.000 claims abstract description 61
- 230000008569 process Effects 0.000 claims abstract description 45
- 238000013461 design Methods 0.000 claims abstract description 31
- 230000004913 activation Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 238000011960 computer-aided design Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 16
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 2
- 230000008520 organization Effects 0.000 description 25
- 238000012938 design process Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000012804 iterative process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012731 temporal analysis Methods 0.000 description 1
- 238000000700 time series analysis Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及制造器件的方法。提供了一种使用一系列退火处理制造器件的方法。更具体地，示出并描述了使用低温退火以消除位错缺陷而制造的逻辑NFET器件、制造NFET器件和设计结构的方法。所述方法包括在栅极结构之上形成应力衬里和对所述栅极结构和应力衬里进行低温退火处理，以在所述栅极结构附近的单晶硅中形成堆垛力作为记忆应力效应的手段。所述方法还包括从所述栅极结构剥离所述应力衬里和对器件进行高温下的激活退火。
Description
技术领域
本发明涉及使用一系列退火处理制造器件的方法，更具体而言，涉及通过使用一系列退火处理来消除位错缺陷而制造的逻辑NFET器件、制造具有增强的器件性能的NFET器件和设计结构的方法。
背景技术
半导体器件衬底内的机械应变可以通过例如增加半导体器件中的载流子迁移率来调整器件性能。也就是，公知在半导体器件内的应变可以增强半导体器件特性。因此，为了改善半导体器件的特性，分别在n型器件(例如，NFET)和/或p型器件(例如，PFET)的沟道中产生拉伸和/或压缩应变。
然而，沿特定方向的相同的应变分量，例如，拉伸应变或压缩应变可以改善一种类型器件(即，n型器件或p型器件)的器件特性，同时会不利地影响另一类型器件的特性。因此，为了最大化在集成电路(IC)器件内的NFET和PFET二者的性能，应该对NFET和PFET不同地设计和施加应变分量。
使用不同的工艺和不同的材料组合来在FET中选择性地产生应变。例如，为了提高器件性能，已经开发了应力记忆技术(SMT)。在SMT中，应力衬里(liner)包封NFET器件，然后对NFET器件进行高温退火。高温退火可以为1100℃以上。非晶化扩展离子注入、高温退火和应力衬里的组合在NFET器件的栅极附近的Si中产生堆垛层错性缺陷。在退火之后，通过化学蚀刻去除应力氮化物衬里，然而，应力的效果在NFET器件内保留。该效应称为应力记忆技术(SMT)。
因为在高应力和高温工艺条件的影响下堆垛层错可以作为位错核位置，因此位错倾向于主要出现在高迁移率NFET上。已发现位错缺陷与在器件的逻辑侧上的应力膜的位置相符。该位错开始于一个堆垛层错的端部，并在高温(约1100℃)和应力的影响下，在[100]面上朝向栅极电极移动。已经发现，位错终止在Si的表面(Si的侧壁)处或终止于另一堆垛层错处。
堆垛层错具有沿111堆垛方向的额外的面或缺失的面。堆垛层错的深度和密度可依赖于工艺条件而变化。通常，在再结晶工艺期间的应力越大，沿栅极产生的堆垛层错的密度越高。堆垛层错可终止在单晶Si的局部位错中或终止在Si表面处。局部位错相对固定；然而，如上所述，层错的端部在适当的工艺条件(即，高温和高应力)下可以作为位错的源。
在否则为完美的单片晶体结构中的位错缺陷导致了电学和光学特性的不希望的且突然的改变。但当位错跨过结时，位错可造成结泄漏。在图1a和图1b的器件中示出了位错缺陷。因此，位错缺陷削弱了器件性能，即，造成高的器件泄流。事实上，对于NFET器件，已经发现泄漏在约10-40μA的范围内。
因此，在现有技术中存在克服高性能器件的上述缺陷和限制的需要。
发明内容
在本发明的一方面中，一种制造器件的方法包括在栅极结构之上形成应力衬里和对所述栅极结构和应力衬里进行低温退火处理以形成堆垛力(stacking force)。该方法还包括从所述栅极结构剥离所述应力衬里和对所述栅极结构进行激活退火。
在本发明的一方面中，一种制造逻辑NFET的方法包括在晶片上形成栅极结构和在所述栅极结构之上沉积应力材料。该方法还包括在第一温度下对所述栅极结构和应力衬里进行低温退火处理以及从所述栅极结构剥离所述应力衬里。该方法还包括在高于所述第一温度的第二温度下进行激活退火。
在本发明的一方面中，一种形成NFET器件的方法包括：在晶片上形成栅极结构；在所述栅极结构和部分的所述晶片上沉积应力材料；对所述应力材料、栅极结构和晶片进行约550℃到约650℃的范围的低温退火以在所述栅极结构之下形成堆垛层错；从所述栅极结构和所述部分的所述晶片剥离所述应力材料；以及在高于所述低温退火的温度下对所述栅极结构和晶片进行激活退火。
在本发明的另一方面中，提供了一种用于设计、制造或测试集成电路的在机器可读介质中具体化的设计结构。所述设计结构包括本发明的结构和/或方法。此外，提供了一种在计算机辅助设计系统中的用于产生逻辑NFET器件的功能设计模型的方法，其包括在此描述的步骤。
附图说明
通过本发明的示例性实施例的非限制性实例，在参考以下多个附图而进行的下面的详细说明中描述了本发明。
图1a和1b示出了在栅极之下具有位错缺陷的逻辑NFET结构；
图2-5示出了根据本发明的一方面的结构和各处理步骤；
图6示出了根据本发明的一方面的最终的逻辑NFET器件和各处理步骤；
图7示出了根据本发明的一方面的具有应力分量(堆垛力(stackingforce))的逻辑NFET器件；以及
图8是在半导体设计、制造和/或测试中使用的设计过程的流程图。
具体实施方式
本发明涉及使用一系列退火处理制造器件的方法，更具体而言，涉及使用一系列退火处理来消除位错缺陷而制造的逻辑NFET器件、制造NFET器件的方法和设计结构。在实施方式中，本发明使用利用退火处理的应力记忆技术(SMT)，从而在NFET器件之下产生应力效果并同时消除位错缺陷。
更具体地，在逻辑器件工艺发展中，已发现SMT可以增强器件性能。例如，已发现例如通过使NFET器件的源极/漏极扩展区非晶化，SMT可以为NFET器件提供约5％到10％的离子改善。常规SMT使用可去除的(disposable)应力衬里以包封NFET，并且使用高温退火处理以提供用于NFET器件的应力分量。然而，高温退火还导致位错缺陷，其可以使器件不能操作。
已经发现，在应力氮化物膜在其适当的位置的情况下，在低的再结晶温度(低退火温度)下可以对沟道产生应变(该应变可以增强器件性能并归因于在栅极边缘处引起堆垛层错的塑性变形)，而不会像使用高应力氮化物膜在高退火温度下一样形成沿[100]面移动的位错。为了制造高性能器件，希望具有堆垛层错以增加在器件沟道上的应变从而增强器件性能(增大器件的驱动电流)，但同时希望去除会造成器件故障的位错缺陷。
在本发明中，在结构上设置了应力衬里之后，进行低温退火处理(例如，在约550℃到约650℃的范围)以使NFET区再结晶。该低温退火在NFET器件之下产生应力分量(堆垛层错)。但是与高温退火处理不同，该低温退火处理将不会产生位错缺陷。
在实施例中，在低温退火处理之后，去除应力膜，并对NFET器件进行高温激活退火。该高温激活退火高于低温退火处理并在例如900℃到1100℃的范围内。有利地，由于在高温激活退火之前去除了应力膜，因此在高温退火处理期间器件是“无应力的”，因此在NFET器件的栅极下方不会形成位错缺陷。这确保了合适的器件性能。
图2-5示出了根据本发明的一方面的结构和各处理步骤。更具体地，图2示出了初始结构，其包括晶片10，在晶片10的顶侧上形成有多晶栅极结构12。在实施例中，晶片10可以为硅、非晶BULK材料或绝缘体上硅(SOI)，这仅是材料类型的几个例子。
在实施例中，使用本领域技术人员公知的常规光刻工艺形成多晶栅极结构12。作为非限制性的示例，例如，通过使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等等的常规沉积工艺在晶片10上沉积多晶材料来形成多晶栅极结构12。在多晶材料上沉积抗蚀剂，并曝光抗蚀剂的选择的部分以形成开口。在随后的工艺中，例如，使用诸如反应离子蚀刻(RIE)的常规工艺蚀刻掉暴露的多晶材料。使用诸如下行的(downstream)氧等离子体工艺的湿法或干法方法剥离掉剩余的抗蚀剂。
如图3所示，在多晶栅极结构12上形成侧壁14。使用常规沉积和蚀刻方法形成侧壁14，因而这里不需要为了理解本发明而进一步解释。例如，可以通过诸如SiOx的氧化物材料形成侧壁。侧壁14可以具有约5nm到约10nm的厚度；但本发明还预期其他尺寸。因此，不应将该约5nm到约10nm的厚度认为是本发明的限制特征。
图3还示出了根据本发明的方面的扩展处理工艺。例如，扩展注入(由图3中的箭头表示)可以为以公知的能量和剂量水平提供的公知物类(species)。例如，扩展注入可以为以公知的能量、剂量和角度提供的As、P、另外的非晶化物类：Xe、Ge，因而这里不需要为了本领域的技术人员理解本发明而进一步解释。扩展注入将在栅极结构12的侧面产生非晶化区16。正如本领域的技术人员所理解的，侧壁14的使用使得非晶化区16稍微离开栅极结构12的主体(多晶)而形成。
图4示出了根据本发明的进一步的处理步骤。特别地，图4示出了邻近侧壁14并在非晶化区16上方的间隔物(spacer)18的形成。间隔物18可以为例如SiN。通过诸如常规沉积(CVD)和蚀刻(RIE)技术的常规方法形成间隔物18。在实施例中，间隔物的厚度可以为约
但本发明不应限于这样的尺寸。在实施例中，在沉积在晶片10上的可选的氧化物层上形成间隔物18。本领域的技术人员应该理解，间隔物18可以隔离栅极接触与源极和漏极接触，并且还可以钝化栅极叠层的侧壁。
图4还示出了源极和漏极区的形成。通过诸如以常规能量和剂量使用常规公知的物类(例如，As和P)的常规注入工艺而形成源极/漏极区。
如图5所示，在图4的结构之上形成应力材料(衬里)20。具体地，例如，使用与用于SMT的沉积工艺相似的常规沉积工艺来形成应力材料20。例如，应力材料20可以为SiN，其被沉积到约5nm到约15nm的厚度的，但可以为约
以上。在沉积应力材料20之后，使该结构经历低温退火处理(由在结构上方的几个垂直箭头表示)，以在该结构下方(例如，栅极附近)产生堆垛力。在低于约650℃，更优选在约550℃到约650℃之间的温度下进行低温退火(低温退火低于激活退火)。
与应力材料20组合的低温退火处理将产生堆垛力。已经发现，低温退火能够控制堆垛力的形成，从而在栅极结构12下方不形成位错缺陷。
更具体地，在实施例中，低温退火处理使非晶化区16再结晶而在晶片10中形成堆垛力，例如，应力分量。通过从相交而形成堆垛力的分别用箭头“A’”或“A”和“B”示意性示出的垂直表面和水平表面的再结晶表面的组合来表示非晶化区16的再结晶。在实施例中，堆垛力平行于栅极结构12。由于使用低温退火可以良好地控制堆垛力，因此位错缺陷将不会形成在栅极结构下方，由此确保具有增强的性能的无位错缺陷。
开始，认为再结晶退火和激活退火必须是相同的退火处理以便获得应力记忆效应的益处。然而，现在意识到低温下的再结晶处理足以产生堆垛层错，该堆垛层错增大了沟道上的应变，并且掺杂剂激活温度可以与再结晶退火分离。
在图6中，从图5的结构剥离应力材料。例如，剥离工艺可以为反应离子蚀刻(RIE)。在剥离应力材料之后，进行高温下的激活退火。在约900℃到约1100℃下，优选地在约1065℃的范围内进行激活退火(高温退火)。本领域的技术人员应该理解，激活退火将激活在扩展和源极漏极注入工艺中使用的掺杂剂。
图7示出了根据本发明的最终结构。如图7所示，堆垛力平行于栅极结构。也就是，堆垛力没有延伸到栅极下方，其自身可在栅极下方引起位错缺陷。
设计结构
图8示例出优选通过设计过程(design process)910处理的包括输入设计结构920的多种这样的设计结构。设计结构920为通过设计过程910产生和处理的逻辑模拟设计结构，以制造硬件器件的逻辑等价功能表示。设计结构920还可以或可替代地包括数据和/或程序指令，当通过设计过程910处理时，这些数据和/或程序指令产生硬件器件的物理结构的功能表示。无论表示功能性和/或结构性设计特征，可以使用诸如通过核芯开发者/设计者实施的电子计算机辅助设计(ECAD)而产生设计结构920。当被编码在机器可读的数据传送、门阵列或存储介质上时，设计结构920可以在设计过程910内被一个或多个硬件和/或软件模块访问和处理，以模拟或在功能上表示诸如在图2-7中所示的电子部件、电路、电子或逻辑模块、装置、设备或系统。因此，设计结构920包括文件或其他数据结构，所述文件或数据结构包括人类和/或机器可读的源代码、编译结构以及计算机可执行代码结构，当通过设计或模拟数据处理系统进行处理时，其在功能上模拟或表示硬件逻辑设计的电路或其他水平。这样的数据结构包括硬件描述语言(HDL)设计实体或其他数据结构，其遵照诸如Verilog和VHDL的较低级HDL设计语言和/或诸如C或C++的较高级设计语言，和/或与这些设计语言兼容。
设计过程910优选采用且并入用于分析、转译或处理在图2-7中所示的部件、电路、器件或逻辑结构的设计/模拟功能等价物的硬件和/或软件模块，以产生网表980，该网表980可包含诸如设计结构920的设计结构。网表980包括，例如，表示布线、分立部件、逻辑门、控制电路、I/O设备、模型等的列表的经编译的或经处理的数据结构，该列表描述与集成电路设计中的其他元件和电路的连接。使用迭代过程综合网表980，在该迭代过程中，依赖于器件的设计规格和参数，再次综合网表980一次或多次。与在此描述的其他设计结构类型一样地，网表980可以被记录在机器可读的数据存储介质上或者被编程到可编程的门阵列中。该介质可以为非易失性存储介质，例如磁盘或光盘驱动器、可编程的门阵列、紧凑式闪存或其他闪存。附加地或替代地，该介质可以为系统或高速缓冲存储器、缓冲空间、或者电学或光学传导性设备以及在其上可经由互联网或其他适宜的网络手段传送和中间存储数据包的材料。
设计过程910包括用于处理各种输入数据结构类型(包括网表980)的硬件和软件模块。这样的数据结构类型存在于例如库元件930中且包括一组常用的元件、电路和器件，包括模型、版图和符号表示，用于给定的制造技术(例如，不同的技术节点，32nm、45nm、90nm等等)。这些数据结构类型还包括设计规格940、特征数据950、校验数据960、设计规则970和测试数据文件985，其中测试数据文件985包括输入测试图形、输出测试结果、以及其他测试信息。例如，设计过程910还包括标准机械设计处理，例如，应力分析、热分析、机械事件模拟、对于诸如浇铸、模制和模压成形等等的操作的工艺模拟。在不偏离本发明的范围和精神的情况下，机械设计领域的普通技术人员可以理解在设计过程910中使用的可能的机械设计工具和应用的程度。设计过程910还包括用于执行诸如时序分析、校验、设计规则检验、位置和路线操作等等的标准电路设计过程的模块。
设计过程910采用且并入诸如HDL编译程序的逻辑和物理设计工具以及模拟建模工具，以与部分或全部所示出的支持数据结构以及任何附加的机械设计或数据(如果适用)一起处理设计结构920，从而产生第二设计结构990。设计结构990以用于机械设备和结构的数据交换的数据格式存在于存储介质或可编程的门阵列上(例如，以IGES、DXF、Parasolid XT、JT、DRG或任何其他合适的格式存储的信息，以存储或反映这种机械设计结构)。与设计结构920相似，设计结构990优选包括一个或多个文件、数据结构、或其他计算机编码的数据或指令，其存在于传输或数据存储介质上，且当通过ECAD系统进行处理时，其产生在逻辑上或功能上与图2-7中所示的本发明的一个或多个实施例等效的形式。在一个实施例中，设计结构990包括编译的可执行HDL模拟模型，其在功能上模拟在图2-7中所示的器件。
设计结构990还采用用于交换集成电路的版图数据的数据格式和/或符号数据格式(例如，以GDSII(GDS2)、GL1、OASIS、图文件或者用于存储这样的设计数据结构的任何其他适宜的格式存储的信息)。例如，设计结构990包括信息，例如符号数据、图文件、测试数据文件、设计内容文件、制造数据、版图参数、布线、金属级、过孔、形状、贯穿制造线的路线数据以及制造商和/或其他设计者/开发者为了制造如上所述且在图2-7中所示的器件或结构所需的任何其他数据。然后设计结构990进行到阶段995，其中，例如，设计结构990：进行到流片(tape-out)、投入制造、投入掩模室、发送到另一设计室、发回到客户等等。
如上所述的方法用于制造集成电路芯片。制造商以原晶片形式(即，作为具有多个未封装的芯片的单晶片)、作为裸芯或以封装形式发送所产生的集成电路芯片。在后一情况下，芯片被安装在单芯片封装(例如塑料载体，其中引线被附到母板或其他更高级载体)中或者被安装在多芯片封装(例如陶瓷载体，其具有任一或两个表面互连或掩埋的互连)中。在任何情况下，芯片接着与其他芯片、分立电路元件和/或其他信号处理器件集成来作为(a)中间产品(例如母板)或(b)最终产品的一部分。最终产品可以为包括集成电路芯片的任何产品。
在此使用的术语是仅仅用于描述具体实施例的目的，而不旨在限制本发明。在此使用的单数形式的“一”、“一个”和“该”旨在也包括复数形式，除非上下文中明确地另有规定。还应理解，在用于该说明书中时，术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元件和/或部件的存在，而不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。
在下面的权利要求中的所有装置或步骤加功能要素的对应结构、材料、动作和等价物(如果存在)旨在包括用于与具体地要求保护的其他要求保护的要素组合地执行功能的任何结构、材料或动作。本发明的说明书是为了示例和说明的目的而给出的，而不旨在以所公开的形式穷举或限制本发明。只要不脱离本发明的范围和精神，多种修改和变体对于本领域的技术人员是显而易见的。为了最好地解释本发明的原理和实际应用，且为了使本领域的其他普通技术人员能够理解本发明的具有适于所预期的特定用途的各种修改的各种实施例，选择和描述了实施例。
Claims (25)
1.一种制造器件的方法，包括以下步骤：
在栅极结构之上形成应力衬里；
对所述栅极结构和应力衬里进行低温退火处理以形成堆垛力；
从所述栅极结构剥离所述应力衬里；以及
对所述栅极结构进行激活退火。
2.根据权利要求1的方法，其中所述低温退火处理低于约650℃。
3.根据权利要求1的方法，其中所述低温退火处理在约550℃到约650℃之间。
4.根据权利要求1的方法，其中所述形成应力衬里为在所述栅极结构上沉积SiN。
5.根据权利要求1的方法，其中所述激活退火为高温退火。
6.根据权利要求5的方法，其中所述高温退火在约900℃到约1100℃的范围内。
7.根据权利要求1的方法，其中在所述剥离之后进行所述激活退火。
8.根据权利要求1的方法，其中在高于所述低温退火处理的温度下进行所述激活退火。
9.根据权利要求1的方法，其中所述栅极结构包括在多晶硅材料之上形成的间隔物和侧壁。
10.根据权利要求1的方法，还包括在所述应力衬里的一部分之下的晶片中注入扩展区以及掺杂源极和漏极区。
11.一种制造逻辑NFET的方法，包括以下步骤：
在晶片上形成栅极结构；
在所述栅极结构之上沉积应力材料；
在第一温度下对所述栅极结构和应力衬里进行低温退火处理；
从所述栅极结构剥离所述应力衬里；以及
在高于所述第一温度的第二温度下进行激活退火。
12.根据权利要求11的方法，其中所述第一温度处理为低于约650℃。
13.根据权利要求11的方法，其中所述第一温度在约550℃到约650℃之间。
14.根据权利要求11的方法，其中形成应力材料为沉积SiN。
15.根据权利要求11的方法，其中在剥离所述应力材料之后进行所述激活。
16.根据权利要求15的方法，其中所述第二温度为约900℃到1100℃。
17.一种形成NFET器件的方法，包括以下步骤：
在晶片上形成栅极结构；
在所述栅极结构和部分的所述晶片上沉积应力材料；
对所述应力材料、栅极结构和晶片进行约550℃到约650℃的范围内的低温退火以在所述栅极结构之下形成堆垛力；
从所述栅极结构和所述部分的所述晶片剥离所述应力材料；以及
在高于所述低温退火的温度下对所述栅极结构和晶片进行激活退火。
18.根据权利要求17的方法，其中在所述剥离之后进行所述激活退火。
19.根据权利要求17的方法，其中所述激活退火为在约900℃到1100℃的温度下进行的高温退火。
20.根据权利要求17的方法，其中所述应力材料为SiN。
21.根据权利要求17的方法，其中在所述激活退火之前进行所述剥离。
22.一种用于产生逻辑NFET器件的功能设计模型的计算机辅助设计系统中的方法，所述方法包括以下步骤：
产生在晶片上的栅极结构的功能表示；
产生在所述栅极结构上的应力材料的功能表示；
产生对所述应力材料的在约550℃到约650℃的范围内的低温退火处理的功能表示；
产生从所述栅极结构剥离所述应力材料的功能表示；以及
产生在剥离所述应力材料之后对所述栅极结构进行激活退火的功能表示，所述激活退火的温度高于所述低温退火的温度。
23.根据权利要求22的方法，其中所述功能设计模型包括网表。
24.根据权利要求22的方法，其中所述功能设计模型作为用于交换集成电路的版图数据的数据格式而存在于存储介质上。
25.根据权利要求22的方法，其中所述功能设计模型存在于可编程门阵列中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/511,535 US8236709B2 (en) | 2009-07-29 | 2009-07-29 | Method of fabricating a device using low temperature anneal processes, a device and design structure |
| US12/511,535 | 2009-07-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101989542A true CN101989542A (zh) | 2011-03-23 |
Family
ID=43527428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102380026A Pending CN101989542A (zh) | 2009-07-29 | 2010-07-26 | 制造器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8236709B2 (zh) |
| KR (1) | KR101606211B1 (zh) |
| CN (1) | CN101989542A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576736A (zh) * | 2013-10-29 | 2015-04-29 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN104779286A (zh) * | 2014-01-10 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种nmosfet器件及其制备方法 |
| CN104851804A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| US10861370B2 (en) | 2018-12-28 | 2020-12-08 | Xiamen Tianma Micro-Electronics Co., Ltd. | Driving circuit and driving method for a display panel, and display device |
| WO2024066567A1 (zh) * | 2022-09-29 | 2024-04-04 | 华为技术有限公司 | 半导体结构及其制备方法、电子设备 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8236709B2 (en) | 2009-07-29 | 2012-08-07 | International Business Machines Corporation | Method of fabricating a device using low temperature anneal processes, a device and design structure |
| US8836036B2 (en) * | 2010-01-05 | 2014-09-16 | Globalfoundries Singapore Pte. Ltd. | Method for fabricating semiconductor devices using stress engineering |
| US8053344B1 (en) | 2010-09-21 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming integrated circuits |
| US9537004B2 (en) | 2011-05-24 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain formation and structure |
| US8486778B2 (en) | 2011-07-15 | 2013-07-16 | International Business Machines Corporation | Low resistance source and drain extensions for ETSOI |
| US9299838B2 (en) * | 2011-10-24 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOSFETs with multiple dislocation planes |
| US8723266B2 (en) | 2011-12-13 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pinch-off control of gate edge dislocation |
| US8674453B2 (en) | 2011-12-13 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming stressor regions in a semiconductor device |
| US8673699B2 (en) | 2012-07-17 | 2014-03-18 | International Business Machines Corporation | Semiconductor structure having NFET extension last implants |
| US8546203B1 (en) | 2012-07-17 | 2013-10-01 | International Business Machines Corporation | Semiconductor structure having NFET extension last implants |
| CN103943504A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| US8796098B1 (en) * | 2013-02-26 | 2014-08-05 | Cypress Semiconductor Corporation | Embedded SONOS based memory cells |
| US9029226B2 (en) | 2013-03-13 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices |
| US9293534B2 (en) | 2014-03-21 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of dislocations in source and drain regions of FinFET devices |
| KR102181605B1 (ko) | 2013-12-23 | 2020-11-24 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| US9698249B2 (en) * | 2014-01-17 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Epitaxy in semiconductor structure and manufacturing method of the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1287333A (zh) * | 1999-09-02 | 2001-03-14 | 国际商业机器公司 | 用于模拟绝缘体上硅器件的改进方法 |
| US20070231999A1 (en) * | 2006-03-28 | 2007-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance transistor with a highly stressed channel |
| CN101075563A (zh) * | 2006-05-19 | 2007-11-21 | 国际商业机器公司 | 用于形成半导体器件的结构和方法 |
| US20080191243A1 (en) * | 2007-02-08 | 2008-08-14 | International Business Machines Corporation | Semiconductor structure and method of forming the structure |
| TW200839887A (en) * | 2007-03-26 | 2008-10-01 | United Microelectronics Corp | Method of manufacturing semiconductor MOS transistor devices |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777517A (en) * | 1984-11-29 | 1988-10-11 | Fujitsu Limited | Compound semiconductor integrated circuit device |
| JPS62210618A (ja) | 1986-03-12 | 1987-09-16 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5702986A (en) * | 1995-12-05 | 1997-12-30 | Micron Technology, Inc. | Low-stress method of fabricating field-effect transistors having silicon nitride spacers on gate electrode edges |
| US5714413A (en) * | 1995-12-11 | 1998-02-03 | Intel Corporation | Method of making a transistor having a deposited dual-layer spacer structure |
| CN101465295A (zh) * | 2000-11-22 | 2009-06-24 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US7001837B2 (en) * | 2003-01-17 | 2006-02-21 | Advanced Micro Devices, Inc. | Semiconductor with tensile strained substrate and method of making the same |
| US6924181B2 (en) * | 2003-02-13 | 2005-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Strained silicon layer semiconductor product employing strained insulator layer |
| KR100728173B1 (ko) * | 2003-03-07 | 2007-06-13 | 앰버웨이브 시스템즈 코포레이션 | 쉘로우 트렌치 분리법 |
| US20050285140A1 (en) * | 2004-06-23 | 2005-12-29 | Chih-Hsin Ko | Isolation structure for strained channel transistors |
| US7193254B2 (en) | 2004-11-30 | 2007-03-20 | International Business Machines Corporation | Structure and method of applying stresses to PFET and NFET transistor channels for improved performance |
| US7405436B2 (en) * | 2005-01-05 | 2008-07-29 | International Business Machines Corporation | Stressed field effect transistors on hybrid orientation substrate |
| US7265066B2 (en) * | 2005-03-29 | 2007-09-04 | Tokyo Electron, Ltd. | Method and system for increasing tensile stress in a thin film using collimated electromagnetic radiation |
| US7300891B2 (en) * | 2005-03-29 | 2007-11-27 | Tokyo Electron, Ltd. | Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation |
| US7670892B2 (en) * | 2005-11-07 | 2010-03-02 | Texas Instruments Incorporated | Nitrogen based implants for defect reduction in strained silicon |
| US7564081B2 (en) * | 2005-11-30 | 2009-07-21 | International Business Machines Corporation | finFET structure with multiply stressed gate electrode |
| US20070158743A1 (en) * | 2006-01-11 | 2007-07-12 | International Business Machines Corporation | Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners |
| US7678630B2 (en) * | 2006-02-15 | 2010-03-16 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| DE102006035646B3 (de) * | 2006-07-31 | 2008-03-27 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung verformter Transistoren durch Verspannungskonservierung auf der Grundlage einer verspannten Implantationsmaske |
| US7514317B2 (en) * | 2006-08-31 | 2009-04-07 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| US7704823B2 (en) * | 2006-08-31 | 2010-04-27 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| DE102006046363B4 (de) * | 2006-09-29 | 2009-04-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen |
| US7897493B2 (en) * | 2006-12-08 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inducement of strain in a semiconductor layer |
| US7888197B2 (en) * | 2007-01-11 | 2011-02-15 | International Business Machines Corporation | Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer |
| US7381623B1 (en) | 2007-01-17 | 2008-06-03 | International Business Machines Corporation | Pre-epitaxial disposable spacer integration scheme with very low temperature selective epitaxy for enhanced device performance |
| US7759207B2 (en) * | 2007-03-21 | 2010-07-20 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system employing stress memorization transfer |
| DE102007015500B4 (de) * | 2007-03-30 | 2009-09-10 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Erzeugen einer Zugverspannung bei einem Halbleiterbauelement durch wiederholtes Anwenden von "Verspannungsgedächtnisverfahren" und Halbleiterbauelement |
| US20080283926A1 (en) * | 2007-05-18 | 2008-11-20 | Texas Instruments Incorporated | Method for integrating silicon germanium and carbon doped silicon within a strained cmos flow |
| US8574979B2 (en) * | 2007-05-18 | 2013-11-05 | Texas Instruments Incorporated | Method for integrating silicon germanium and carbon doped silicon with source/drain regions in a strained CMOS process flow |
| US7547596B2 (en) * | 2007-08-01 | 2009-06-16 | Texas Instruments Incorporated | Method of enhancing drive current in a transistor |
| US7932542B2 (en) * | 2007-09-24 | 2011-04-26 | Infineon Technologies Ag | Method of fabricating an integrated circuit with stress enhancement |
| JP2009212413A (ja) * | 2008-03-06 | 2009-09-17 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7858482B2 (en) * | 2008-03-31 | 2010-12-28 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device using stress memorization |
| US20090289284A1 (en) * | 2008-05-23 | 2009-11-26 | Chartered Semiconductor Manufacturing, Ltd. | High shrinkage stress silicon nitride (SiN) layer for NFET improvement |
| US7767534B2 (en) * | 2008-09-29 | 2010-08-03 | Advanced Micro Devices, Inc. | Methods for fabricating MOS devices having highly stressed channels |
| US8236709B2 (en) * | 2009-07-29 | 2012-08-07 | International Business Machines Corporation | Method of fabricating a device using low temperature anneal processes, a device and design structure |
-
2009
- 2009-07-29 US US12/511,535 patent/US8236709B2/en not_active Expired - Fee Related
-
2010
- 2010-07-21 KR KR1020100070235A patent/KR101606211B1/ko not_active IP Right Cessation
- 2010-07-26 CN CN2010102380026A patent/CN101989542A/zh active Pending
-
2012
- 2012-03-15 US US13/421,400 patent/US8490029B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1287333A (zh) * | 1999-09-02 | 2001-03-14 | 国际商业机器公司 | 用于模拟绝缘体上硅器件的改进方法 |
| US20070231999A1 (en) * | 2006-03-28 | 2007-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance transistor with a highly stressed channel |
| CN101075563A (zh) * | 2006-05-19 | 2007-11-21 | 国际商业机器公司 | 用于形成半导体器件的结构和方法 |
| US20080191243A1 (en) * | 2007-02-08 | 2008-08-14 | International Business Machines Corporation | Semiconductor structure and method of forming the structure |
| TW200839887A (en) * | 2007-03-26 | 2008-10-01 | United Microelectronics Corp | Method of manufacturing semiconductor MOS transistor devices |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576736A (zh) * | 2013-10-29 | 2015-04-29 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN104576736B (zh) * | 2013-10-29 | 2021-07-23 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN104779286A (zh) * | 2014-01-10 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种nmosfet器件及其制备方法 |
| CN104779286B (zh) * | 2014-01-10 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nmosfet器件及其制备方法 |
| CN104851804A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| CN104851804B (zh) * | 2014-02-18 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
| US10861370B2 (en) | 2018-12-28 | 2020-12-08 | Xiamen Tianma Micro-Electronics Co., Ltd. | Driving circuit and driving method for a display panel, and display device |
| WO2024066567A1 (zh) * | 2022-09-29 | 2024-04-04 | 华为技术有限公司 | 半导体结构及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120180010A1 (en) | 2012-07-12 |
| US8236709B2 (en) | 2012-08-07 |
| US20110027956A1 (en) | 2011-02-03 |
| US8490029B2 (en) | 2013-07-16 |
| KR20110013240A (ko) | 2011-02-09 |
| KR101606211B1 (ko) | 2016-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101989542A (zh) | 制造器件的方法 | |
| US10818668B2 (en) | Metal trench capacitor and improved isolation and methods of manufacture | |
| US8859379B2 (en) | Stress enhanced finFET devices | |
| US8440519B2 (en) | Semiconductor structures using replacement gate and methods of manufacture | |
| US8704310B2 (en) | Trench isolation structure | |
| US20100244103A1 (en) | Structure and method of fabricating finfet | |
| US8836003B2 (en) | Lateral epitaxial grown SOI in deep trench structures and methods of manufacture | |
| US8940617B2 (en) | Method of fabricating isolated capacitors and structure thereof | |
| US20130175623A1 (en) | Recessed source and drain regions for finfets | |
| CN103168363A (zh) | 半导体结构及制造方法 | |
| US9406665B2 (en) | Integrated passive devices for finFET technologies | |
| CN104253157A (zh) | 薄本体开关晶体管 | |
| US9577099B2 (en) | Diamond shaped source drain epitaxy with underlying buffer layer | |
| US9620619B2 (en) | Borderless contact structure | |
| US9006052B2 (en) | Self aligned device with enhanced stress and methods of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110323 |