CN101989450B - 用于补偿半导体存储装置的温度测量范围的电路 - Google Patents

用于补偿半导体存储装置的温度测量范围的电路 Download PDF

Info

Publication number
CN101989450B
CN101989450B CN201010100864.2A CN201010100864A CN101989450B CN 101989450 B CN101989450 B CN 101989450B CN 201010100864 A CN201010100864 A CN 201010100864A CN 101989450 B CN101989450 B CN 101989450B
Authority
CN
China
Prior art keywords
signal
pulse
output
temperature
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010100864.2A
Other languages
English (en)
Other versions
CN101989450A (zh
Inventor
金帝润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101989450A publication Critical patent/CN101989450A/zh
Application granted granted Critical
Publication of CN101989450B publication Critical patent/CN101989450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

本发明公开了一种用于补偿半导体存储装置的温度测量范围的电路。该电路包括振荡器、温度可变脉冲发生单元、计数器和输出控制单元。计数使能信号发生单元输入温度脉冲,并响应于接收控制信号,输出与该温度脉冲相应的计数使能信号。计数器响应于接收计数使能信号,输入振荡信号并对振荡信号进行计数,并输出计数信号。输出控制单元输出与计数信号成比例的温度信息码信号,或输出处于与计数信号的最大值相应的固定电平的温度信息码信号。

Description

用于补偿半导体存储装置的温度测量范围的电路
相关申请的交叉引用
根据35 U.S.C§119(a),本申请要求于2009年7月31日向韩国知识产权局提交的韩国申请No.10-2009-0070780的优先权,其全部内容通过引用合并进来,如同全部列出一样。
技术领域
在此描述的实施例涉及半导体存储装置,以及具体地说涉及用于补偿半导体存储装置的温度测量范围的电路。
背景技术
一般来说,半导体存储装置的温度测量电路通过使用振荡信号来测量温度,该振荡信号具有不论温度如何变化都不会变化的频率,并且具有脉宽随温度变化而变化的脉冲。此时,通过使用具有随温度变化而变化的脉宽的脉冲作为计数器的使能信号、并且当计数器被使能时对振荡信号计数,温度信息被编码并输出。
如此,通过使用该脉冲作为使能信号来使能计数器,并且被使能的计数器对振荡信号进行计数的温度测量电路存在以下问题。
当该脉冲被使能时,计数器对振荡信号计数,使得该脉冲被使能时计数器的输出可能超过最大值。如果4比特的计数器具有最大值(1,1,1,1),则计数器后续计数输出是(0,0,0,0)。
结果,计数器的输出值随温度升高而增大的温度测量电路不能精确地测量温度,因为计数器达到最大值并且之后下降至最小值。
发明内容
本文公开了一种补偿半导体存储装置的温度测量范围的电路,该电路可以借助于计数器对温度信息编码来补偿半导体存储装置的温度测量电路的输出。
在本发明的一个实施例中,一种用于补偿半导体存储装置的温度测量范围的电路,当具有随温度变化而变化的脉宽的温度脉冲被使能时,该电路输出对振荡信号进行计数的结果作为温度信息码信号,在该电路中,确定是否响应于所述温度脉冲和温度信息码信号,而执行对振荡信号进行计数的计数操作,以及是否将所述温度信息码信号固定到预定值。
在本发明的另一个实施例中,一种用于补偿半导体存储装置的温度测量范围的电路包括:计数使能信号发生单元,配置为响应于控制信号,输出具有随温度变化而变化的脉宽的温度脉冲,作为计数使能信号;计数器,配置为响应于所述计数使能信号,对振荡信号进行计数,并输出计数结果作为计数信号;以及输出控制单元,配置为响应于所述计数信号和温度脉冲,产生所述控制信号,并且响应于所述控制信号,输出所述计数信号作为温度信息码信号或将所述温度信息码信号固定到最大值。
下面在“具体实施方式”部分描述本发明的这些和其他特征、方面和实施例。
附图说明
结合附图描述本发明的特征、方面和实施例,在附图中:
图1是根据一个实施例的用于补偿半导体存储装置的温度测量范围的示例性电路的示意方框图;
图2是根据一个实施例的图1的示例性计数使能信号发生单元的配置图;
图3是根据一个实施例的图1的示例性输出控制单元的示意方框图;
图4是根据一个实施例的图3的示例性控制信号发生器的配置图;以及
图5是根据一个实施例的图3的示例性输出单元的配置图。
具体实施方式
如图1所示,根据一个实施例的用于补偿半导体存储装置的温度测量范围的电路可以配置为包括计数使能信号发生单元300、计数器400和输出控制单元500,并且还包括振荡器100和温度可变脉冲发生单元200。
振荡器100优选为能产生振荡信号‘OSC’,该振荡信号具有基本上不受温度变化影响的预定频率。
温度可变脉冲发生单元200(TVPGU)配置为产生温度脉冲‘T_pulse’,该温度脉冲具有依赖于温度变化的脉宽。例如,温度可变脉冲发生单元200可以产生具有随温度升高而增大的脉宽的温度脉冲‘T_pulse’。
计数使能信号发生单元300(CESGU)配置为响应于控制信号‘ctrl’,可以输出温度脉冲‘T_pulse’作为计数使能信号‘cnt_en’。例如,当控制信号‘ctrl’被使能时,计数使能信号发生单元300可以输出温度脉冲‘T_pulse’作为计数使能信号‘cnt_en’,而当控制信号‘ctrl’被禁止时,禁止计数使能信号‘cnt_en’。
计数器400配置为响应于计数使能信号‘cnt_en’,对振荡信号‘osc’进行计数,并输出计数结果作为计数信号‘cnt<0:3>’。例如,当计数使能信号‘cnt_en’被使能时,计数器可以通过对振荡信号‘osc’进行计数,来增加计数信号‘cnt<0:3>’的值。同时,当计数使能信号‘cnt_en’被禁止时,则计数器400停止对振荡信号‘osc’进行计数,并且计数器400被复位。
输出控制单元500(OCU)配置为响应于计数信号‘cnt<0:3>’和温度脉冲‘T_pulse’,产生控制信号‘ctrl’。输出控制单元500可以响应于控制信号‘ctrl’,输出计数信号作为温度信息码信号‘T_code<0:3>’,或者将温度信息码信号‘T_code<0:3>’固定为最大值。例如,当计数信号‘cnt<0:3>’达到最大值时,输出控制单元500可以禁止控制信号‘ctrl’,而当温度脉冲‘T_pulse’被使能时,可以使能控制信号‘ctrl’。另外,当控制信号‘ctrl’被使能时,输出控制单元500可以输出计数信号‘cnt<0:3>’作为温度信息码信号‘T_code<0:3>’,并且当控制信号‘ctrl’被禁止时,将温度信息码信号‘T_code<0:3>’固定为最大值。
计数使能信号发生单元300配置为当控制信号‘ctrl’被使能至高电平时,输出温度脉冲‘T_pulse’作为计数使能信号‘cnt_en’,而当控制信号被禁止至低电平时,禁止计数使能信号‘cnt_en’。
如图2所示,计数使能信号发生单元300可以配置为包括第一NAND门ND11和第一反相器V11。第一NAND门ND11可以接收温度脉冲‘T_pulse’和控制信号‘ctrl’。第一反相器IV11接收第一NAND门ND11的输出信号,并输出第一NAND门ND11的输出信号的反相信号,作为计数使能信号‘cnt_en’。
如图3所示,输出控制单元500可以配置为包括控制信号发生器510(CSG)和输出单元520(OU)。
控制信号发生器510配置为当计数信号‘cnt<0:3>’达到最大值(1,1,1,1)时,将控制信号‘ctrl’禁止至低电平,而当温度脉冲‘T_pulse’被使能至高电平时,将控制信号‘ctrl’使能至高电平。
输出单元520配置为:当控制信号‘ctrl’被使能至高电平时,输出计数信号‘cnt<0:3>’作为温度信息码信号‘T_code<0:3>’,而当控制信号‘ctrl’被禁止至低电平时,将温度信息码信号‘T_code<0:3>’固定到最大值(1,1,1,1)。
如图4所示,控制信号发生器510可以配置为包括:禁止脉冲发生单元511、使能脉冲发生单元512以及脉冲组合单元513。
禁止脉冲发生单元511可以配置为包括比较部分511-1和第一脉冲发生部分511-2。
比较部分511-1可以配置为:当计数信号‘cnt<0:3>’达到最大值(1,1,1,1)时,产生被使能至低电平的比较信号‘com’。
比较部分511-1可以配置为包括第二NAND门ND21。第二NAND门ND21可以通过接收计数信号‘cnt<0:3>’,输出比较信号‘com’。
第一脉冲发生部分511-2可以配置为当比较信号‘com’被使能至低电平时,产生被使能至低电平的禁止脉冲‘dis_pulse’。
第一脉冲发生部分511-2可以配置为包括:第一延迟器delay21、第二反相器IV21和第三反相器IV22以及NOR门NOR21。第一延迟器delay21配置为接收比较信号‘com’。第二反相器IV21配置为接收第一延迟器delay21的输出信号。NOR门NOR21配置为接收比较信号‘com’和第二反相器IV21的输出信号。第三反相器IV22配置为通过接收NOR门NOR21的输出信号,输出禁止脉冲‘dis_pulse’。
使能脉冲发生单元512可以配置为当温度脉冲‘T_pulse’被使能至高电平时,产生被使能至高电平的使能脉冲‘en_pulse’。
使能脉冲发生单元512可以配置为包括第二延迟器delay22、第四反相器IV23和第五反相器IV24以及第三NAND门ND22。第二延迟器delay22配置为接收温度脉冲‘T_pulse’。第四反相器IV23配置为接收第二延迟器delay22的输出信号。第三NAND门ND22配置为接收温度脉冲‘T_pulse’和第四反相器IV23的输出信号。第五反相器IV24配置为通过接收第三NAND门ND22的输出信号,输出使能脉冲‘en_pulse’。
脉冲组合单元513配置为:当输入禁止脉冲‘dis_pulse’时,将控制信号‘ctrl’禁止至低电平,而当输入使能脉冲‘en_pulse’时,将控制信号‘ctrl’使能至高电平。
脉冲组合单元513可以配置为包括输出节点电压控制部分513-1和锁存部分513-2。
在禁止脉冲‘dis_pulse’的使能时段即低电平时段期间,输出节点电压控制部分513-1可以施加外部电压‘VDD’到输出节点‘node_A’,而在使能脉冲‘en_pulse’的使能时段即高电平时段期间,输出节点电压控制部分513-1可以施加接地电压‘VSS’到输出节点‘node_A’。
输出节点控制部分513-1可以配置为包括第一晶体管P21和第二晶体管N21。禁止脉冲‘dis_pulse’被输入到第一晶体管P21的栅极,外部电压‘VDD’被施加至第一晶体管P21的源极,以及输出节点‘node_A’被连接到第一晶体管P21的漏极。使能脉冲‘en_pulse’被输入到第二晶体管N21的栅极,输出节点‘node_A’被连接到第二晶体管N21的漏极,以及接地电压‘VSS’被施加至第二晶体管N21的源极。
锁存部分513-2可以锁存输出节点‘node_A’的电压电平,并输出已锁存的电压电平作为控制信号‘ctrl’的电压电平。
锁存部分513-2可以配置为包括第六反相器IV25和第七反相器IV26。输出节点‘node_A’连接到第六反相器IV25的输入端,并且控制信号‘ctrl’从第六反相器IV25的输出端输出。第七反相器IV26配置为接收第六反相器IV25的输出信号,并将自身的输出信号输出作为第六反相器IV25的输入信号。
输出单元520配置为当控制信号‘ctrl’被使能至到高电平时,输出计数信号‘cnt<0:3>’作为温度信息码信号‘T_code<0:3>’。输出单元520配置为当控制信号‘ctrl’被禁止至到低电平时,将温度信息码信号‘T_code<0:3>’固定到最大值(1,1,1,1)。
如图5所示,输出单元520可以配置为包括第四至第七NAND门ND31、ND32、ND33和ND34,第八至第十五反相器IV31至IV38,以及第一至第四复用器MUX1至MUX4。
第四NAND门ND31配置为接收第一计数信号‘cnt<0>’和控制信号‘ctrl’。第五NAND门ND32配置为接收第二计数信号‘cnt<1>’和控制信号‘ctrl’。第六NAND门ND33配置为接收第三计数信号‘cnt<2>’和控制信号‘ctrl’。第七NAND门ND34配置为接收第四计数信号‘cnt<3>’和控制信号‘ctrl’。第八反相器IV31配置为接收第四NAND门ND31的输出信号。第九反相器IV32配置为接收第八反相器IV31的输出信号。第一复用器MUX1配置为响应于控制信号‘ctrl’,将第八反相器IV31的输出信号或第九反相器IV32的输出信号输出作为第一温度信息码信号“T_code<0>’。第十反相器IV33配置为接收第五NAND门ND32的输出信号。第十一反相器IV34配置为接收第十反相器IV33的输出信号。第二复用器MUX2配置为响应于控制信号‘ctrl’,将第十反相器IV31的输出信号或第十一反相器IV32的输出信号输出作为第二温度信息码信号‘T_code<1>’。第十二反相器IV35配置为接收第六NAND门ND33的输出信号。第十三反相器IV36配置为接收第十二反相器IV35的输出信号。第三复用器MUX3配置为响应于控制信号‘ctrl’,将第十二反相器IV31的输出信号或第十三反相器IV32的输出信号输出作为第三温度信息码信号‘T_code<2>’。第十四反相器IV37配置为接收第七NAND门ND34的输出信号。第十五反相器IV38配置为接收第十四反相器IV37的输出信号。第四复用器MUX4配置为响应于控制信号‘ctrl’,将第十四反相器IV37的输出信号或第十五反相器IV38的输出信号输出作为第四温度信息码信号‘T_code<3>’。此时,当控制信号‘ctrl’处于高电平时,第一至第四复用器MUX1至MUX4可以输出第八反相器IV31、第十反相器IV33、第十二反相器IV35和第十四反相器IV37的输出信号,作为温度信息码信号‘T_code<0:3>’。当控制信号‘ctrl’处于低电平时,第一至第四复用器MUX1至MUX4可以输出第九反相器IV32、第十一反相器IV34、第十三反相器IV36和第十五反相器IV38的输出信号,作为温度信息码信号‘T_code<0:3>’。
下面将描述根据实施例的上述配置的半导体存储装置的温度测量范围补偿电路的操作。
当温度脉冲‘T_pulse’被使能至高电平时,使能脉冲发生单元512配置为产生被使能为高电平的使能脉冲‘en_pulse’。
当该使能脉冲‘en_pulse’输入到脉冲组合单元513时,控制信号‘ctrl’被使能为高电平。
当控制信号‘ctrl’被使能为高电平时,计数使能信号发生单元300配置为输出温度脉冲‘T_pulse’,作为计数使能信号‘cnt_en’。因此,当温度脉冲‘T_pulse’转变为高电平时,计数使能信号‘cnt_en’也转变为高电平。同样,当温度脉冲‘T_pulse’转变为低电平时,计数使能信号‘cnt_en’也转变为低电平。
计数器400配置为当温度脉冲‘T_pulse’被使能为高电平时,通过对振荡信号‘osc’计数,对计数信号‘cnt<0:3>’进行计数。
由于控制信号‘ctrl’处于高电平,输出控制单元500配置为输出计数信号‘cnt<0:3>’,作为温度信息码信号‘T_code<0:3>’。
如果直至温度脉冲‘T_pulse’被禁止至低电平为止,计数信号‘cnt<0:3>’的值未达到最大值,则当温度脉冲‘T_pulse’被禁止至低电平时,计数使能信号‘cnt_en’被禁止至低电平。因此,计数器400停止对振荡信号‘osc’计数并且计数器400被复位。
如果在温度脉冲‘T_pulse’被禁止至低电平之前,计数信号‘cnt<0:3>’达到最大值(1,1,1,1),则禁止脉冲发生单元511配置为产生被使能至低电平的禁止脉冲‘dis_pulse’。
当禁止脉冲‘dis_pulse’产生时,脉冲组合单元513配置为将控制信号‘ctrl’禁止至低电平。
当控制信号‘ctrl’被使能至低电平时,输出控制单元500配置为将温度信息码信号‘T_code<0:3>’固定到最大值(1,1,1,1)。另外,当控制信号‘ctrl’被禁止至低电平时,尽管温度脉冲‘T_pulse’未被禁止至低电平,计数使能信号发生单元300配置为仍将计数使能信号‘cnt_en’禁止至低电平,
由于计数使能信号‘cnt_en’被禁止至低电平,计数器400停止对振荡信号‘osc’进行计数并且计数器400被复位。
通过补偿温度测量范围,用于补偿半导体存储装置的温度测量范围的电路可以产生精确的温度信息,使得使用计数器的温度测量电路的输出不超出温度测量范围。
虽然上面已经描述了一些实施例,但是本领域技术人员将理解,描述的实施例仅仅示例性的。因此,不应基于描述的实施例来限制在此描述的装置和方法。而是,应当仅根据所附的权利要求结合上面的描述和附图来限制在此描述的装置和方法。

Claims (14)

1.一种用于补偿半导体存储装置的温度测量范围的电路,包括:
计数使能信号发生单元,配置为:输入具有与温度成比例的脉宽的温度脉冲,并响应于控制信号,输出所述温度脉冲作为计数使能信号;
计数器,配置为:当所述计数使能信号被使能时对振荡信号进行计数,输出与所述振荡信号的计数结果相应的计数信号,并且当所述计数使能信号被禁止时被复位;
输出控制单元,配置为:响应于所述计数信号和所述温度脉冲,产生所述控制信号;并配置为:当所述控制信号被使能时输出与所述计数信号成比例的温度信息码信号,并且当所述控制信号被禁止时通过将复位的所述计数器的输出反相而输出处于与所述计数信号的最大值相应的固定电平的温度信息码信号。
2.根据权利要求1所述的电路,其中,所述计数使能信号发生单元配置为:当所述控制信号被使能时,输出与所述温度脉冲相应的计数使能信号;以及配置为:当所述控制信号被禁止时,禁止输出所述计数使能信号。
3.根据权利要求1所述的电路,其中,所述输出控制单元包括:
控制信号发生器,配置为:当接收到的计数信号达到最大值时,禁止输出所述控制信号,当接收到的计数信号低于最大值时,使能输出所述控制信号;以及
输出单元,配置为:当所述控制信号被使能时,输出与所述计数信号成比例的温度信息码信号;以及配置为:当所述控制信号被禁止时,输出处于固定电平的温度信息码信号。
4.根据权利要求3所述的电路,其中,所述控制信号发生器包括:
禁止脉冲发生单元,配置为:当所述温度信息码信号处于最大值时,产生禁止脉冲;
使能脉冲发生单元,配置为:响应于接收所述温度脉冲,产生使能脉冲;
脉冲组合单元,配置为:当输入所述禁止脉冲时,禁止所述控制信号,而当输入所述使能脉冲时,使能所述控制信号。
5.根据权利要求4所述的电路,其中,所述禁止脉冲发生单元包括:
比较部分,配置为:接收所述计数信号,以及当所述接收的计数信号等于预定值时,使能比较信号作为所述禁止脉冲;以及
脉冲发生部分,配置为:延迟输出所述比较信号作为所述禁止脉冲。
6.根据权利要求4所述的电路,其中,所述使能脉冲发生单元包括第二延迟器、第四反相器和第五反相器以及第三NAND门。
7.根据权利要求4所述的电路,其中,所述脉冲组合单元包括:
输出节点电压控制部分,配置为:当所述禁止脉冲被使能时,将外部电压施加到输出节点,当所述使能脉冲被使能时,施加所述外部电压以将所述输出节点施加到接地端;以及
锁存部分,配置为:锁存所述输出节点的电压电平,并输出已锁存的电压电平,作为所述控制信号的电压电平。
8.根据权利要求1所述的电路,所述电路还包括:温度可变脉冲发生单元,耦合到所述计数使能信号发生单元和耦合到所述输出控制单元。
9.根据权利要求8所述的电路,其中,所述温度可变脉冲发生单元配置为产生具有依赖于温度变化的脉宽的温度脉冲。
10.根据权利要求8所述的电路,其中,所述温度可变脉冲发生单元配置为产生具有随温度升高而增大的脉宽的温度脉冲。
11.根据权利要求1所述的电路,还包括耦合到所述计数器的振荡器。
12.根据权利要求11所述的电路,其中,所述振荡器配置为产生具有基本上不受温度变化影响的预定频率的振荡信号。
13.根据权利要求3所述的电路,其中,所述输出电路单元的输出单元包括多个NAND门、多个反相器和多个复用器。
14.根据权利要求3所述的电路,其中,所述输出电路单元的输出单元包括多个输出子单元,每一个输出子单元配置为:经相应的NAND门、两个反相器和复用器,输入所述控制信号和仅输入所述计数信号的单个相应比特,使得每个输出子单元仅输出所述温度信息码信号的单个比特。
CN201010100864.2A 2009-07-31 2010-01-26 用于补偿半导体存储装置的温度测量范围的电路 Active CN101989450B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090070780A KR101053530B1 (ko) 2009-07-31 2009-07-31 반도체 메모리 장치의 온도 측정 범위 보정 회로
KR10-2009-0070780 2009-07-31

Publications (2)

Publication Number Publication Date
CN101989450A CN101989450A (zh) 2011-03-23
CN101989450B true CN101989450B (zh) 2014-09-03

Family

ID=43526867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010100864.2A Active CN101989450B (zh) 2009-07-31 2010-01-26 用于补偿半导体存储装置的温度测量范围的电路

Country Status (3)

Country Link
US (1) US8248877B2 (zh)
KR (1) KR101053530B1 (zh)
CN (1) CN101989450B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016123731A1 (en) 2015-02-02 2016-08-11 Micron Technology, Inc. Apparatuses and methods for transistor protection by charge sharing
CN111934655B (zh) * 2020-07-28 2023-03-28 新华三半导体技术有限公司 一种脉冲时钟产生电路、集成电路和相关方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法
US7176711B2 (en) * 2004-04-28 2007-02-13 Hynix Semiconductor Inc. On-die termination impedance calibration device
CN101345080A (zh) * 2007-07-10 2009-01-14 富士通株式会社 振荡装置、振荡方法以及存储器装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245536B4 (de) 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US6980020B2 (en) 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100604843B1 (ko) 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100596781B1 (ko) 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
KR100670702B1 (ko) 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
KR20070069762A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 제어 회로
US7726877B1 (en) * 2007-01-23 2010-06-01 Marvell Israel (M.I.S.L.) Ltd. Method and apparatus of measuring temperature
WO2009050777A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited ドットマトリクス型の表示素子を有する表示装置およびその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法
US7176711B2 (en) * 2004-04-28 2007-02-13 Hynix Semiconductor Inc. On-die termination impedance calibration device
CN101345080A (zh) * 2007-07-10 2009-01-14 富士通株式会社 振荡装置、振荡方法以及存储器装置

Also Published As

Publication number Publication date
KR20110012880A (ko) 2011-02-09
KR101053530B1 (ko) 2011-08-03
US20110026349A1 (en) 2011-02-03
US8248877B2 (en) 2012-08-21
CN101989450A (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
KR100854463B1 (ko) 온도센서회로 및 이를 이용한 반도체 메모리 장치
CN108344527B (zh) 一种脉冲调制温度传感器的校准系统与校准方法
US9400295B2 (en) Method and devices for non-intrusive power monitoring
KR100945899B1 (ko) 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법
US20120224444A1 (en) Methods of operating dram devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US20130034121A1 (en) Semiconductor memory device including temperature test circuit
US7881139B2 (en) Semiconductor memory device with temperature sensing device and operation thereof
US11403432B2 (en) Integrated circuit for security of a physically unclonable function and a device including the same
US20050248381A1 (en) Level shift circuit
KR20120115863A (ko) 온도센서
US7479807B1 (en) Leakage dependent online process variation tolerant technique for internal static storage node
CN101989450B (zh) 用于补偿半导体存储装置的温度测量范围的电路
US9350336B2 (en) Timing compensation using the system clock
CN101923891A (zh) 半导体存储装置的温度检测电路
EP1858163B1 (en) Oscillator circuit generating oscillating signal having stable cycle
CN102623058B (zh) 非易失存储器的擦除电压产生电路及方法
KR100689711B1 (ko) 온도 센싱 회로 및 그에 따른 온도 센싱 방법
CN105280216B (zh) 半导体存储器件及其操作方法
US6778456B2 (en) Temperature detecting circuit
KR100808578B1 (ko) 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
US7110311B2 (en) Sense amplifier for reduced sense delay in low power mode
CN113223588B (zh) 位线电压读取装置
KR100718040B1 (ko) 반도체 메모리의 리프레시 주기 검출 장치 및 방법
US20030214849A1 (en) Differential voltage memory bus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant