CN101986557B - 一种利用衬底偏置效应消除运放失调电压的方法及其结构 - Google Patents
一种利用衬底偏置效应消除运放失调电压的方法及其结构 Download PDFInfo
- Publication number
- CN101986557B CN101986557B CN 201010556704 CN201010556704A CN101986557B CN 101986557 B CN101986557 B CN 101986557B CN 201010556704 CN201010556704 CN 201010556704 CN 201010556704 A CN201010556704 A CN 201010556704A CN 101986557 B CN101986557 B CN 101986557B
- Authority
- CN
- China
- Prior art keywords
- voltage
- operational amplifier
- output
- comparator
- connects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供了一种利用衬底偏置效应消除运放失调电压的方法及其结构，能有效消除运放失调电压，且不会带来额外的电容，不会影响运放的速度。其特征在于：校正时，运算放大器的两输入端接地，运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变电压Vcb，运算放大器的输出端Vout连接比较器的负极，比较器的正极接入基准电压V，比较器的输出连接减数器，单个时钟周期T内，比较器的正极电压值小于负极电压值，输出为0，减数器减1，对应输出的数值通过控制电压型数模转换器控制可变电压Vcb的数值，进而调小Vout，直至Vout＜V，此时比较器的输出为1，减数器停止减数，从而电压型数模转换器的电压Vcb数值保持不变。
Description
技术领域
本发明涉及CMOS工艺下的运算放大器的技术领域，其具体为一种利用衬底偏置效应消除运放失调电压的方法，本发明还提供了使用该方法的结构。
背景技术
CMOS工艺发展突飞猛进，以其低廉的价格，低功耗，高集成度成为当今最重要的芯片生产工艺。基于CMOS工艺的各种应用领域的产品层出不穷。运算放大器作为电子系统的一个基本的模块，有着广泛的应用，其自身性能很大程度上影响着系统的性能。
理想的运放，各器件是对称，但在CMOS生产工艺中，由于制造工艺的波动，元器件间会有差异，这些差异导致了运放的不完美对称，产生了失调电压。。在CMOS生产工艺中，普通面积的运放失调电压的典型值10mV～30mV，在很多运用场合中是无法容忍的。如图1运放在某种运用中，输入和输出短接作缓冲器，如果运放没有失调电压，Vof的值为0，则Vout和Vin的值相等。但由于运放失调电压的存在，使得Vout和Vin的值不等，相差失调电压的值，这在高精度应用中，无法容忍，会导致系统的性能下降。
一个MOS管有栅（G）、源（S）、漏（D）、衬底（B）四个端口，或称四极，如图2中所示，这四极的电压都对MOS管的电学性能产生影响和控制。图3是CMOS电路中常见的PMOS输入折叠式共源共栅放大器的拓扑结构，Vc，Vcb是输入PMOS管的阱电压，也就是B极的衬底电压。利用衬底偏置效应，改变衬底电压，可以改变MOS管的阈值电压Vth，从而改变管子的特性。由于在实际的生产工艺中，各个MOS管间会有偏差，这些偏差将给运放带来失调电压。
目前为了解决上述矛盾，主要采用以下的方法：
1） 增大输入管的面积，使输入管匹配的更好。然而这种方法会使输入管的输入电容变大，加重对前面电路的负载，降低电路的速度；
2） 版图上采用复杂的对称画法，使输入管匹配的更好。只能一定程度的减小运放的失调电压，但无法根除运放的失调电压。复杂的画法会使连线复杂，增加寄生电容，降低电路的速度；
3） 使用两相时钟消除，这种方法常用在离散开关电容信号中，无法用在连续信号中，限制了应用的场合；
4） 使用附加电流源，通过调节电流源来消除失调电压。增加了多余的电路，增加了寄生电容，降低电路的速度。
发明内容
针对上述问题，本发明提供了一种利用衬底偏置效应消除运放失调电压的方法，通过该方法能有效消除运放失调电压，且不需增加运放主体电路的器件，进而不会带来额外的电容，不会影响运放的速度。
一种利用衬底偏置效应消除运放失调电压的方法，其技术方案是这样的：其包括运算放大器，其特征在于：校正时，运算放大器的两输入端接地，所述运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变电压Vcb，所述运算放大器的输出端Vout连接比较器的负极，所述比较器的正极接入基准电压V，所述比较器的输出连接减数器，单个时钟周期T内，所述比较器的正极电压值小于负极电压值，输出为0，所述减数器减1，对应输出的数值通过控制电压型数模转换器控制所述可变电压Vcb的数值，进而调小Vout，直至Vout＜V，此时所述比较器的输出为1，所述减数器停止减数，从而所述电压型数模转换器的电压Vcb数值保持不变，校正结束，之后工作电压Vinp、Vinn分别接入所述运算放大器的两输入端，所述运算放大器的输出端连接芯片的元器件，进入正常使用状态。
其进一步特征在于：所述减数器输出的数值所对应的所述可变电压Vcb的数值对应于其数值呈递减趋势；
所述运算放大器的负极端刚开始接的电压为定值电压Vc加上预设调整电压ΔV，所述预设调整电压ΔV为根据运放失调电压的典型值预估得到的数值；
所述基准电压V最优数值为VDD/2。
一种使用衬底偏置效应消除运放失调电压方法的结构，其特征在于：其包括运算放大器，所述运算放大器的两输入端通过可选择开关接地、或连接工作电压，所述运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接电压型数模转换器的输出电压，所述运算放大器的输出端连接比较器的负极，所述比较器的正极连接基准电压V，所述比较器连接N位减数器，所述N位减数器外接时钟输入，所述减数器的输出端连接所述电压型数模转换器。
其进一步特征在于：所述工作电压包括Vinn和Vinp，所述工作电压Vinn通过控制输入为1的mos开关连接所述运算放大器的负极端，所述工作电压Vinp通过控制输入为1的mos开关连接所述运算放大器的正极端；所述运算放大器的正极、负极输入端分别通过控制输入为0的mos开关接地；
所述运算放大器的输出端分别连接控制输入为1的mos开关、控制输入为0的mos开关，所述控制输入为1的mos开关的输出端连接芯片内的元器件，所述控制输入为0的mos开关的输出端连接所述比较器的负极；
所述比较器的正极电压大于负极电压，比较器输出1，即高电平，当比较器的正极电压小于负极电压，比较器输出0，即低电平。
采用上述方法后，校正过程中，在单位时间周期内通过不断的降低可变电压Vcb，最终使得运算放大器输出电压Vout＜基准电压V，从而基本消除运放失调电压，并保持此时的Vcb不变，校正结束后将运算放大器的输入端、输出端电压接入到正常工作的环路中，通过该方法能有效基本消除运放失调电压，可以使运放失调电压减小到小于100微伏，且不需增加运放主体电路的器件，进而不会带来额外的电容，不会影响运放的速度。
附图说明
图1为运放输入失调电压示意图；
图2为MOS管的结构示意图；
图3为现有的运放拓扑结构示意图；
图4为本发明的结构示意框图；
图5为本发明的运算放大器的连接结构示意图。
具体实施方式
一种利用衬底偏置效应消除运放失调电压的方法，见图4、图5，其包括运算放大器，校正时，运算放大器的两输入端接地，运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变电压Vcb，运算放大器的输出端Vout连接比较器的负极，比较器的正极接入基准电压V，比较器的输出连接减数器，单个时钟周期T内，比较器的比较器正极小于负极，输出为0，减数器减1，减数器对应输出的数值通过控制电压型数模转换器控制可变电压Vcb的数值，进而改变Vout，直至Vout＜V，此时比较器的输出为1，减数器停止减数，电压型数模转换器的电压Vcb数值保持不变，校正结束，之后工作电压Vinp、Vinn分别接入运算放大器的两输入端，运算放大器的输出端连接芯片的元器件。减数器输出的数值所对应的可变电压Vcb的数值对应于其数值呈递减趋势；运算放大器的负极端刚开始接的电压为定值电压Vc加上预设调整电压ΔV，预设调整电压ΔV为根据运放失调电压的典型值预估得到的数值；基准电压V最优数值为VDD/2。
一种使用衬底偏置效应消除运放失调电压方法的结构，见图4、图5：其包括运算放大器，运算放大器的两输入端通过可选择开关接地、连接工作电压，运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接电压型数模转换器，运算放大器的输出端连接比较器的负极，比较器的正极连接基准电压V，比较器连接N位减数器，N位减数器外接时钟输入，减数器的输出端连接电压型数模转换器；工作电压Vinn通过控制输入为1的mos开关连接运算放大器的负极端，工作电压Vinp通过控制输入为1的mos开关连接运算放大器的正极端；运算放大器的正极、负极输入端分别通过控制输入为0的mos开关接地；运算放大器的输出端分别连接控制输入为1的mos开关、控制输入为0的mos开关，控制输入为1的mos开关的输出端连接芯片内的元器件，控制输入为0的mos开关的输出端连接比较器的负极；比较器的正极电压大于负极电压，比较器输出1，即高电平，当比较器的正极电压小于负极电压，比较器输出0，即低电平。
其工作原理如下：芯片上电，运算放大器的输入端均接地，N位减数器置位，N位输出全为1，N位减数器控制的电压型数模转换器此时输出相应的最大电压，也是初始电压Vc+ΔV。设定基准电压V为VDD/2，运放的一个输入管的衬体电压接Vc，运算放大器的输出为VDD，VDD和VDD/2比较使得比较器输出CO为0。当比较器输出为0送往N位减数时，N位减数执行减数操作。当N位减数执行减数操作，它的输出减小，使得以计数器输出作为输入的电压型数模转换器输出电压也减小，即衬体偏置受控电压Vcb减小。当Vcb电压减小，运算放大器的输出也减小。只要运算放大器输出电压未降到VDD/2时，比较器输出为0，减数器继续执行减数操作，电压型数模转换器输出电压Vcb减小，运算放大器输出电压继续下降。当运算放大器输出电压降到小VDD/2时，比较器输出CO为1，减数器停止减数操作，并把此时减数器的值记录下 来，保持不变，数模转换器输出电压Vcb就保持不变。此后，工作电压Vinp、Vinn分别接入运算放大器的两输入端，运算放大器的输出端连接芯片的元器件。
Claims (8)
1.一种利用衬底偏置效应消除运放失调电压的方法，其包括运算放大器，其特征在于：校正时，运算放大器的两输入端接地，所述运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接可变电压Vcb，所述运算放大器的输出端Vout连接比较器的负极，所述比较器的正极接入基准电压V，所述比较器的输出连接减数器，单个时钟周期T内，所述比较器的正极电压值小于负极电压值，输出为0，所述减数器减1，对应输出的数值通过控制电压型数模转换器控制所述可变电压Vcb的数值，进而调小Vout，直至Vout＜V，此时所述比较器的输出为1，所述减数器停止减数，从而所述电压型数模转换器的电压Vcb数值保持不变，校正结束，之后工作电压Vinp、Vinn分别接入所述运算放大器的两输入端，所述运算放大器的输出端连接芯片的元器件，进入正常使用状态。
2.根据权利要求1所述的一种利用衬底偏置效应消除运放失调电压的方法，其特征在于：所述减数器输出的数值所对应的所述可变电压Vcb的数值对应于其数值呈递减趋势。
3.根据权利要求1所述的一种利用衬底偏置效应消除运放失调电压的方法，其特征在于：所述运算放大器的负极端刚开始接的电压为定值电压Vc加上预设调整电压ΔV，所述预设调整电压ΔV为根据运放失调电压的典型值预估得到的数值。
4.根据权利要求1所述的一种利用衬底偏置效应消除运放失调电压的方法，其特征在于：所述基准电压V数值为VDD/2。
5.一种使用衬底偏置效应消除运放失调电压方法的结构，其特征在于：其包括运算放大器，所述运算放大器的两输入端通过可选择开关接地、或连接工作电压，所述运算放大器的两个PMOS管中，一个PMOS管的衬底电压接入定值电压Vc，另一个PMOS管的衬底电压连接电压型数模转换器的输出电压，所述运算放大器的输出端连接比较器的负极，所述比较器的正极连接基准电压V，所述比较器连接N位减数器，所述N位减数器外接时钟输入，所述减数器的输出端连接所述电压型数模转换器。
6.根据权利要求5所述的一种使用衬底偏置效应消除运放失调电压方法的结构，其特征在于：所述工作电压包括Vinn和Vinp，所述工作电压Vinn通过控制输入为1的mos开关连接所述运算放大器的负极端，所述工作电压Vinp通过控制输入为1的mos开关连接所述运算放大器的正极端；所述运算放大器的正极、负极输入端分别通过控制输入为0的mos开关接地。
7.根据权利要求6所述的一种使用衬底偏置效应消除运放失调电压方法的结构，其特征在于：所述运算放大器的输出端分别连接控制输入为1的mos开关、控制输入为0的mos开关，所述控制输入为1的mos开关的输出端连接芯片内的元器件，所述控制输入为0的mos开关的输出端连接所述比较器的负极。
8.根据权利要求7所述的一种使用衬底偏置效应消除运放失调电压方法的结构，其特征在于：所述比较器的正极电压大于负极电压，比较器输出1，即高电平，当比较器的正极电压小于负极电压，比较器输出0，即低电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010556704 CN101986557B (zh) | 2010-11-24 | 2010-11-24 | 一种利用衬底偏置效应消除运放失调电压的方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010556704 CN101986557B (zh) | 2010-11-24 | 2010-11-24 | 一种利用衬底偏置效应消除运放失调电压的方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101986557A CN101986557A (zh) | 2011-03-16 |
| CN101986557B true CN101986557B (zh) | 2013-01-30 |
Family
ID=43710870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010556704 Active CN101986557B (zh) | 2010-11-24 | 2010-11-24 | 一种利用衬底偏置效应消除运放失调电压的方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101986557B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103616556B (zh) * | 2013-11-22 | 2017-01-18 | 矽力杰半导体技术(杭州)有限公司 | 用于同步降压型变换器的过零检测电路及检测方法 |
| CN107346960B (zh) * | 2017-06-15 | 2020-07-07 | 西安华泰半导体科技有限公司 | 一种基于调节有源负载的低失调运算放大器 |
| CN107342740B (zh) * | 2017-06-15 | 2020-07-07 | 西安华泰半导体科技有限公司 | 一种通过逐次逼近方式校正运放失调的电路 |
| CN107370463B (zh) * | 2017-06-15 | 2023-09-01 | 西安华泰半导体科技有限公司 | 一种基于背栅效应与沟道长度调制效应的失调自校正运放 |
| CN107346959B (zh) * | 2017-06-15 | 2020-08-21 | 西安华泰半导体科技有限公司 | 一种针对输出工作点进行失调电压校正的运算放大器 |
| CN108718196B (zh) * | 2018-08-01 | 2023-08-08 | 武汉韦尔半导体有限公司 | 一种应用于音圈马达驱动芯片的运放失调自校准电路 |
| CN113131886B (zh) * | 2020-01-15 | 2022-10-14 | 圣邦微电子（北京）股份有限公司 | 一种运算放大器 |
| CN114448407B (zh) * | 2022-04-11 | 2022-06-21 | 广州瀚辰信息科技有限公司 | 开关装置及反馈电阻电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988689A (en) * | 1975-02-07 | 1976-10-26 | National Semiconductor Corporation | Offset corrected amplifier |
| US5061900A (en) * | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
| US20060232335A1 (en) * | 2005-04-19 | 2006-10-19 | Princeton Technology Corporation | Method for single-end offset compensation of an operational amplifier |
| CN101083451A (zh) * | 2006-05-31 | 2007-12-05 | 中国科学院微电子研究所 | 一种数字自动校准运放失调电压电路及其方法 |
| CN201893756U (zh) * | 2010-11-24 | 2011-07-06 | 无锡思泰迪半导体有限公司 | 一种利用衬体偏置效应消除运放失调电压的结构 |
-
2010
- 2010-11-24 CN CN 201010556704 patent/CN101986557B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988689A (en) * | 1975-02-07 | 1976-10-26 | National Semiconductor Corporation | Offset corrected amplifier |
| US5061900A (en) * | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
| US20060232335A1 (en) * | 2005-04-19 | 2006-10-19 | Princeton Technology Corporation | Method for single-end offset compensation of an operational amplifier |
| CN101083451A (zh) * | 2006-05-31 | 2007-12-05 | 中国科学院微电子研究所 | 一种数字自动校准运放失调电压电路及其方法 |
| CN201893756U (zh) * | 2010-11-24 | 2011-07-06 | 无锡思泰迪半导体有限公司 | 一种利用衬体偏置效应消除运放失调电压的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101986557A (zh) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101986557B (zh) | 一种利用衬底偏置效应消除运放失调电压的方法及其结构 | |
| Lee et al. | Design of low-power analog drivers based on slew-rate enhancement circuits for CMOS low-dropout regulators | |
| CN108508951B (zh) | 一种无片外电容的ldo稳压器电路 | |
| CN106712730B (zh) | 一种可调节信号且可编程的增益放大器 | |
| CN101471632B (zh) | 环路增益可控的自偏置低压运算跨导放大器电路 | |
| Lai et al. | A fully on-chip area-efficient CMOS low-dropout regulator with fast load regulation | |
| CN106292824B (zh) | 低压差稳压器电路 | |
| JPH0927722A (ja) | ゲイン可変増幅装置 | |
| US8610422B2 (en) | Dynamic biasing of an amplifier using capacitive driving of internal bias voltages | |
| CN107482722B (zh) | 一种恒流充电器电路 | |
| CN103518323B (zh) | 自动归零偏差缓冲放大器及其自动归零偏差校正的方法 | |
| US20100321094A1 (en) | Method and circuit implementation for reducing the parameter fluctuations in integrated circuits | |
| CN102394634B (zh) | 数模混合控制体偏置型c类反相器 | |
| CN201893756U (zh) | 一种利用衬体偏置效应消除运放失调电压的结构 | |
| CN202711106U (zh) | 一种内置补偿电容的线性电压调整器 | |
| Zhou et al. | An output-capacitorless low-dropout regulator with high slew rate and unity-gain bandwidth | |
| CN103107791A (zh) | 带宽恒定的增益线性可变增益放大器 | |
| CN108733129B (zh) | 一种基于改进型负载电流复制结构的ldo | |
| CN203812133U (zh) | 一种基于dc-dc的带隙基准电路结构 | |
| CN102447845B (zh) | 一种红外焦平面阵列读出电路及其自适应功耗调整方法 | |
| CN105425008A (zh) | 物联网高灵敏度磁性传感器采样电路 | |
| CN212649430U (zh) | 一种电压比较器电路 | |
| CN105676939B (zh) | 应用于无线充电控制芯片的可调精确过温保护电路 | |
| CN210005943U (zh) | 一种输出电压可调的基准电压源 | |
| CN203813663U (zh) | 用于开关电源转换器的自适应升压充电电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221219 Address after: No. 295, Building 17, No. 2723, Fuchunwan Avenue, Chunjiang Street, Fuyang District, Hangzhou, Zhejiang, 310000 Patentee after: Hangzhou Sitai Microelectronics Co.,Ltd. Address before: Room 1109, Software Park, No. 16, Changjiang Road, New District, Wuxi City, Jiangsu Province, 214028 Patentee before: STEADICHIPS Inc. |