CN101965631B - 电子或空穴自旋的控制和读出 - Google Patents

电子或空穴自旋的控制和读出 Download PDF

Info

Publication number
CN101965631B
CN101965631B CN2009801083102A CN200980108310A CN101965631B CN 101965631 B CN101965631 B CN 101965631B CN 2009801083102 A CN2009801083102 A CN 2009801083102A CN 200980108310 A CN200980108310 A CN 200980108310A CN 101965631 B CN101965631 B CN 101965631B
Authority
CN
China
Prior art keywords
grid
spin
gate
foreign atom
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801083102A
Other languages
English (en)
Other versions
CN101965631A (zh
Inventor
安德里亚·莫雷洛
安德鲁·史蒂夫·德祖瑞克
汉斯-格列戈尔·许布尔
罗伯特·格雷厄姆·克拉克
劳伦斯·亨利·威廉斯·范·贝韦雷恩
洛伊德·克里斯托弗·伦纳德·霍伦贝格
大卫·诺曼·贾米森
克里索弗·埃斯科特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinnan Innovation Co., Ltd.
Original Assignee
Qucor Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2008900616A external-priority patent/AU2008900616A0/en
Application filed by Qucor Pty Ltd filed Critical Qucor Pty Ltd
Publication of CN101965631A publication Critical patent/CN101965631A/zh
Application granted granted Critical
Publication of CN101965631B publication Critical patent/CN101965631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N24/00Investigating or analyzing materials by the use of nuclear magnetic resonance, electron paramagnetic resonance or other spin effects
    • G01N24/10Investigating or analyzing materials by the use of nuclear magnetic resonance, electron paramagnetic resonance or other spin effects by using electron paramagnetic resonance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Evolutionary Computation (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及用于控制和读出硅中的单杂质的电子或空穴自旋。该器件包括硅衬底,在所述硅衬底中有一个或多个欧姆接触区域。绝缘区域,位于所述衬底的顶部。第一势垒栅和第二势垒栅,被隔开以隔离出小的电荷区域,从而形成单电子晶体管(SET)岛。第三栅,与所述第一势垒栅和所述第二势垒栅重叠,但与所述第一势垒栅和所述第二势垒栅绝缘,所述第三栅能够在所述第三栅之下的衬底中产生栅诱导电荷层(GICL)。第四栅,紧靠单杂质原子,所述杂质原子被封在所述衬底中所述GICL的区域之外,但足够接近所述GICL的区域以允许在栅电势的控制下,主要是在所述第四栅的栅电势的控制下,所述杂质原子与所述SET岛之间的依赖于自旋的电荷隧穿。在使用中,第三栅或第四栅还用作用于控制所述杂质原子的单电子或空穴的自旋的电子自旋共振(ESR)线。另一方面本发明涉及一种使用该器件的方法。

Description

电子或空穴自旋的控制和读出
技术领域
本发明涉及一种电子器件,用于控制和读出硅中单杂质的电子或空穴自旋。另一方面,本发明涉及一种使用该器件的方法。
背景技术
在通向建立可升级的硅基量子计算机的路途上,已经实现了几个重要的里程碑。最重要的有:允许在硅中精确地放置单独的磷原子的单离子注入技术的开发[1];将先进的纳米制备、微波和低温技术应用于具有接近量子极限的电荷灵敏度的单电子晶体管(rf-SET)的生产和特征化[2];通过将单离子注入和SET技术结合获得的对单电子在单独的磷施主之间迁移的控制和检测[3];以及用于通用容错量子计算和误差阈后续分析的量子器件结构的布局[4,5]。
另外,最近已经论证了向小MOSFET的沟道中的杂质局部施加强微波场,并通过电检测磁共振(EDMR)来检测受驱动的电子自旋跃迁的能力[6]。
现将参见图1、图2和图3更详细地描述现有技术。
基于MOS的硅量子点和RF-SET
首先参见图1(a)和图1(c),基于MOS的硅量子点结构10包括近本征、高电阻率的硅衬底12。器件的两侧是提供与器件的欧姆接触的磷扩散n+区的区域14和16。在表面上热生长5nm厚的SiO2层18。使用电子束光刻(EBL)、金属热蒸发和剥离在该绝缘氧化层18的顶部制备两个势垒栅20和22。势垒栅20和22中的每一个宽约30nm,且势垒栅20和22之间的间隔小于40nm。使用氧等离子体对势垒栅进行部分氧化,以在它们的表面上形成几个纳米厚的绝缘层24和26。
在第二次EBL阶段期间,将顶栅28与势垒栅20和22对准,并再次进行热蒸发和剥离。顶栅28在横跨两个较低的栅20和22的顶部之处具有窄颈区,这仅在图1(a)中可见。
使顶栅28正向偏置,以在SiO2层18下形成栅诱导电荷层(GICL)29;n+杂质区域为堆积层提供电荷。通过进一步降低势垒栅的电势,我们在栅之间隔离出GICL的一小部分,并获得量子点30,量子点30至引线的耦合可以容易地由势垒栅20和22调节[7]。图1(b)中示出了单个量子点的偏压谱的示例。
这种量子点具有大荷电能量,并且在被连接到共振LC储能电路时能够用作rf-SET。在这种方式下,还未充分优化的SET实现了等于或大于典型铝SET[2]的10μe/(Hz)1/2量级的电荷灵敏度[8]。这种异常高的电荷灵敏度使得能够以10μs的测量时间测量电子的等于1%的电荷迁移。
在器件被插入储能电路时,从反射微波功率的调制中,参见图1(e),获得改变顶栅的电势时的库仑阻塞峰图1(d)。通过将器件偏置在库仑峰的最陡的坡上得到的电荷灵敏度优于10μe/(Hz)1/2[7,8]。
与更普通的Al-SET相比,Si-SET具有几个重要的优点。首先,由于其不需要双角度蒸发,因此其制备完全是MOS兼容的。第二,薄(且不可调)Al2O3隧道结由通过栅电势被控制的可调节势垒所取代,这也降低了由于无法控制的或随机的静电荷而导致的器件脆弱性。第三,Si-SET在1T量级的磁场中不会遭受操作困难,而Al-SET则会经历从超导到正常状态的转变。第四,Si-SET对干扰Al-SET器件的大多数电荷偏移噪声具有免疫力[9]。
借助通过单杂质的共振隧穿的输运
我们能够想出的使用上述基于MOS的结构来研究单独的杂质的最简单的结构是,在势垒栅下注入单杂质44的、截断GICL 29的单个隧道势垒20/22,如图2中的概图。该器件可以被认为是图1的Si量子点的“一半”再加上势垒栅之下的杂质。
在改变电荷的隧穿势垒的高度时,势垒栅还具有使杂质能级与引线的费米能级EF共振的功能,参见图2(c)。在存在磁场的情况下,还可以分辨出塞曼分裂的杂质态。通过施加小的源-漏偏压并以与GICL的费米能级共振来调节杂质能级,我们期望观察到非常尖的电导率峰,如近期对finFET[10]和肖特基器件[11]的类似实验中所论证的。图2(d)中示出在这种类型的器件中第一次观察到这种电导率峰。
通过使用外部磁场来诱导电子或空穴自旋态(“下旋”64,|↓>,和“上旋”66,|↑>)的塞曼分裂,我们还可以论证依赖于自旋的隧穿,参见图2(c),这是自旋量子位态的单次测量的必要因素。我们注意到,由于荷电效应,共振电荷隧穿是顺序发生的,也就是说,一次只有一个电荷能够穿过杂质能级从而穿越势垒。因此,必须注意确保隧道势垒的透明度足以产生可测量的电流。我们的目标在于约100ns的隧穿时间对应于约1pA的电流。图2(c)中的图涉及杂质原子是施主,且载流子是电子:在受主原子和空穴的情况下能带图应当被镜像。
杂质上的局部电子自旋共振(ESR)的论证
自旋量子位的量子态的相干操控需要施加具有与自旋态的塞曼分裂相匹配的微波场。近期还通过制备其顶栅52具有以下双重功能的MOS结构50论证了对小数目杂质执行局部ESR[6]的能力:(i)在MOSFET沟道中诱导GICL,和(ii)供应微波场,参见图3(a)。为了供应微波场,栅52被成形为由短路所终止的共面传输线。除了诱导GICL所需的DC偏压外,微波电容器还允许将微波激发施加至该线。这种配置在MOSFET的沟道中产生最大的磁场,以及零(微波)电场。
在敏感区域不存在微波电场对于保证电荷敏感器件的正确操作来说至关重要。由于没有共振结构,因此该ESR线可以在非常宽的频率范围(约10MHZ至约50GHz)内使用。
为了检验局部ESR线的效果,我们进行了EDMR实验,在该实验中,沟道中具有P施主的导电电子的微弱但可测量的依赖于自旋的散射[12],允许通过测量MOSFET的电导来连续监控电子自旋极化。如图3(b)所示,我们能够观察到P施主的ESR的所有预期特征,并且(首次)能够将这种类型的研究扩展到毫开尔文的温度状况[6]。注意对电子自旋和31P核子之间的相互作用所导致的超精细分裂共振峰的分辨能力。这认证了这种设计的极好的灵敏度。
下一里程碑是硅中单杂质的电子或空穴自旋的相干控制和读出。在GaAs量子点中已经成功认证了两种方法:用于电子自旋态的单次读出的自旋-电荷转换[13],以及用于自旋态的相干操控的局部电子自旋共振(ESR)[14]。除了硅器件中的那些认证之外,还没有完成的另一因素是用于到单杂质的依赖于自旋的隧穿和自单杂质的依赖于自旋的隧穿的最优电荷池。到目前为止,对该因素的关注已经指向纳米尺寸的硅化铂肖特基接触。
发明内容
本发明涉及用于控制和读出硅中的单杂质原子的电子或空穴自旋的电子器件,包括:
硅衬底,在所述硅衬底中有一个或多个欧姆接触区域。
绝缘区域,位于所述衬底的顶部。
第一势垒栅和第二势垒栅,被隔开以隔离出小的电荷区域,从而形成单电子晶体管(SET)岛。
第三栅,与所述第一势垒栅和所述第二势垒栅重叠,但与所述第一势垒栅和所述第二势垒栅绝缘,所述第三栅能够在所述第三栅之下的衬底中产生栅诱导电荷层(GICL)。
第四栅,紧靠单杂质原子,所述杂质原子被封在所述衬底中所述GICL的区域之外,但足够接近所述GICL的区域以允许在所述第四栅的电势的控制下,所述杂质原子与所述SET岛之间的依赖于自旋的电荷隧穿。
其中,第三栅或第四栅还用作用于控制所述杂质剂的单电子或空穴的自旋的电子自旋共振(ESR)线。
除了体积小并简单以外,所提出的结构在使用SET岛为自旋检测提供电荷池的思想方面确实具有创新性。在单个MOS器件中合并电荷池、局部ESR和电荷传感器的概念,在可升级量子计算的平面结构的布局灵活性方面清楚地构成了极大的优点。
敏感区域中的电场小到足以不扰乱SET操作的体ESR腔的设计是个极大的挑战,因此,设计该器件中的局部ESR以克服这种困难。
该器件还具有与主要材料包括硅和铝(及其氧化物)的工业MOS技术可以兼容的优点。该器件还与我们的用于注入单个离子以用作试验器件的电子自旋量子位的宿主的方法相兼容。
此外,该器件通过局部ESR控制量子位(电子或空穴自旋)的能力,意味着不需要对单独的杂质进行斯塔克位移以选择哪一个与全局微波场共振。因此,在先前提议的结构中所必需的“A-栅”[15]可能可以除去。
在一种配置中,所述第四栅除通过其静电势控制电荷的隧穿之外,还提供所述ESR线。
在一替代的配置中,所述第三栅除在所述衬底中产生所述GICL之外,还提供所述ESR线。在这种情况下,所述第四栅仍然通过其静电势控制电荷的隧穿。
在本发明的另一方面,是一种使用电子器件的方法,包括以下步骤:
对所述ESR线使用受控的微波脉冲来操控杂质电荷的自旋。
使用所述第三栅产生栅诱导电荷层(GICL)。
通过所述第四栅上的静电势来控制电荷从所述杂质原子到GICL SET岛的隧穿。
以及控制所述SET的操作。
所述SET岛可以使用所述势垒栅来限定。所述SET的操作可以使用第一栅、第二栅和第三栅来控制。
附图说明
以上已参考以下附图对现有技术进行了描述:
图1示出硅量子点器件。
图1(a)是量子点的扫描电子显微镜(SEM)图像。
图1(b)是量子点的偏压谱。
图1(c)是器件的示意性截面图。
图1(d)是作为顶栅电压的函数的SET电导。
图1(e)是储能电路针对SET的两个不同偏压点的rf响应。
图2示出在势垒中具有杂质的单个势垒堆积层器件。
图2(a)是平面图。
图2(b)是截面图。
图2(c)是示意性能带图。
图2(d)是示出借助电荷通过单杂质原子的共振隧穿所获得的电导峰的初步测量,以及它们在指示自旋能级的塞曼分裂的磁场中的偏移。
图3示出电子检测磁场共振(EDMR)器件。
图3(a)是器件的SEM图像。
图3(b)是示出在T=4K和220mK、激发频率f=30GHz下P施主对源-漏电流的共振微波吸收效果。
现在将参考以下附图描述本发明的示例:
图4示出本发明的第一示例。
图4(a)是第一器件结构的平面图。
图4(b)是器件的能带图的图解。
图4(c)是示出单电荷在杂质原子与SET岛之间的隧穿效应的初步测量。
图5示出本发明的第二示例。
图5(a)是第一器件结构的平面图。
图5(b)是器件的能带图的图解。
图6是针对2×CTAP3结构的硅中逻辑栅的架构方案的平面图。
图7是示出多个逻辑栅的架构的升级版的平面图。
具体实施方式
现在参见图4(a),图4(a)示出了用于控制和读出单杂质的电子或空穴自旋的完整器件60;记住,在硅中的单杂质原子的电子或空穴自旋中可以实现量子位。有多种技术可以用于插入单个施主,例如,可以应用美国专利No.7,176,066和美国专利No.7,061,008中所描述的技术。
该器件包括用于对单独放置的杂质与池之间的电荷迁移进行单次检测的如图1(a)和图1(c)中所示的Si-SET。在这种情况下,杂质位置44位于Si-SET岛的前面。同样,顶栅28具有朝杂质位置44突出的延伸岛62。结果,SET中的GICL 30被使得离注入的杂质44足够近,以允许电荷在它们之间(依赖于自旋)进行隧穿。SET岛30本身除其通常的作用外,还用作用于到杂质或自杂质进行依赖于自旋的电荷隧穿的池。
附加的金属栅52提供在杂质位置44上方行进的局部ESR线,以施加静电势和微波磁场,如图3中所示。因此,栅52提供局部微波激发和DC偏压,以提高杂质态的能量。应当理解,延伸岛62不需要为了器件操作而与ESR线52重叠。
单电子或空穴自旋的控制和读出
ESR线52上的静电势用于使塞曼分裂的电子或空穴自旋能级64和66相对于池68的费米能级发生偏移。如图4(b)所示,当池的费米能级处于基态(下旋)与电子或空穴自旋激发(上旋)态之间的一半[13]时,获得自旋-电荷转换。图4(b)(和下面的图5(b))中的图涉及使用施主原子和使用电子作为载流子而实现的器件的情况:在受主原子和空穴的情况下能带图应当被镜像。
由于池30的作用在这里通过SET岛发挥,因此其载流子态密度是不连续的(如同在体金属中),而是显示出间隔取决于岛的大小和静电势的离散能级。只要由外部磁场诱导的电子或空穴自旋态64和66的塞曼分离远大于岛的能级间隔,就仍然满足在杂质和池之间实现依赖于自旋的隧穿的条件。另外,能够发生隧穿的精确能级也取决于岛的荷电能量。为了简洁起见,图4(b)的图中省略了所有这些精细方面。
电荷迁移的单次检测等同于量子位态的投影测量。由于电荷直接隧穿到SET岛上,因此预计电荷迁移信号的幅度会很大,达电子的10%量级,这通过我们的SET是容易单次检测到的。杂质与池之间的隧穿时间需要长于约1μs的测量时间,需要比图2(c)中的输运实验所使用的势垒的透明度小的势垒。
图4(c)示出论证了SET电导由于杂质原子和SET之间的电荷迁移而改变的初步实验。通过SET的电流显示出作为Vtopgate的函数的周期性峰值。通过改变Vplunger,达到电子从SET岛隧穿至空位施主的点80,导致SET的电导图案的大偏移。
通过向ESR线52施加诱导自旋态的Rabi震荡的受控微波脉冲,可以实现量子位态的相干操控[14]。
由于杂质44接近于SET,因此在敏感区域中不存在微波场的电分量至关重要。设计具有线的短路终端的局部ESR技术来实现该目标。
图4(b)是沿平面图(a)所示的虚线70的能带图。(注意该图关于器件的布局侧向翻转)。对ESR线52使用受控微波脉冲来初始化杂质电子或空穴的自旋。电荷从杂质44到GICL 30的隧穿由ESR线52上的静电势72控制,ESR线52具有到杂质的最强耦合。另外三个栅对杂质能级的影响尽管不是零但比在这里作为第四栅的ESR线对杂质能级的影响要弱。SET在源与漏14/16之间的电导由势垒栅20/22、顶栅28以及杂质44上存在或不存在电荷来控制。
现在参见图5来解释器件的一种替代结构。在这种结构中,SET的顶栅28/52被成形为提供ESR线52以及Si-SET顶栅28功能。两个势垒栅20和22保持相同,并且杂质位置位于附加栅90之下靠近GICL 30的位置。栅90充当第四栅,通过提供静电势来控制电荷从杂质44到GICL 30的隧穿。
在任一情况下,都有多种不同的方法可用于读出耦合到单独的磷施主的SET态:
第一、通过测量由SET形成(其对地的电容和附加的电感器)的共振储能电路所反射的功率来推导出SET的电阻。使用这种技术,共振器的Q-因子给出限制带宽,通常为10MHz。在激发幅度与SET荷电能量具有可比性时,获得最大信噪比。结果,可以实现快速读出,但对于高精度的自旋读出,还存在对载流子功率的限制[17]。
第二、SET的漏可以在室温下连接到低噪声的电流预放大器(I→V转换器)。这是一种很简单的方法,但由于连接电缆的电容与预放大器的输入电阻形成RC低通滤波器,因此会强加噪声带宽的折衷。结果,性能好到低于约100μs,但难以测量到低于10μs。
对这种局限性的解决方案是在低温下接近于该器件安装缓冲级,例如,在1K下运行的高电子迁移率晶体管(HEMT)可以AC耦合到预放大器。使用这种配置,测量时间可以下降到小于1μs,但可能会在HEMT和SET之间有反作用以及发热和噪声问题[18],[19]。
可能的优选方案涉及使用低温比较器。这利用了SET的数字操作在其对电子迁移的响应中的优势:其输出在零和最大电导之间跳跃。比较器将SET电流与基准值进行比较,以产生电荷,从而产生施主的自旋态。这种数字比较可以以兼容低温操作的CMOS技术建立,并且SET和比较器可以建立在同一芯片上,以消除电容问题。读出时间可快达1ns,且还具有额外的优点:读出电路可以集成在支持量子位器件的同一硅片上[20]。
可升级的QC架构和CTAP
图4和图5中兼容MOS的自旋量子位器件的新结构会适用于2D可升级的基于单杂质的硅量子计算机架构[4],其中使用通过绝热通道的相干输运(CTAP)来运送电荷[16]。图6针对2×CTAP3结构示出硅中逻辑栅的架构方案,包括两个图4的电路60用于读出操作。
在链锁末端的杂质44处初始化量子位,量子位态的编码92在该处执行。然后,CTAP栅94被激发以在相互作用区域96中向内部杂质46运送电荷。对于CTAP序列来说,需要离子化的杂质48,并一直保持离子化的杂质48不被占据。通过增加额外的离子化杂质48可以加长CTAP链锁(CTAP5,7,...),而不需要额外的CTAP栅94。“J-栅”98调节交换相互作用,以执行2-量子位逻辑栅。最后,另一CTAP序列将电荷带回链锁末端,自旋态在链锁末端由SET 60通过自旋-电荷转换方法来测量。
图7示出在具有三个相互作用区域96的升级电路中如何使用图6的配置。组合ESR-池-SET器件的合并也是可能的,并使得该结构进一步流水线化。在图7中,局部ESR控制和SET-池检测被布置在不同的位置。组合ESR-池-SET的灵活性允许该结构被进一步流水线化。
尽管已参考具体示例描述了本发明,但应当理解,本发明可以以很多其它的形式实例化,并可以结合以上没有提到的其他特征。例如,我们于2008年2月6日提交的未决申请中描述的技术可以用在该器件的制备中。
参考文献
以下参考文献通过引用合并于此:
[1]D.N.Jamieson,C.Yang,T.Hopf,S.M.Hearne,C.I.Pakes,S.Prawer,M.Mitic,E.Gauja,S.E.Andresen,F.E.Hudson,A.S.Dzurak,and R.G.Clark,Appl,Phys.Lett.86,202101(2005).
[2]T.M.Buehler,D.J.Reilly,R.P.Starrett,N.A.Court,A.R.Hamilton,A.S.Dzurak,and R.G.Clark,J.Appl.Phys.96,4508(2004).
[3]S.E.S.Andresen,R.Brenner,C.J.Wellard,C.Yang,T.Hopf,C.C.Escott,R.G.Clark,A.S.Dzurak,D.N.Jamieson,and L.C.L.Hollenberg,Nano Lett.7,2000(2007).
[4]L.C.L.Hollenberg,A.D.Greentree,A.G.Fowler,and C.J.Wellard,Phys.Rev.B 74,045311(2006).
[5]A.M.Stephens,A.G.Fowler,and L.C.L.Hollenberg,Quant.Inf.Comp.8,330(2008).
[6]L.H Willems van Beveren,H.Huebl,R.G.Clark et al,in preparation.
[7]S.J.Angus,A.J.Ferguson,A.S.Dzurak,and R.G.Clark,Nano Lett.7,2051(2007).
[8]S.J.Angus,A.J.Ferguson,A.S.Dzurak,and R.G.Clark,Appl.Phys.Lett.,in press.
[9]W.H.Huber,S.B.Martin,and N.M.Zimmerman,in the Proceedings of the1st international conference on Experimental Implementation of QuantumComputation,Rinton Press Inc.(2001).
[10]H.Sellier,G.P.Lansbergen,J.Caro,S.Rogge,N.Collaert,I.Ferain,M.Jurczak,and S.Biesemans,Phys.Rev.Lett.97,206805(2006).
[11]L.E.Calvet,R.G.Wheeler,and M.A.Reed,Phys.Rev.Lett.98,096805(2007).
[12]R.N.Ghosh and R.H.Silsbee,Phys.Rev.B 46,12508(1992).
[13]J.M.Elzerman,R.Hanson,L.H.Willems van Beveren,B.Witkamp,L.M.K.Vandersypen,and L.P.Kouwenhoven,Nature 430,431(2004).
[14]F.H.L.Koppens,C.Buizert,K.J.Tielrooij,I.T.Vink,K.C.Nowack,T.Meunier,L.P.Kouwenhoven,and L.M.K.Vandersypen,Nature 442,776(2006).
[15]C.D.Hill,L.C.L.Hollenberg,A.G.Fowler,C.J.Wellard,A.D.Greentree,and H.-S.Goan,Phys.Rev.B 72,045350(2005).
[16]A.D.Greentree,J.H.Cole,A.R.Hamilton,and L.C.L.Hollenberg,Phys.Rev.B 70,235317(2004).
[17]S.J.Angus,A.J.Ferguson,A.S.Dzurak,and R.G.Clark,Appl.Phys.Lett.92,112103(2008).
[18]I.T.Vink,T.Nooitgedagt,R.N.Schouten,L.M.K.Vandersypen,and W.Wegscheider,Appl.Phys Lett.91,113512(2007).
[19]C.H.Yang,T.H.Chang,M.J.Yang,and W.J.Moore,Rev.Sci.Instr.73,2713(2002).
[20]T.M.Gurrieri,M.S.Carroll,M.P.Lilly,and J.E.Levy,DOI:10.1109/NANO.2008.183(8thIEEE conference on Nanotechnology)

Claims (8)

1.一种用于控制和读出硅中单杂质原子的电子或空穴自旋的电子器件,包括:
硅衬底,在所述硅衬底中有一个或多个欧姆接触区域;
绝缘区域,位于所述衬底的顶部;
第一势垒栅和第二势垒栅,被隔开以隔离出小的电荷区域,从而形成单电子晶体管岛;
第三栅,与所述第一势垒栅和所述第二势垒栅重叠,但与所述第一势垒栅和所述第二势垒栅绝缘,所述第三栅能够在所述第三栅之下的衬底中产生栅诱导电荷层;
第四栅,紧靠单杂质原子,所述杂质原子被封在所述衬底中所述栅诱导电荷层的区域之外,但足够接近所述栅诱导电荷层的区域以允许在所述第四栅的栅电势的控制下,所述杂质原子与所述单电子晶体管岛之间的依赖于自旋的电荷隧穿;
其中,第三栅或第四栅还用作用于控制所述杂质原子的单电子或空穴的自旋的电子自旋共振线。
2.根据权利要求1所述的用于控制和读出硅中的单杂质原子的电子或空穴自旋的电子器件,其中所述第四栅除通过所述第四栅的静电势控制电荷的隧穿之外,还提供所述电子自旋共振线。
3.根据权利要求1所述的用于控制和读出硅中的单杂质原子的电子或空穴自旋的电子器件,其中所述第三栅除在所述衬底中产生所述栅诱导电荷层之外还提供所述电子自旋共振线。
4.根据权利要求3所述的用于控制和读出硅中的单杂质原子的电子或空穴自旋的电子器件,其中所述第四栅通过所述第四栅的静电势控制电荷的隧穿。
5.根据权利要求1所述的用于控制和读出硅中的单杂质原子的电子或空穴自旋的电子器件,与用于控制和读出硅中单杂质原子的电子或空穴自旋的另一电子器件结合,其中使用通过所述电子器件与所述另一电子器件之间的绝热快速通道的相干输运来运送电荷。
6.一种使用根据权利要求1的电子器件的方法,包括以下步骤:
对所述电子自旋共振线使用受控的微波脉冲来操控杂质电荷的自旋;
使用所述第三栅产生栅诱导电荷层;
通过所述第四栅上的静电势来控制电荷从所述杂质原子到栅诱导电荷层单电子晶体管岛的隧穿;以及
控制所述单电子晶体管的操作。
7.根据权利要求6所述的方法,其中所述单电子晶体管岛使用所述势垒栅来限定。
8.根据权利要求6或7所述的方法,其中所述单电子晶体管的操作使用第一栅、第二栅和第三栅来控制。
CN2009801083102A 2008-02-11 2009-02-11 电子或空穴自旋的控制和读出 Active CN101965631B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2008900616A AU2008900616A0 (en) 2008-02-11 Control and Readout of Electron or Hole Spin
AU2008900616 2008-02-11
PCT/AU2009/000155 WO2009100483A1 (en) 2008-02-11 2009-02-11 Control and readout of electron or hole spin

Publications (2)

Publication Number Publication Date
CN101965631A CN101965631A (zh) 2011-02-02
CN101965631B true CN101965631B (zh) 2012-12-05

Family

ID=40956549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801083102A Active CN101965631B (zh) 2008-02-11 2009-02-11 电子或空穴自旋的控制和读出

Country Status (6)

Country Link
US (1) US8507894B2 (zh)
EP (1) EP2248157B1 (zh)
JP (1) JP5306377B2 (zh)
CN (1) CN101965631B (zh)
AU (1) AU2009214818B2 (zh)
WO (1) WO2009100483A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012163551A (ja) * 2011-01-18 2012-08-30 Hitachi Ltd 電気検出電子スピン共鳴装置用ホルダ及び電気検出電子スピン共鳴装置
EP2562694A1 (en) * 2011-08-22 2013-02-27 Hitachi, Ltd. Quantum information processing
WO2014026222A1 (en) * 2012-08-13 2014-02-20 Newsouth Innovations Pty Limited Quantum logic
WO2014089621A1 (en) * 2012-12-11 2014-06-19 Newsouth Innovations Pty Limited Optical addressing of individual targets in solids
US9530873B1 (en) * 2013-01-28 2016-12-27 Sandia Corporation Semiconductor adiabatic qubits
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
US9691033B2 (en) * 2013-03-20 2017-06-27 Newsouth Innovations Pty Limited Quantum computing with acceptor-based qubits
EP3152153B1 (en) 2014-06-06 2022-01-19 NewSouth Innovations Pty Limited Advanced processing apparatus
WO2016007433A1 (en) * 2014-07-07 2016-01-14 Anderson Lail Quantum transceiver
EP3214038A1 (en) * 2016-03-04 2017-09-06 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Quantum dot circuit and a method of operating such a circuit
CA3027982C (en) 2016-06-08 2024-06-11 Socpra Sciences Et Genie S.E.C. Electronic circuit for control or coupling of single charges or spins and methods therefor
CN106449739B (zh) * 2016-10-19 2023-09-12 中国人民解放军国防科学技术大学 基于量子点的单电子自旋过滤器及单电子自旋过滤方法
US11791788B2 (en) * 2017-02-20 2023-10-17 Newsouth Innovations Pty Ltd Parametric amplifier
CN110402446B (zh) * 2017-03-13 2022-12-20 谷歌有限责任公司 在堆叠量子计算设备中的集成电路元件
CN107170813B (zh) * 2017-06-26 2023-08-29 中国科学技术大学 空穴型半导体电控量子点器件,其制备及使用方法
CN108375601A (zh) * 2018-01-03 2018-08-07 中国工程物理研究院电子工程研究所 一种氧化硅薄膜中氧空位浓度的测量方法
US11423322B2 (en) 2018-06-20 2022-08-23 equal1.labs Inc. Integrated quantum computer incorporating quantum core and associated classical control circuitry
US10861940B2 (en) 2018-06-20 2020-12-08 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well incorporating shared gate control
US11203526B2 (en) 2018-06-20 2021-12-21 equal1.labs Inc. Reprogrammable quantum processor architecture incorporating quantum error correction
US10903413B2 (en) 2018-06-20 2021-01-26 Equal!.Labs Inc. Semiconductor process optimized for quantum structures
US10845496B2 (en) 2018-06-20 2020-11-24 equal1.labs Inc. Multistage semiconductor quantum detector circuit incorporating anticorrelation
US11450760B2 (en) 2018-06-20 2022-09-20 equal1.labs Inc. Quantum structures using aperture channel tunneling through depletion region
US10854738B2 (en) 2018-06-20 2020-12-01 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well
US10868119B2 (en) 2018-06-20 2020-12-15 equal1.labs Inc. Semiconductor quantum structures using preferential tunneling through thin insulator layers
US10873019B2 (en) 2018-06-20 2020-12-22 equal1.labs Inc. Topological programmable scalable quantum computing machine utilizing chord line quasi unidimensional aperature tunneling semiconductor structures
WO2020181362A1 (en) * 2019-03-08 2020-09-17 Infinite Potential Laboratories Lp Quantum control devices and methods
GB201906936D0 (en) 2019-05-16 2019-07-03 Quantum Motion Tech Limited Processor element for quantum information processor
US11276653B2 (en) 2019-10-17 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic device and manufacturing method thereof
JP7322832B2 (ja) * 2020-07-29 2023-08-08 信越半導体株式会社 量子コンピュータ用半導体装置の製造方法
US20220147314A1 (en) 2020-11-12 2022-05-12 equal1.labs Inc. System and method of quantum stochastic rounding using silicon based quantum dot arrays
US11934916B2 (en) 2021-03-25 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof
KR102512858B1 (ko) * 2021-04-28 2023-03-21 주식회사 현대케피코 전자 제어 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999014614A1 (en) * 1997-09-17 1999-03-25 Unisearch Limited Electron devices for single electron and nuclear spin measurement

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9724642D0 (en) * 1997-11-21 1998-01-21 British Tech Group Single electron devices
AUPQ980700A0 (en) * 2000-08-31 2000-09-21 Unisearch Limited Fabrication of nanoelectronic circuits
US6597010B2 (en) * 2001-03-09 2003-07-22 Wisconsin Alumni Research Foundation Solid-state quantum dot devices and quantum computing using nanostructured logic gates
US6653653B2 (en) * 2001-07-13 2003-11-25 Quantum Logic Devices, Inc. Single-electron transistors and fabrication methods in which a projecting feature defines spacing between electrodes
US6483125B1 (en) * 2001-07-13 2002-11-19 North Carolina State University Single electron transistors in which the thickness of an insulating layer defines spacing between electrodes
US6673717B1 (en) * 2002-06-26 2004-01-06 Quantum Logic Devices, Inc. Methods for fabricating nanopores for single-electron devices
AU2003904256A0 (en) * 2003-08-11 2003-08-28 Unisearch Limited Qubit readout
US7208784B2 (en) * 2003-10-07 2007-04-24 Quantum Logic Devices, Inc. Single-electron transistor for detecting biomolecules
GB2420908B (en) * 2004-12-03 2008-01-23 Toshiba Res Europ Ltd Photon source
JP4599259B2 (ja) * 2005-09-20 2010-12-15 株式会社東芝 磁気素子及びこれを用いた磁気信号処理装置
JP2007287933A (ja) * 2006-04-17 2007-11-01 Nec Corp 量子ビット可変結合方法、それを適用した量子演算回路及び可変結合器、並びに量子計算機
GB0702026D0 (en) * 2007-02-02 2007-03-21 Qinetiq Ltd EPR pair generation
US7966549B2 (en) * 2007-03-01 2011-06-21 Qucor Pty. Ltd. Error corrected quantum computer
JP5092596B2 (ja) * 2007-07-09 2012-12-05 富士通株式会社 ナノマグネット、量子デバイス、及びこれらの製造方法
US20090146222A1 (en) * 2007-12-06 2009-06-11 Systems On Silicon Manufacturing Co. Pte. Ltd. Method for fabrication of single electron transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999014614A1 (en) * 1997-09-17 1999-03-25 Unisearch Limited Electron devices for single electron and nuclear spin measurement

Also Published As

Publication number Publication date
JP2011512525A (ja) 2011-04-21
EP2248157A4 (en) 2014-07-09
WO2009100483A1 (en) 2009-08-20
US20110121895A1 (en) 2011-05-26
EP2248157B1 (en) 2019-09-04
US8507894B2 (en) 2013-08-13
AU2009214818B2 (en) 2014-05-01
WO2009100483A8 (en) 2010-11-04
EP2248157A1 (en) 2010-11-10
CN101965631A (zh) 2011-02-02
JP5306377B2 (ja) 2013-10-02
AU2009214818A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
CN101965631B (zh) 电子或空穴自旋的控制和读出
US9773208B2 (en) Quantum information processing
Jiang et al. Gate-controlled electron spin resonance in G a A s/A l x Ga 1− x As heterostructures
Ciriano-Tejel et al. Spin readout of a CMOS quantum dot by gate reflectometry and spin-dependent tunneling
Ahmed et al. Radio-frequency capacitive gate-based sensing
Afanas' ev Internal photoemission spectroscopy: principles and applications
Barthel et al. Fast sensing of double-dot charge arrangement and spin state with a radio-frequency sensor quantum dot
Schroer et al. Radio frequency charge parity meter
AU2014234949B2 (en) Quantum computing with acceptor-based qubits
Oakes et al. Fast high-fidelity single-shot readout of spins in silicon using a single-electron box
Frolov et al. Electrical generation of pure spin currents in a two-dimensional electron gas
Svilans et al. Experiments on the thermoelectric properties of quantum dots
Lo et al. Hybrid optical–electrical detection of donor electron spins with bound excitons in silicon
Gray et al. Room temperature electrical injection and detection of spin polarized carriers in silicon using MgO tunnel barrier
US7135697B2 (en) Spin readout and initialization in semiconductor quantum dots
Xiao et al. Probing the spin state of a single electron trap by random telegraph signal
Mazzeo et al. Charge dynamics of a single donor coupled to a few-electron quantum dot in silicon
Shim et al. Induced quantum dot probe for material characterization
Apostolidis et al. Quantum paraelectric varactors for radio-frequency measurements at mK temperatures
Fitzgerald New All-Electrical Measurement Schemes Can Detect the Spin State of a Single Electron
Bagraev et al. Dielectric properties of DNA oligonucleotides on the surface of silicon nanostructures
Hasko et al. Single shot measurement of a silicon single electron transistor
von Horstig et al. Electrical readout of spins in the absence of spin blockade
Vandersypen et al. Quantum computing with electron spins in quantum dots
Matsuura Tunneling magnetoresistance of silicon chains

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191023

Address after: New South Wales, Australia

Patentee after: Xinnan Innovation Co., Ltd.

Address before: New South Wales, Australia

Patentee before: Qucor Pty Ltd.

TR01 Transfer of patent right