CN101937705B - 数据储存装置以及数据存取方法 - Google Patents

数据储存装置以及数据存取方法 Download PDF

Info

Publication number
CN101937705B
CN101937705B CN2009101637849A CN200910163784A CN101937705B CN 101937705 B CN101937705 B CN 101937705B CN 2009101637849 A CN2009101637849 A CN 2009101637849A CN 200910163784 A CN200910163784 A CN 200910163784A CN 101937705 B CN101937705 B CN 101937705B
Authority
CN
China
Prior art keywords
data
upset
controller
storer
descrambled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101637849A
Other languages
English (en)
Other versions
CN101937705A (zh
Inventor
杨宗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Shenzhen Inc
Silicon Motion Inc
Original Assignee
Silicon Motion Shenzhen Inc
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Shenzhen Inc, Silicon Motion Inc filed Critical Silicon Motion Shenzhen Inc
Publication of CN101937705A publication Critical patent/CN101937705A/zh
Application granted granted Critical
Publication of CN101937705B publication Critical patent/CN101937705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Stored Programmes (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供一种数据储存装置以及数据存取方法。该方法包括：当从一主机接收供写入一存储器的一第一原始数据时，首先依据所述第一原始数据产生至少一第一输入数据。接着，依据多个随机序列分别扰乱所述第一输入数据，以得到多个第一扰乱数据。接着，计算所述多个第一扰乱数据的多个传输功率。接着，依据所述多个传输功率从所述多个第一扰乱数据中选取具有最小传输功率的一最佳扰乱数据，以供储存于所述存储器中。

Description

数据储存装置以及数据存取方法
技术领域
本发明涉及存储器，特别是涉及存储器的数据存取。
背景技术
当数据被储存至存储器前，存储器的控制器通常会事先用扰乱器处理该数据，使处理后的数据中的位0与位1呈现随机分布，再将处理后的数据储存至存储器。这样便可以避免存储器中储存的数据所带有的位0或位1过度集中，而影响数据储存。举例来说，闪存可分为单层单元闪存(single-level cell，SLC)与多层单元闪存(multi-level cell，MLC)。当数据储存于多层单元闪存时，若数据所带有的位0或位1过度集中，会提高所储存的数据的位错误率。因此，多层单元闪存的控制器必须事先用扰乱器处理需要储存至多层单元闪存的数据。
然而，以扰乱器处理过的数据有其它的缺点。一般而言，控制器是由数据总线将数据传送至存储器。当控制器所传送的数据为位1时，数据总线的电位提高至逻辑高电位；而当控制器所传送的数据为位0时，数据总线的电位下降至逻辑低电位。由于以扰乱器处理过的数据所带有的位0或位1呈现随机分布，当控制器以数据总线将该数据传送至存储器供储存时，数据总线上的电位会频繁的由逻辑高电位切换为逻辑低电位，或者由逻辑低电位切换为逻辑高电位。电位频繁的反复切换使得数据总线在传送数据时耗费额外的能量，从而使系统的耗电量提高。当包含控制器与存储器的系统为可携带性装置时，由于可携带性装置通常用电池供电，储存数据所需的高耗电量会减少系统在固定电量下可操作的时间，从而使系统性能下降。因此，需要一种控制器，可在用扰乱器处理需要储存至存储器的数据时，一并使得数据传送至存储器所需的耗能下降，以提升系统性能。
发明内容
因此，本发明的目的在于提供一种数据储存装置，以解决现有技术存在的问题。在其中一个实施例中，所述数据储存装置包括一存储器以及一控制器。所述存储器用于储存数据。当所述控制器从一主机接收供写入所述存储器的一第一原始数据时，所述控制器依据所述第一原始数据产生至少一第一输入数据，依据多个随机序列分别扰乱所述第一输入数据以得到多个第一扰乱数据，计算所述多个第一扰乱数据的多个传输功率，以及依据所述多个传输功率从所述多个第一扰乱数据中选取具有最小传输功率的一最佳扰乱数据以供储存于所述存储器中。
本发明还提供一种数据存取方法。当从一主机接收供写入一存储器的一第一原始数据时，首先依据所述第一原始数据产生至少一第一输入数据。接着，依据多个随机序列分别扰乱所述第一输入数据，以得到多个第一扰乱数据。接着，计算所述多个第一扰乱数据的多个传输功率。接着，依据所述多个传输功率从所述多个第一扰乱数据中选取具有最小传输功率的一最佳扰乱数据，以供储存于所述存储器中。
依据本发明的控制器可事先用多组随机序列分别扰乱输入数据，再评估各扰乱后数据所需的传输功率，以选取具有最低传输功率的扰乱数据供传送至存储器储存。因此，本发明的存储器控制器可使系统用于数据传输的耗能下降，从而提升系统效能。
为了使本发明的上述和其它目的、特征和优点更加明显易懂，下文列举多个较佳实施例，并结合附图进行详细说明。
附图说明
图1为依据本发明的数据储存装置的结构示意图；
图2为依据本发明的控制器的写入数据处理电路的结构示意图；
图3为依据本发明的处理写入数据的方法的流程图；
图4为依据本发明的传输功率计算模块的部分电路的结构示意图；
图5为依据本发明的控制器的读出数据处理电路的结构示意图；
图6为依据本发明的处理存储器的读出数据的方法的流程图；以及
图7为依据本发明的处理写入数据的方法的另一实施例的示意图。
【主要组件符号说明】
102是主机；104是数据储存装置；112是控制器；114是存储器；
200是控制器；201，202，…，20N是扰乱器；214是选择器；212是传输功率计算模块；216是索引附加模块；218是错误修正码编码器；
400是传输功率计算模块；402是延迟单元；404是XOR单元；406是计数器；
500是控制器；502是错误修正码解码器；504是索引分离模块；506是选择器；508是解扰乱器。
具体实施方式
图1为依据本发明的数据储存装置104的结构示意图。数据储存装置104连接至一主机102，依据主机102的指示为主机102储存数据。在其中一实施例中，数据储存装置104包括控制器112以及存储器114。存储器114用于储存数据，而控制器112依据主机102的指示为主机102存取存储器114中储存的数据。在其中一实施例中，控制器112与存储器114之间连接一数据总线以供数据传输。举例来说，当主机102需储存数据D1至数据储存装置104时，控制器112先从主机102接收数据D1，接着将数据D1转换为错误修正码C1(包含数据部分及检查码部分)，再将错误修正码C1传送至存储器114供储存。当主机102需要由数据储存装置104读取数据时，控制器112先指示存储器114读取错误修正码C2，接着将错误修正码C2还原为数据D2，最后再将数据D2传送至主机102。
当控制器112需要将数据D1存入存储器之前，会扰乱数据D1的位0与1，以使扰乱后数据的位0与1呈随机分布，同时减少扰乱后数据的传输功率，再由此产生错误修正码C1。这样，当数据总线将错误修正码C1由控制器112传送至存储器114时，便可减少数据总线所耗费的传输功率。同样的，由于错误修正码C2是以减低传输功率的数据位型式储存，当数据总线将错误修正码C2由存储器114传送至控制器112时，便可减少数据总线所耗费的传输功率。因此，数据储存装置104与现有装置相比损耗较少的电能，因而与现有装置相比，具有较高的效能。
图2为依据本发明的控制器200的写入数据处理电路的结构示意图。请注意到，为体现本发明的技术特征，图2仅显示与本发明有关的组件，而其余常用组件省略。在其中一实施例中，控制器200包括多个扰乱器201、202、…、20N，传输功率计算模块212，选择器214，索引附加模块216，以及错误修正码编码器218。图3为依据本发明的处理写入数据的方法300的流程图。图2的控制器200依据图3的方法300来处理主机需要写入存储器的数据。首先，控制器200由主机接收供写入存储器的一原始数据D1(步骤302)。接着，扰乱器201、202、…、20N依据多个随机序列M1、M2、…、MN分别扰乱该原始数据D1，以得到多个扰乱数据S1、S2、…、SN(步骤304)。在其中一实施例中，扰乱器201、202、…、20N分别对该原始资料D1与多个随机序列M1、M2、…、MN逐位地进行异或XOR运算，以得到多个扰乱数据S1、S2、…、SN。由于扰乱数据S1、S2、…、SN的位0与位1不会过度集中而呈现随机分布，因此当扰乱数据S1、S2、…、SN储存于存储器中时可使存储器的位错误率下降。
接着，传输功率计算模块212计算多个扰乱数据S1、S2、…、SN在数据总线上传输时所需的多个传输功率(步骤306)。接着，传输功率计算模块212依据多个传输功率从扰乱数据S1、S2、…、SN中选取具有最小传输功率的一最佳扰乱数据(步骤308)，并输出对应于该最小传输功率的随机序列的索引I1。在其中一实施例中，随机序列M1、M2、…、MN的数目为N，而索引I1的位数大于或等于Log2N。接着，选择器214依据该索引I1从扰乱数据S1、S2、…、SN中选取具有该最小传输功率的最佳扰乱数据J1。接着，索引附加模块216将对应于该最佳扰乱数据的随机序列的索引I1附加至该最佳扰乱数据，以得到一输出数据K1(步骤310)。最后，错误修正码编码器218将该输出数据K1编码为一错误修正码C1，以供输出至存储器供储存(步骤312)。由于错误修正码C1中除了检查码(parity)与附加的索引I1的数据部分外，均与最佳扰乱数据J1的数据位相同，因此当控制器200由数据总线传输错误修正码C1至存储器时，数据总线耗费的传输功率可显著的下降。
图4为依据本发明的传输功率计算模块400的部分电路的结构示意图。传输功率计算模块400的部分电路包括延迟单元402、XOR单元404、以及计数器406。假设传输功率计算模块400从一扰乱器接收到一扰乱数据Sk，索引K可为1～N。延迟单元402依据一时钟信号CLK将扰乱数据Sk延迟一时钟间隔以得到延迟数据Sk’。接着，XOR单元404对扰乱数据Sk与延迟数据Sk’进行XOR运算，以得到一转换(transition)数据T，其中每当该扰乱数据Sk由位0变为位1或由位1变为位0时，该转换数据T的对应位值为1。接着，计数器406累计该转换数据T的次数，以得到传输功率CN。因此，传输功率CN纪录了扰乱数据Sk的由位0变为位1或由位1变为位0的转换频率。当扰乱数据Sk的转换频率CN愈高时，数据总线传送扰乱数据Sk所需的功率也愈大。
图5为依据本发明的控制器500的读出数据处理电路的结构示意图。在其中一实施例中，控制器500包括错误修正码解码器502、索引分离模块504、选择器506、以及解扰乱器508。图6为依据本发明的处理存储器的读出数据的方法600的流程图。图5的控制器500依据方法600处理存储器的读出数据，再将处理后的数据传送至主机。首先，当控制器500从主机收到一读取命令，便依据读取命令指示存储器读取一错误修正码C2。当控制器500从存储器收到错误修正码C2后，错误修正码解码器502便将错误修正码C2解码得到一输出数据K2(步骤602)。
接着，由于输出数据K2包含扰乱数据及随机序列的索引两部分，索引分离模块504从该输出数据K2取出一随机序列的索引I2以及一扰乱数据J2(步骤604)。接着，选择器506依据该索引I2从多个随机序列M1、M2、…、MN选取与该索引I2相对应的一解扰乱随机序列M*(步骤606)。接着，解扰乱器508依据该解扰乱随机序列M*解扰乱该扰乱数据J2，以还原一原始数据D2(步骤608)。在其中一实施例中，解扰乱器508对该解扰乱随机序列M*与该扰乱数据J2逐位地进行XOR运算，以得到原始数据D2。最后，控制器500输出该原始数据D2至主机，以完成数据的读取动作。
图7为依据本发明的处理写入数据的方法的另一实施例的示意图。假设控制器从主机收到需要写入存储器的原始数据D1，如图7的(a)所示。依据图3的处理写入数据的方法300，控制器会将原始数据D1转换为图7的(b)中所示的具有最小传输功率的扰乱数据J1，再将用于处理扰乱数据J1的随机序列的索引K1N及错误修正编码所得的检查码附加于扰乱数据J1的后端，而得到错误修正码C1。然而，用于处理原始数据D1的多个随机序列M1、M2、…、MN具有与原始数据D1同样的数据长度，而扰乱器201、202、…、20N所产生的扰乱数据S1、S2、…、SN亦具有与原始数据D1同样的数据长度。由于执行方法300的控制器200需要多个储存量较大的缓存器以储存随机序列M1、M2、…、MN及扰乱数据S1、S2、…、SN，控制器200需要耗费较多的硬件成本以包含多个缓存器。
在处理写入数据的方法的另一实施例中，控制器事先将原始数据D1(例如原始数据D1的长度为一个数据页(page))划分为多个区段数据D11、D12、…、D1N，如图7的(c)所示。因此，每一区段数据D11、D12、…、D1N的长度仅为原始数据D1的长度的1/N。接着，控制器依序将区段数据D11、D12、…、D1N转换为图7的(d)中所示的具有最小传输功率的扰乱数据J11、J12、…、J1N，如图7的(d)所示。接着，控制器再将用于处理扰乱数据J11、J12、…、J1N的随机序列的索引K11、K12、…、K1N分别附加于扰乱数据J11、J12、…、J1N的后端，最后再将错误修正编码所得的检查码附加于扰乱数据J1N的索引KN1的后端，而得到错误修正码C1’，如图7的(e)所示。由于每一区段数据D11、D12、…、D1N的长度仅为原始数据D1的长度的1/N，而图2中的随机序列M1、M2、…、MN及扰乱资料S1、S2、…、SN的数据长度也对应地变为1/N，因此控制器所需用于储存随机序列M1、M2、…、MN及扰乱资料S1、S2、…、SN，的缓存器的长度(储存量)因而变为1/N，从而减少控制器所需耗费的包含多个缓存器的硬件成本。请注意到，在另一实施例中，需并行地进行扰乱操作以及错误修正码编码，以节省操作时间。详细说明如下，当图2索引附加模块216将索引K11附加至扰乱数据J11之后，错误修正码编码器218需立刻针对索引K11与扰乱数据J11进行编码以产生含有检查码P11的错误更正码C11。而在错误修正码编码器218产生错误更正码C11的同时，扰乱器201、202、…、20N需针对区段数据D12进行扰乱、再由传输功率计算模块212与选择器214选出具有最小传输功率的扰乱数据J12。类似地，当错误修正码编码器218产生错误更正码C12的同时，扰乱器201、202、…、20N需针对区段数据D13进行扰乱、再由传输功率计算模块212与选择器214选出具有最小传输功率的扰乱数据J13。如此并行地对各区段数据进行扰乱操作以及错误修正码编码即可大幅地节省操作时间，增强整体性能。
虽然上文已对本发明的较佳实施例进行阐述，但并非用于限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可以进行多种修改与替换，因此本发明的保护范围以权利要求所涵盖的范围为准。

Claims (21)

1. 一种数据储存装置，包括：
一存储器，用于储存数据；以及
一控制器，当从一主机接收供写入所述存储器的一第一原始数据时，依据所述第一原始数据产生至少一第一输入数据，依据多个随机序列分别扰乱所述第一输入数据以得到多个第一扰乱数据，计算所述多个第一扰乱数据的多个传输功率，以及依据所述多个传输功率从所述多个第一扰乱数据中选取具有最小传输功率的一最佳扰乱数据以供储存于所述存储器中。
2. 根据权利要求1所述的数据储存装置，其中所述控制器将对应于所述最佳扰乱数据的随机序列的索引附加至所述最佳扰乱数据以得到一第一输出数据，将所述输出数据编码为一第一错误修正码，以及将所述第一错误修正码传输至所述存储器以供储存。
3. 根据权利要求1所述的数据储存装置，其中所述控制器包括：
多个扰乱器，分别依据所述多个随机序列扰乱所述第一输入数据，以得到所述多个第一扰乱数据；
一传输功率计算模块，计算所述多个第一扰乱数据的所述多个传输功率，从所述多个传输功率中决定一最小传输功率，并输出对应于所述最小传输功率的随机序列的索引；以及
一选择器，依据所述索引从所述多个第一扰乱数据中选取具有所述最小传输功率的所述最佳扰乱数据。
4.根据权利要求3所述的数据储存装置，其中所述多个扰乱器分别对所述多个随机序列与所述第一输入数据进行XOR运算，以得到所述多个第一扰乱数据。
5. 根据权利要求3所述的数据储存装置，其中所述控制器更包括：
一索引附加模块，将对应于所述最佳扰乱数据的随机序列的所述索引附加至所述最佳扰乱数据以得到一第一输出数据；以及
一错误修正码编码器，将所述第一输出数据编码为一第一错误修正码，以供输出至所述存储器。
6. 根据权利要求3所述的数据储存装置，其中所述传输功率计算模块包括：
多个延迟单元，分别延迟所述多个第一扰乱数据，以得到多个延迟数据；
多个XOR单元，分别将所述多个延迟数据与相对应的所述多个第一扰乱数据进行XOR运算，以得到多个转换(transition)数据；以及
多个计数器，分别累计所述转换数据的次数，以得到所述多个传输功率。
7.根据权利要求1所述的数据储存装置，其中所述控制器将所述第一原始数据分割为多个区段数据以作为多个所述第一输入数据。
8.根据权利要求7所述的数据储存装置，其中当所述控制器对所述多个区段数据中的一区段数据进行扰乱时，所述控制器并行地对所述多个区段数据中的另一区段数据所对应的一输出数据进行错误更正码编码。
9.根据权利要求1所述的数据储存装置，其中当所述控制器从所述主机接收到一读取命令时，所述控制器指示所述存储器读取一第二错误修正码以输出至所述控制器，转换所述第二错误修正码为一第二输出数据，从所述第二输出数据取出一第二索引以及一第二扰乱数据，依据所述第二索引从所述多个随机序列选取一解扰乱随机序列，依据所述解扰乱随机序列解扰乱所述第二扰乱数据以还原一第二原始数据，以及输出所述第二原始数据至所述主机。
10. 根据权利要求9所述的数据储存装置，其中所述控制器更包括：
一错误修正码解码器，转换所述第二错误修正码为所述第二输出数据；
一索引分离模块，从所述第二输出数据取出所述第二索引以及所述第二扰乱数据；
一选择器，依据所述第二索引从所述多个随机序列中选取所述解扰乱随机序列；以及
一解扰乱器，依据所述解扰乱随机序列解扰乱所述第二扰乱数据，以还原所述第二原始数据。
11. 根据权利要求10所述的数据储存装置，其中所述解扰乱器对所述解扰乱随机序列与所述第二扰乱数据进行XOR运算，以得到所述第二原始数据。
12. 根据权利要求1所述的数据储存装置，其中所述存储器为一闪存。
13. 一种数据存取方法，包括：
从一主机接收供写入一存储器的一第一原始数据；
依据所述第一原始数据产生至少一第一输入数据；
依据多个随机序列分别扰乱所述第一输入数据，以得到多个第一扰乱数据；
计算所述多个第一扰乱数据的多个传输功率；以及
依据所述多个传输功率从所述多个第一扰乱数据中选取具有最小传输功率的一最佳扰乱数据，以供储存于所述存储器中。
14. 根据权利要求13所述的数据存取方法，其中所述方法更包括：
将对应于所述最佳扰乱数据的随机序列的索引附加至所述最佳扰乱数据以得到一第一输出数据；
将所述输出数据编码为一第一错误修正码；以及
将所述第一错误修正码传输至所述存储器以供储存。
15.根据权利要求13所述的数据存取方法，其中所述第一输入数据的扰乱步骤包括分别对所述多个随机序列与所述第一输入数据进行XOR运算，以得到所述多个第一扰乱数据。
16. 根据权利要求13所述的数据存取方法，其中所述多个传输功率的计算步骤包括：
分别延迟所述多个第一扰乱数据以得到多个延迟数据；
分别将所述多个延迟数据与相对应的所述多个第一扰乱数据进行XOR运算，以得到多个转换(transition)数据；以及
分别累计所述转换数据的次数，以得到所述多个传输功率。
17. 根据权利要求13所述的数据存取方法，其中所述至少一第一输入数据为多个第一输入数据，而所述多个第一输入数据的产生步骤包括：
将所述第一原始数据分割为多个区段数据以作为所述多个第一输入数据。
18.根据权利要求17所述的数据存取方法，更包含：
对所述多个区段数据中的一区段数据进行扰乱时，并行地对所述多个区段数据中另一区段数据所对应的一输出数据进行错误更正码编码。
19.根据权利要求13所述的数据存取方法，更包括：
当从所述主机接收到一读取命令时，指示所述存储器读取一第二错误修正码；
转换所述第二错误修正码为一第二输出数据；
从所述第二输出数据取出一第二索引以及一第二扰乱数据；
依据所述第二索引从所述多个随机序列选取一解扰乱随机序列；
依据所述解扰乱随机序列解扰乱所述第二扰乱数据，以还原一第二原始数据；以及
输出所述第二原始数据至所述主机。
20. 根据权利要求19所述的数据存取方法，其中所述第二扰乱数据的解扰乱步骤包括对所述解扰乱随机序列与所述第二扰乱数据进行XOR运算，以得到所述第二原始数据。
21. 根据权利要求13所述的数据存取方法，其中所述存储器为一闪存。
CN2009101637849A 2009-07-01 2009-08-10 数据储存装置以及数据存取方法 Active CN101937705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22246509P 2009-07-01 2009-07-01
US61/222,465 2009-07-01

Publications (2)

Publication Number Publication Date
CN101937705A CN101937705A (zh) 2011-01-05
CN101937705B true CN101937705B (zh) 2012-05-09

Family

ID=43390992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101637849A Active CN101937705B (zh) 2009-07-01 2009-08-10 数据储存装置以及数据存取方法

Country Status (3)

Country Link
CN (1) CN101937705B (zh)
TW (1) TWI442221B (zh)
WO (1) WO2011000177A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562149B (en) * 2015-03-09 2016-12-11 Phison Electronics Corp Memory control circuit unit, memory storage apparatus and data accessing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831820A (zh) * 2005-02-07 2006-09-13 微软公司 通过确定性自然数据的替换扰乱数据结构的方法和系统
CN101147182A (zh) * 2005-03-31 2008-03-19 松下电器产业株式会社 数据加密装置及数据加密方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304482B1 (en) * 2000-11-21 2001-10-16 Silicon Integrated Systems Corp. Apparatus of reducing power consumption of single-ended SRAM
WO2006022802A1 (en) * 2004-01-09 2006-03-02 Matsushita Electronic Industrial Co, Ltd Ultra wideband scrambler for reducing power spectral density
US20060072908A1 (en) * 2004-10-01 2006-04-06 Tsung-Ming Ho On-the-fly CRC parity generation and scrambling in DVD storage devices
US7945050B2 (en) * 2007-09-28 2011-05-17 Intel Corporation Suppressing power supply noise using data scrambling in double data rate memory systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831820A (zh) * 2005-02-07 2006-09-13 微软公司 通过确定性自然数据的替换扰乱数据结构的方法和系统
CN101147182A (zh) * 2005-03-31 2008-03-19 松下电器产业株式会社 数据加密装置及数据加密方法

Also Published As

Publication number Publication date
WO2011000177A1 (zh) 2011-01-06
CN101937705A (zh) 2011-01-05
TWI442221B (zh) 2014-06-21
TW201102819A (en) 2011-01-16

Similar Documents

Publication Publication Date Title
US8386699B2 (en) Method for giving program commands to flash memory for writing data according to a sequence, and controller and storage system using the same
US8898375B2 (en) Memory controlling method, memory controller and memory storage apparatus
TWI437429B (zh) 多通道混合密度記憶體儲存裝置及其控制方法
CN110301095B (zh) 非二进制上下文混合压缩器/解压缩器
US9035809B2 (en) Optimizing compression engine throughput via run pre-processing
CN105511806A (zh) 处理写请求的方法和移动终端
CN104733051A (zh) 奇偶校验码的解码方法、存储器储存装置及控制电路单元
CN102693096B (zh) 基于位的串行传输云存储方法及装置
CN103106155B (zh) 存储器储存装置、存储器控制器与其数据传输方法
KR20170012006A (ko) 메모리 컨트롤러와 이를 포함하는 메모리 시스템
TWI536749B (zh) 解碼方法、記憶體儲存裝置與記憶體控制電路單元
CN101930407B (zh) 闪速存储器控制电路及其存储系统与数据传输方法
US11675714B2 (en) Memory sub-system including an in package sequencer separate from a controller
CN101587744A (zh) 一种大规模flash存储阵列的多层次数据冗余方法
US11567817B2 (en) Providing bandwidth expansion for a memory sub-system including a sequencer separate from a controller
CN102915207A (zh) 固态储存装置及其数据储存方法
CN101937705B (zh) 数据储存装置以及数据存取方法
CN101908378B (zh) 闪存的控制器以及于闪存存取数据的方法
CN103226977B (zh) 基于fpga的快速nand flash控制器及其控制方法
CN113014269A (zh) 具有纠错能力的NAND Flash控制器及控制方法
CN103218177A (zh) 具有数据均衡处理功能的NAND Flash存储系统
CN201378431Y (zh) 一种基于与非门结构内存的控制电路装置
CN110383698B (zh) 数据访问方法及闪存设备
CN102841853A (zh) 存储器管理表处理方法、存储器控制器与存储器储存装置
CN102130693B (zh) 一种低密度奇偶校验码的译码方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant