CN101936751B - 采用二级细分提高编码器分辨力的方法和电路 - Google Patents

Abstract

本发明提出了一种采用二级细分提高编码器分辨力的方法及其电路，即基于高频、高分辨力时钟的二级细分法。可以在稳定工作的前提下，提高编码器的分辨力。适用于磁栅编码器和光栅编码器，也适用于线性编码器和径向编码器。本方法基于脉冲计数法测量标准时钟信号CLK内编码器上探测器脉冲信号MCP上升沿个数即整脉冲数；再采用高频时钟信号CP对探测器脉冲信号MCP进行二级细分；最后再通过对各段测量结果计算得出编码器的测量值。此外本发明还给出了本方法采用分立器件的一个具体实现电路。本发明具有原理简明清晰，实用性强，易于实现，电路工作稳定可靠，易于与现有编码器的技术和应用结合的优点。

Description

采用二级细分提高编码器分辨力的方法和电路

技术领域

本发明涉及一种提高编码器分辨力的方法和电路，具体是一种采用二级细分法提高磁性编码器和光栅编码器分辨力的方法和电路。

背景技术

磁栅编码主要用于线位移和角位移的测量，可分为长度磁栅和径向磁栅编码器。通常的磁栅编码器包括一个运动物体，一个随运动物体一起运动的磁鼓，磁鼓上刻有交替变化的磁栅。随着磁栅的运动，会在运动的磁鼓周围产生周期变化的磁场，通过磁性敏感元件(磁头)感知周期变化的磁场，从而转化为变化的电压输出信号，对电信号进行放大整形转化成脉冲信号，通过标准时钟对脉冲信号进行计数，再经过计算处理，得到所要测量的角位移或线位移。

光栅编码器是根据莫尔条纹原理制成的，它主要用于线位移和角位移的测量，因而又分为长度光栅和径向光栅。通常光栅传感器由照明系统、光栅副和光电接收元件组成。光栅副是光栅传感器的主要部分，在长度计量中应用的光栅通常称为计量光栅，它主要由主光栅(也称标尺光栅)和指示光栅组成。当标尺光栅相对于指示光栅移动时，形成的莫尔条纹产生亮暗交替变化，利用光电接收元件将莫尔条纹亮暗变化的光信号，转换成电脉冲信号，并用数字显示，从而测量出标尺光栅的移动距离。

提高编码器分辨力的方法。提高编码器(包括磁栅编码器和光栅编码器)的分辨力的方法主要有：1.增加单位长度上所刻的栅极数，但会引起输出信号的信噪比的下降，因而栅极数不能无限增加。2.直接细分法，使运动物体移动一个栅距，输出多个脉冲信号，因而可以在不降低信噪比的前提下，提高编码器的分辨力。通常直接细分法常用的细分数为4，即四细分。四细分可用4个依次相距B_H/4(其中B_H为一个栅距)的探测元件，这样可以获得依次有相位差90°的4个正弦交流信号。再用鉴零器分别鉴取4个信号的零电平。这样在每个栅极周期内将产生4个计数脉冲，实现了四细分。但四细分法提高编码器的分辨力能力有限，且存在探测器安放困难的问题。因此依靠传统的增加编码器上栅极的方法，和传统的直接细分法，无论是对于光栅编码器还是磁栅编码器，在提高分辨力上都存在很大的困难。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种能在稳定工作前提下，有效提高编码器分辨力的方法及其电路，即基于高频、高分辨力时钟的二级细分法。

本发明的工作原理：利用标准时钟信号CLK对探测器放大整形后的信号MCP进行一级粗计数，得到编码器输出的粗计数数值。另外采用高频时钟信号CP对MCP进行二级细分，分别得到CLK上升沿到MCP上升沿、CLK下降沿到MCP上升沿时间段内的CP脉冲数。以及单个MCP周期时间段内所包含的CP脉冲数。再通过计算处理，得到编码器输出的细分计数值。最后将编码器输出的粗计数值和细分计数值结合起来一起输出，即得到编码器的高分辨力输出值。

按照本发明提供的技术方案，所述采用二级细分提高编码器分辨力的方法如下：

以标准时钟信号CLK作为闸门信号对编码器整形信号MCP进行粗计数：当CLK出现上升沿，则开始对MCP进行计数，直到CLK下降沿的来临；计得在CLK高电平时间间隔T_H内MCP上升沿个数为M；

在从CLK上升沿直到MCP上升沿的时间间隔T_H1内，对高频时钟信号CP进行二级细分计数：当CLK出现上升沿，开始对CP进行细分计数，直到MCP上升沿来临，停止对CP计数，在T_H1时间间隔内计得CP上升沿个数为N₁；

在从CLK下降沿直到下一次MCP上升沿的时间间隔T_H2内，对CP进行二级细分计数：CLK出现下降沿的时候，开始对CP进行计数，直到下一次MCP上升沿的到来，停止对CP计数，计得在T_H2时间内CP上升沿个数为N₂；

在MCP的每一个周期T_M内，对CP进行计数：以MCP进行二分频后的DMCP信号对CP进行计数，所述DMCP信号的高电平时间为MCP的周期T_M；当DMCP上升沿来临，开始对CP进行计数，直到DMCP下降沿到来，停止计数，在MCP一个周期T_M时间内计得CP上升沿个数为N_x；对所述N_x的计数分为两个，对于T_H1之后的一个DMCP高电平时间T_M内，计得的CP上升沿个数为N_x1；在T_H2之后的DMCP一个高电平时间T_M内计得的CP上升沿个数为N_x2；

对以上计数值M、N₁，N₂，Nx₁，N_x2进行如下计算处理：

$M_M=\frac{N_1}{N_{x1}}+M-\frac{N_2}{N_{x2}}$

则M_M为编码器的输出值，其中N₁/N_x1为T_H1时间内编码器的输出值，N₂/N_x2为T_H2时间内编码器的输出值，N₁/N_x1＜1，N₂/N_x2＜1。

所述时间段T_H，T_H1，T_M，T_H2有以下关系：

T_H＝T_H1+MT_M-T_H2。

所述采用二级细分提高编码器分辨力的方法的实施电路包括：

第一模块，得到编码器整形信号MCP信号的上升沿截止信号；

第二模块，得到标准时钟信号CLK的上升沿使能信号UP与下降沿使能信号DOWN；

第三模块，获得MCP的二分频信号DMCP；

第四模块，以CLK作为闸门信号对MCP进行粗计数；

第五模块，在时间间隔T_H1内对高频时钟信号CP进行细分计数；

第六模块，在时间间隔T_H2内对高频时钟信号CP进行细分计数；

第七模块，在MCP的每一个周期T_M内，以MCP进行二分频后的DMCP信号对CP进行计数；

所述第四模块计得在CLK高电平时间间隔T_H内MCP上升沿个数为M；所述第五模块在T_H1时间间隔内计得CP上升沿个数为N₁；所述第六模块计得在T_H2时间内CP上升沿个数为N₂；所述第七模块对于T_H1之后的一个DMCP高电平时间T_M内，计得的CP上升沿个数为N_x1；在T_H2之后的DMCP一个高电平时间T_M内计得的CP上升沿个数为N_x2；

对以上计数值M、N₁，N₂，Nx₁，N_x2进行如下计算处理：

$M_M=\frac{N_1}{N_{x1}}+M-\frac{N_2}{N_{x2}}$

则M_M为编码器的输出值，其中N₁/N_x1为T_H1时间内编码器的输出值，N₂/N_x2为T_H2时间内编码器的输出值，N₁/N_x1＜1，N₂/N_x2＜1。

所述第一模块得到MCP信号的上升沿截止信号MUP的逻辑关系式为：

其中，

为第n个CP脉冲时刻MCP的逻辑非，(MCP)_n+1为n+1时刻MCP的逻辑值，MUP的触发时钟为CP。

所述第二模块得到CLK的上升沿使能信号UP的逻辑表达式为：其中UP的触发脉冲为MCP；

CLK下降沿使能信号DOWN的逻辑表达式为：

其中DOWN的触发脉冲为MCP。

所述第三模块包括一个74LS90计数器，将74LS90计数器的R0(1)，R0(2)，R9(1)，R9(2)端接地，即置低电平，使74LS90构成一个二分频分频器；MCP连接到74LS90计数器的时钟输入端即CKA端，74LS90计数器的QA端输出即为MCP二分频后的信号DMCP；所述DMCP信号的高电平时间等于MCP信号的周期。

本发明的优点是：在通常的编码器中，只能分辨到整数的编码器输出值，即只能分辨一个栅距或一个角距，不能对小于一个栅距或角距进行更为细致的分辨。而采用二级细分以后，可以对小于一个栅距或是角距的运动进行细致分辨，从而大大提高了编码器的分辨力。另外对于变速运动，由于物体每移动一个栅距的时间极短(以每秒运动1000个栅距为例，则每运动一个栅距的时间是ms级)，因而在极短的时间内可以视为是匀速运动，而不影响二级细分法的使用。

附图说明

图1是本发明的工作原理示意图。

图1.a是CLK信号波形，图1.b是MCP信号波形，图1.c是CP信号波形，

图1.d是二级细分法工作原理示意图。

图2是本发明的采用分立元件的实施例的一种实现电路。

图3是采用74LS163连接而成的16位二进制计数器电路图，源自TI，74LS163A数据手册。

图4是采用两个74LS273连接而成的16位数据锁存器电路图。

具体实施方式

以下结合附图说明本发明所述提高编码器分辨力的方法的具体实施。如图1所示，要得到标准时钟CLK高电平T_H时间间隔内的输出数值，可以依以下方法得到，具体讲该方法包括以下几个部分：

1).以标准时钟信号CLK作为闸门信号对编码器整形信号MCP进行粗计数。当CLK出现上升沿，则开始对MCP进行计数，直到CLK下降沿的来临，计得在CLK高电平时间间隔T_H内MCP上升沿个数为M。

2).对从CLK上升沿直到MCP上升沿的时间间隔T_H1内，对CP进行二级细分计数：当CLK出现上升沿，开始对CP进行细分计数，直到MCP上升沿来临，停止对CP计数，在T_H1时间间隔内计得CP上升沿个数为N₁。

3).在从CLK下降沿直到下一次MCP上升沿的时间间隔T_H2内，对CP进行二级细分计数：CLK出现下升沿的时候，开始对CP进行计数，直到下一次MCP上升沿的到来，停止计数。计得在T_H2时间内CP上升沿个数为N₂。

4).在MCP的每一个周期内，对CP进行计数：以MCP进行二分频后的DMCP信号对CP进行计数。所述DMCP信号的高电平时间为MCP的周期T_M。当DMCP上升沿来临，开始对CP进行计数，直到DMCP下降沿到来，停止计数。在MCP一个周期T_M时间内计得CP上升沿个数为N_x。特别的有，对于T_H1之后的一个DMCP高电平时间T_M内，计得的CP上升沿个数为N_x1；在T_H2之后的DMCP一个高电平时间T_M内计得的CP上升沿个数为N_x2。

5).对以上计数值M、N1，N2，Nx1，Nx2进行如下计算处理：

$M_M=\frac{N_1}{N_{x1}}+M-\frac{N_2}{N_{x2}}$

则M_M即为编码器的输出值，对应编码器运动M_M倍的最小单位值。

对以上所述方法的说明：所述的标准时钟信号CLK，其高电平时间为T_H，其频率要比MCP低很多。所述MCP为编码器上探测器输出信号进行放大整形后的脉冲信号，所述的高频脉冲CP，其频率要比MCP的频率高很多。随着CP的脉冲频率的增加，其对MCP的细分效果更好，分辨力提高更大。

从以上对提高分辨力方法的说明中，所述各时间段T_H，T_H1，T_M，T_H2有以下关系：

T_H＝T_H1+MT_M-T_H2                        (1)

所述编码器在CLK高电平时间T_H内最终输出值为：

$M_M=\frac{N_1}{N_{x1}}+M-\frac{N_2}{N_{x2}}---\left(2\right)$

其中N₁/N_x1为T_H1时间内输出的二级细分值，N₂/N_x2为T_H2时间输出的二级细分数。以上编码器的输出值，对直线型编码器，脉冲计数值每增加一，表示运动物体移动一个栅距。对于径向型(圆周)编码器，编码器输出一个脉冲，表示物体转动一个单位角距。

本发明所述提高编码器分辨力的方法可以采用小规模的集成电路(分立器件)实现，也可以采用单片机/DSP+必要的外围电路，或是采用现场可编程逻辑阵列FPGA实现，其实现过程的基本原理和方法基本相同，只是实现的技术载体和平台不同。实际应用时可以根据需要选择最恰当和简便的实现方式。以下结合实施例和附图对本发明进行进一步阐述：

实施例：如图2所示，采用二级细分提高编码器分辨力的方法的分立元件电路，包括标准时钟CLK，编码器的探测器整形后的信号MCP，高频时钟信号CP。4个与门A1、A2、A3、A4，5个非门B1、B2、B3、B4、B5，四个16位计数器C1、C2、C3、C4，4个16位数据锁存器D1、D2、D3、D4。一个与非门E1，两个JK触发器F1、F2，一个74LS90分频器G1。其中16位计数器C1、C2、C3、C4分别采用四个四位计数器74LS163构成，其构成方法如德州仪器公司(TI)在其数据手册上所提供的电路，如图3所示。16位数据锁存器D1、D2、D3、D4分别采用两个8位数据锁存器74LS273串联构成，如图4所示。

电路的功能可以分为以下几个模块，其连接方式和功能如下详细阐述：

第一模块1，得到MCP信号的上升沿截止信号：包括有第一JK触发器F1，与非门E1。其连接方式为：MCP信号连接到第一JK触发器F1的Q端。第一JK触发器的J、K端接数字电源Vcc，即接高电平，构成一个T触发器。第一JK触发器的时钟端CLK接高频时钟信号CP。再将第一JK触发器F1的Q，

端，连接到与非门E1的输入端，与非门E1的输出MUP即为MCP的上升沿截止信号。其逻辑关系式为：

$\mathrm{MUP}=\stackrel{\‾}{{\left(\stackrel{\‾}{\mathrm{MCP}}\right)}_n\·{\left(\mathrm{MCP}\right)}_{n+1}}$

其中为第n个CP脉冲时刻MCP的逻辑非，(MCP)_n+1为n+1时刻MCP的逻辑值。其中MUP的触发时钟为CP。

第二模块2，得到CLK的上升沿使能信号UP与下降沿使能信号DOWN：包括有第二JK触发器F2，第一、第二非门B1、B2，第一、第二与门A1、A2。CLK时钟信号连接到第二JK触发器F2的Q端。第二JK触发器的J、K端接地，即接低电平，构成一个D触发器。第二Jk触发器的时钟端CLK接MCP。第二JK触发器F2的端经第二非门B2，与标准时钟信号CLK一起，连接到第二与门A2的输入端，则第二与门A2的输出即为标准时钟信号CLK的上升沿使能信号。其逻辑表达式为：

其中UP的触发脉冲为MCP。

将第二JK触发器F1的

端、以及标准时钟信号CLK经第一非门B1的输出信号，连接到第一与门A1的输入端。则第一与门A1的输出即为标准时钟信号CLK的下降沿使能。其逻辑表达式为：

其中DOWN的触发脉冲为MCP。

第三模块3，获得MCP的二分频信号DMCP：包括一个74LS90计数器。MCP连接到74LS90计数器G1的CKA时钟输入端，将74LS90计数器G1的R0(1)，R0(2)，R9(1)，R9(2)端接地，即置低电平，使74LS90构成一个二分频分频器。74LS90计数器G1的QA端输出即为MCP二分频后的信号DMCP。其特点是：DMCP信号的高电平时间为MCP的周期。

第四模块4，以CLK作为闸门信号对MCP进行粗计数：包括第一计数器C1，第一锁存器D1。将标准时钟信号CLK连接到第一计数器C1的使能端En。标准时钟信号CLK经第一非门B1后的信号连接到第一计数器C1的清除端Clr。MCP连接到第一计数器C1的时钟输入端Clk。并且第一锁存器D1的时钟端Clk、清零端Clr分别与第一计数器C1的时钟端Clk、清零端Clr相连。相应的其数据线D0-D15对应连接。则第一锁存器D1的输出即为：在CLK高电平时间间隔T_H内MCP上升沿个数M。

第五模块5，是T_H1时间段细分计数电路，包括第四与门A4，第三非门B3，第二计数器C2，第二锁存器D2。其连接方式为：将MCP上升沿截止信号MUP与CLK上升沿使能使号UP连接到第四与门A4的输入端，输出为Z’。第四与门A4的输出端Z’连接到第二计数器C2的使能端En，同时第四与门A4的输出端Z’经第三非门B3连接到第二计数器C2的清零端Clr。高频时钟信号CP连接到第二计数器C2的时钟输入端Clk。并且第二锁存器D2的时钟端Clk，清零端Clr分别与第二计数器C2的时钟端Clk，清零端Clr相连。相应的其数据线D0-D15对应连接。则第二锁存器D2的输出即为从CLK上升沿直到MCP上升沿的时间间隔T_H1内，计得的CP上升沿个数N₁。

第六模块6，是T_H2时间段细分计数电路，包括：第三与门A3，第四非门B4，第三计数器C3，第三锁存器D3。其连接方式为：将MCP上升沿截止信号MUP与CLK下降沿使能信号DOWN，输入到第三与门A3的输入端。将第三与门A3的输出端Z输入到第三计数器C3的使能端En。第三与门A3的输出Z经第四非门B4连接到第三计数器C3的清除端Clr。高频信号CP输入到第三计数器C3的时钟输入端Clk。并且第三锁存器D3的时钟端Clk，清零端Clr分别与第三计数器C3的时钟端Clk，清零端Clr相连。相应的其数据线D0-D15对应连接。则第二锁存器D3的输出即为从CLK下降沿直到下一次MCP上升沿的时间间隔T_H2内，计得的CP上升沿个数N₂。

第七模块7，为DMCP精细计数模块，包括第五非门B5，第四计数器C4，第4锁存器D4。74LS90计数器G1的QA输出信号DMCP连接到第四计数器C4的使能端En。DMCP经第五非门B5连接到第四计数器C4的清除端Clr。高频时钟信号CP连接到第四计数器C4的时钟输入端Clk。并且第四锁存器D4时钟端Clk、清零端Clr分别与第四计数器C4的时钟端Clk、清零端Clr相连。相应的其数据线D0-D15对应连接。则第四锁存器D4的输出即为DMCP信号的高电平时间为MCP的周期T_M内，计得的CP上升沿个数N_x。对所述Nx的计数分为两个，对于T_H1之后的一个DMCP高电平时间T_M内，计得的CP上升沿个数为N_x1；在T_H2之后的DMCP一个高电平时间T_M内计得的CP上升沿个数为N_x2。

对以上计数值M、N₁，N₂，N_x1，N_x2进行如下计算处理：

$M_M=\frac{N_1}{N_{x1}}+M-\frac{N_2}{N_{x2}}$

则M_M即为在CLK高电平时间T_H内编码器的输出值，对应编码器运动M_M倍的最小单位值。

Claims (6)

1.一种采用二级细分提高编码器分辨力的方法，其特征是所述方法如下：

以标准时钟信号CLK作为闸门信号对编码器整形信号MCP进行粗计数：当CLK出现上升沿，则开始对MCP进行计数，直到CLK下降沿的来临；计得在CLK高电平时间间隔T_H内MCP上升沿个数为M；

在从CLK上升沿直到MCP上升沿的时间间隔T_H1内，对高频时钟信号CP进行二级细分计数：当CLK出现上升沿，开始对CP进行细分计数，直到MCP上升沿来临，停止对CP计数，在T_H1时间间隔内计得CP上升沿个数为N₁；

在从CLK下降沿直到下一次MCP上升沿的时间间隔T_H2内，对CP进行二级细分计数：CLK出现下降沿的时候，开始对CP进行计数，直到下一次MCP上升沿的到来，停止对CP计数，计得在T_H2时间内CP上升沿个数为N₂；

在MCP的每一个周期T_M内，对CP进行计数：以MCP进行二分频后的DMCP信号对CP进行计数，所述DMCP信号的高电平时间为MCP的周期T_M；当DMCP上升沿来临，开始对CP进行计数，直到DMCP下降沿到来，停止计数，在MCP一个周期T_M时间内计得CP上升沿个数为N_x；对所述N_x的计数分为两个，对于T_H1之后的一个DMCP高电平时间T_M内，计得的CP上升沿个数为N_x1；在T_H2之后的DMCP一个高电平时间T_M内计得的CP上升沿个数为N_x2；

对以上计数值M、N₁，N₂，N_x1，N_x2进行如下计算处理：

$M_M=\frac{N_1}{N_{x1}}+M-\frac{N_2}{N_{x2}}$

则M_M为编码器的输出值，其中N₁/N_x1为T_H1时间内编码器的输出值，N₂/N_x2为T_H2时间内编码器的输出值，N₁/N_x1＜1，N₂/N_x2＜1。

2.如权利要求1所述采用二级细分提高编码器分辨力的方法，其特征是所述时间段T_H，T_H1，T_M，T_H2有以下关系：

T_H＝T_H1+M_TM-T_H2。

3.一种采用二级细分提高编码器分辨力的方法的实施电路，其特征是包括：

第一模块，得到编码器整形信号MCP信号的上升沿截止信号；

第二模块，得到标准时钟信号CLK的上升沿使能信号UP与下降沿使能信号DOWN；

第三模块，获得MCP的二分频信号DMCP；

第四模块，以CLK作为闸门信号对MCP进行粗计数；

第五模块，在时间间隔T_H1内对高频时钟信号CP进行细分计数；

第六模块，在时间间隔T_H2内对高频时钟信号CP进行细分计数；

第七模块，在MCP的每一个周期T_M内，以MCP进行二分频后的DMCP信号对CP进行计数；

所述时间间隔T_H1是从CLK上升沿直到MCP上升沿的时间间隔；

所述时间间隔T_H2是从CLK下降沿直到下一次MCP上升沿的时间间隔；

所述第四模块计得在CLK高电平时间间隔T_H内MCP上升沿个数为M；所述第五模块在T_H1时间间隔内计得CP上升沿个数为N₁；所述第六模块计得在T_H2时间内CP上升沿个数为N₂；所述第七模块对于T_H1之后的一个DMCP高电平时间T_M内，计得的CP上升沿个数为N_x1；在T_H2之后的DMCP一个高电平时间T_M内计得的CP上升沿个数为N_x2；

对以上计数值M、N₁，N₂，N_x1，N_x2进行如下计算处理：

$M_M=\frac{N_1}{N_{x1}}+M-\frac{N_2}{N_{x2}}$

则M_M为编码器的输出值，其中N₁/N_x1为T_H1时间内编码器的输出值，N₂/N_x2为T_H2时间内编码器的输出值，N₁/N_x1＜1，N₂/N_x2＜1。

4.权利要求4所述电路，其特征是所述第一模块得到MCP信号的上升沿截止信号MUP的逻辑关系式为：

其中，

为第n个CP脉冲时刻MCP的逻辑非，(MCP)_n+1为n+1时刻MCP的逻辑值，MUP的触发时钟为CP。

5.权利要求4所述电路，其特征是所述第二模块得到CLK的上升沿使能信号UP的逻辑表达式为

其中UP的触发脉冲为MCP；

CLK下降沿使能信号DOWN的逻辑表达式为：

其中DOWN的触发脉冲为MCP。

6.权利要求4所述电路，其特征是所述第三模块包括一个74LS90计数器，将74LS90计数器的R0(1)，R0(2)，R9(1)，R9(2)端接地，即置低电平，使74LS90构成一个二分频分频器；MCP连接到74LS90计数器的时钟输入端即CKA端，74LS90计数器的QA端输出即为MCP二分频后的信号DMCP；所述DMCP信号的高电平时间等于MCP信号的周期。

Images