CN101931006B - 具有非晶半绝缘沟道控制层的晶体管部件 - Google Patents

具有非晶半绝缘沟道控制层的晶体管部件 Download PDF

Info

Publication number
CN101931006B
CN101931006B CN2010102073314A CN201010207331A CN101931006B CN 101931006 B CN101931006 B CN 101931006B CN 2010102073314 A CN2010102073314 A CN 2010102073314A CN 201010207331 A CN201010207331 A CN 201010207331A CN 101931006 B CN101931006 B CN 101931006B
Authority
CN
China
Prior art keywords
channel
region
channel region
layer
control layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102073314A
Other languages
English (en)
Other versions
CN101931006A (zh
Inventor
G·施米特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN101931006A publication Critical patent/CN101931006A/zh
Application granted granted Critical
Publication of CN101931006B publication Critical patent/CN101931006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有非晶半绝缘沟道控制层的晶体管部件。公开一种具有控制结构的晶体管部件，该控制结构具有在电流流动方向上沿沟道区延伸的非晶半绝缘材料沟道控制层。

Description

具有非晶半绝缘沟道控制层的晶体管部件
技术领域
本发明涉及晶体管部件，尤其是场效应晶体管。
背景技术
诸如MOSFET或IGBT的MOS晶体管包括控制结构，借助于该控制结构，该部件是可控制的，尤其是适于被接通和关断。这个控制结构包括栅电极，该栅电极由导电材料构成并且通过介电层(所谓的栅极电介质)与MOS晶体管的主体区绝缘。该主体区被布置在源区和漏区(其在IGBT中也被称为发射极区和集电极区)之间，其中在功率MOS晶体管中漂移区被布置在漏区和主体区之间，其中漂移区与漏区相比被低掺杂。
栅电极用于沿栅极电介质在主体区中控制导电沟道。取决于该部件，这个沟道是积累沟道或反型沟道。分别通过对栅电极施加电势(栅电势)或者通过在栅电极和源区之间分别施加电压(栅电压)来控制MOS晶体管。为在主体区中产生导电沟道而施加的栅电压的绝对值以及这个栅电压的极性与晶体管的类型有关。
尤其在具有几百伏特到几千伏特的电压阻断能力的功率半导体部件中，当该部件阻断或被关断时，栅极电介质两端存在相当大的电压。这个栅极电介质层的介电强度影响整个部件的电压阻断能力。一般而言，栅极电介质层的强度可通过增加其层厚度来提高。然而，当增加层厚度时需要较高的栅电压来控制部件。
栅极电介质层例如由半导体氧化物(诸如在硅部件中为氧化硅)构成。在大于大约6MV/cm的场强下，氧化物层上的福勒-诺德海姆(Fowler-Nordheim)隧穿电流开始。击穿场强是大约10MV。在使用部件时，应当避免高于4MV/cm的场强以避免退化。这个允许的最大场强限制允许的栅电压，并且因此限制在主体区中沿栅极电介质在导电沟道中可以得到(settle in)的电荷密度。
而且，栅极电介质可能由于温度引起的机械应力、宇宙辐射或热电荷载流子注入而退化，其中后者例如发生在MOSFET的雪崩击穿期间。
发明内容
本公开的一个方面涉及半导体部件，该半导体部件包括：第一和第二连接区，其被布置成彼此远离；控制结构，其具有被布置在第一和第二连接区之间的第一导电类型的沟道区、在电流流动方向上沿沟道区延伸的非晶半绝缘材料的沟道控制层、以及控制电极。
附图说明
在下文中将参考附图来解释实例。这些附图用来解释基本原理，所以在附图中仅示出对理解基本原理所必要的特征。除非另外指出，在附图中相同的附图标记表示具有相同意义的相同特征。
图1借助于通过半导体主体的截面示出具有根据第一实施例的控制结构的晶体管部件，该控制结构具有非晶半绝缘沟道控制层。
图2借助于能带图示出非晶半绝缘沟道控制层的工作原理。
图3示出非晶半绝缘沟道控制层以及在非晶半绝缘沟道控制层和沟道区之间的结的等效电路图。
图4示出横向功率晶体管部件的实施例。
图5到7借助于特性曲线示出根据图4的部件的工作原理。
图8示出垂直功率晶体管部件的第一实施例。
图9示出垂直功率晶体管部件的第二实施例。
图10示意性地示出具有六边形晶体管单元的垂直晶体管部件。
图11示意性地示出具有矩形晶体管单元的垂直晶体管部件。
图12示意性地示出具有条形晶体管单元的垂直晶体管部件。
图13示出横向晶体管部件的另一实施例。
图14借助于通过半导体主体的截面示出具有根据第二实施例的控制结构的晶体管部件，该控制结构包括非晶半绝缘沟道控制层
图15示出具有根据第二实施例的控制结构的横向功率晶体管部件的第一实施例。
图16示出具有根据第二实施例的控制结构的横向功率晶体管部件的第二实施例。
图17示出具有根据第二实施例的控制结构的横向功率晶体管部件的第三实施例。
图18示出具有根据第二实施例的控制结构的垂直功率晶体管部件的实施例。
图19示出用于制作根据图18的部件的方法的实施例。
具体实施方式
本公开涉及晶体管部件的控制结构的概念。这个概念可以被用于将在下文中解释的多个不同部件。首先将参考图1和2来说明第一概念。
参考图1，为了解释这个概念，研究具有第一和第二连接区11、21以及控制结构30的晶体管部件。控制结构30包括布置在第一和第二连接区11、21之间的沟道区31、在电流流动方向上沿沟道区31延伸的沟道控制层32、以及控制电极33
控制结构用于控制在第一和第二连接区11、21之间的导电沟道，尤其是反型沟道，其中当存在这种导电沟道时该部件导电或被接通，且其中当不存在这种导电沟道时该部件阻断或被关断。电流流动方向对应于当部件导电时第一和第二连接区11、21之间的电流流经沟道区31的方向。在这点上，电流流动方向与半导体主体100中的第一和第二连接区11、21的布置相关。在图1所示出的部件中，第一和第二连接区11、21例如被布置成在半导体主体的横向方向上彼此远离，这样电流流动方向对应于半导体主体100的横向方向。
在所示出的部件中，沟道控制层32被布置在沟道区31和控制电极33之间，其中沟道控制层32可直接接触沟道区31，并且控制电极33可直接接触沟道控制层32。控制电极33由导电材料构成。这种材料例如是：金属，诸如铝、钛或铜；金属合金，诸如铝-硅-铜合金；或者多层金属结构，例如具有钛、铂和金的层；或者高掺杂的多晶半导体材料，诸如多晶硅。
沟道控制层32由非晶半绝缘材料构成。半绝缘非晶材料一般是已知的。这种材料的实例是可不被掺杂的非晶硅(aSi)或可被掺杂了氢的非晶硅(aSi:H)、可不被掺杂的非晶碳化硅(aSi1-xCx)或可被掺杂了氢的非晶碳化硅(aSi1-xCx:H)、可不被掺杂的类金刚石碳(DLC)或可被掺杂了氢、硅或氮的类金刚石碳(DLC)、或者半绝缘多晶硅(SIPOS)。非晶半绝缘层的另外实例是金属掺杂的碳层，其可另外包括氢。非晶半绝缘层的其他合适掺杂剂例如是氟(F)、氧(O)、硼(B)等等。
可例如通过汽相沉积或通过化学汽相沉积(CVD)来制作这种半绝缘非晶材料层。纯DLC层、硅掺杂的DLC层或非晶SiC层例如可通过等离子体支持的CVD由诸如硅烷或甲烷之类的前体(precursor)气体来制作。硅掺杂的DLC层，比如非晶Si1-xCx层，包括碳和硅作为化学元素，DLC层特征在于可通过适当选择沉积条件而获得的类金刚石基本结构。
根据前体气体的流量，在硅掺杂DLC层或非晶Si1-xCx层中，可以设定硅(Si)和碳(C)的混合比x。沟道控制层32特别地是含有的C比例比Si比例高的非晶Si1-xCx层，即具有x＞0.6的非晶Si1-xCx层。
而且，沟道控制层32例如被选择成使得其比电阻在大约1012Ωcm的范围内，即在1011Ωcm和1013Ωcm之间。这适用于无高电压(例如在几伏的范围内)施加在沟道控制层32的情况。如在下文中将说明的，由于针对较高场强而开始的普尔-夫伦克尔(Poole-Frenkel)发射，非晶半绝缘层的比电阻取决于非晶半绝缘层的场强。
非晶半绝缘沟道控制层的层厚度例如在50nm到1000nm的范围内，尤其是在100nm到500nm的范围内。
为了获得沟道控制层32与沟道区31的良好电连接，作为非晶层布置在其上的沟道区31的表面的接触表面可被事先清洁。为此，例如，使用例如氟离子的等离子体蚀刻或者用惰性气体离子溅射该表面是合适的。
非晶半绝缘沟道控制层32的功函数和沟道区31的掺杂类型和掺杂浓度彼此适应以便可沿由控制电极33控制的沟道控制层32在沟道区31中形成反型沟道。众所周知，非晶半绝缘层的功函数可通过选择制作期间的沉积条件(诸如工作压力、沉积期间的HF功率、气体流量、组分、以及由腔几何形状引起的等离子体电势(自偏压))以及通过其掺杂来设定。如在下文中将说明的，功函数确定沟道控制层32连同控制电极33一起沿沟道控制层32在沟道区31中实现反型沟道的适合性。
非晶半绝缘沟道控制层的比电阻也可通过沉积条件设定。例如，通过减小HF功率从而导致减小的自偏压，可增大比电阻。而且，比电阻与组分相关。在非晶Si1-xCx层中，比电阻随着Si比例的增大而增大。
如在下文中将说明的，沟道控制层32的材料的功函数和沟道区31的掺杂浓度可以彼此适应以致仅通过提供沟道控制层32就沿沟道区形成反型沟道而不需要控制电极33。然而，没有控制电极的这种部件的反型沟道不能被控制。控制该部件的可能性是借助于控制电极而实现的。在正常导通的部件中，即在具有正常导通行为的部件中，沟道控制层32的功函数和沟道区31的掺杂浓度彼此适应以致在控制电极33和沟道区31之间在0V的控制电压下形成反型沟道。在正常关断的部件中，即在具有正常关断行为的部件中，沟道控制层32的功函数和沟道区31的掺杂浓度彼此适应以致仅在绝对值高于0的控制电压下形成反型沟道。
为了更好地理解这些机制，首先将说明导致在沟道控制层32引起的沟道区31中形成反型沟道的机制。为此，首先假设不存在由于控制电极33所致的影响，即控制电压是0。在这点上应当指出，无论所用任何半导体材料，以下说明都适用，所以这些说明确实适用于硅(Si)、砷化镓(GaAs)、碳化硅(SiC)或者任何其它半导体材料。
首先研究的情况是反型沟道应当形成在仅由沟道控制层32引起的p掺杂或n掺杂的沟道区31中。在p掺杂的沟道区31中，反型沟道是电子沟道(n沟道)，而在n掺杂的沟道区31中，反型沟道是空穴沟道(p沟道)。为了在p掺杂的沟道区31中形成反型沟道，必须分别存在表面电势或接触电势，其至少为：
ψ s ( inv ) = 2 kT q ln ( N A n i ) - - - ( 1 a )
(参见Sze：′半导体装置(Semiconductor Devices)″，第二版，作者JohnWiley和Sons，2002年，第175页)。这里，k表示波尔兹曼常数，T表示绝对温度，q表示基本电荷，NA表示受主浓度(p掺杂)，ni表示本征浓度。同样地，在n掺杂的漂移区中为了形成反型沟道，必须存在表面电势，其至少为：
ψ s ( inv ) = 2 kT q ln ( N D n i ) - - - ( 1 b )
这里，ND表示漂移区中的施主浓度。
p掺杂的半导体材料的所谓的势垒高度qΦBp是接触电势与在费米能级EF和价带能级EV之间的差EF-EV之和。因此其适用以下方程式：
qΦBp＝qψs+EF-EV                                (2a)
同样地，在n掺杂的半导体材料中，势垒高度qΦBp是接触电势qΨs与在导带能级EC和费米能级EF之间的差EC-EF之和。因此其适用以下方程式：
qΦBn＝qψs+EC-EF                            (2b)
在方程(2a)和(2b)中，ΨS一般表示表面电势。这些方程与任何表面电势无关地应用。如果方程(2a)和(2b)中的ΨS根据方程(1a)和(1b)被设定为等于表面电势ΨS(inv)，则获得用于开始(setting-in)强反型的势垒高度。
p掺杂的半导体材料中的费米能级和价带或价带边缘的能级之间的差EF-EV，以及n掺杂的半导体材料中的导带能级EC和费米能级之间的差EC-EF在所有情况下都分别与受主浓度NA和施主浓度ND相关。其适用于这些差：
E F - E V = kT ln ( N C N D ) - - - ( 3 a )
E C - E F = kT ln ( N V N A ) ) - - - ( 3 b )
(参见Sze，1.c.，第39页)。这里，NC表示导带中的有效(等效)态密度，NV表示价带中的有效(等效)态密度。这些态密度是材料常数并且与半导体材料的类型无关。例如，对于Si：NV＝2.66×1019cm-3以及NC＝2.86×1019cm-3(参见Sze，1.c.，第538页)。
通过高频测量具有非晶半绝缘层和结晶半导体层的系统的结电容，可以表明非晶半绝缘层和邻接的半导体材料之间的非晶-结晶异质结的作用就像肖特基结一样。这种肖特基结相对于p掺杂半导体材料的势垒高度为：
qΦBp＝Eg-q(Φm-χ)                                 (4a)
同样地，这种肖特基结相对于n掺杂半导体材料的势垒高度为：
qΦBn＝q(Φm-χ)                                (4b)
(参见Sze.，1.c.，第226页)。这里，Eg表示所用半导体材料的带隙，χ表示电子亲合势，qΦm表示所用肖特基金属的功函数。带隙Eg和电子亲合势χ是材料常数。例如，对于作为半导体材料的硅：Eg＝1.12eV，qχ＝4.05eV，对于砷化镓(GaAs)：Eg＝1.42eV，qχ＝4.07eV，以及对于6H多型体(polytype)的碳化硅(SiC)：Eg＝3.05eV，qχ＝3.77eV。
如果将方程(4a)和(4b)应用于这样的非晶异质结，在该非晶异质结处具有功函数qΦa的非晶材料接触沟道区33而非接触肖特基金属，则势垒高度以同样的方式计算：
qΦBp＝Eg-q(Φa-χ)                         (5a)
qΦBn＝q(Φa-χ)                            (5b)
使用与方程(1a)和(1b)一起定义反型开始所需的势垒高度的方程(2a)和(2b)以及使用计算形成反型层所需的非晶半绝缘沟道控制层的该功函数qΦa的方程(5a)和(5b)时，有以下方程作为条件：
qΦa≤Eg+qχ-qψs(inv)-(EF-EV)              (6a)
qΦa≥qχ-qψs(inv)+(EC-EF)                 (6b)
方程(6a)对p掺杂的漂移区有效，即它定义用于在p掺杂的漂移区中形成n沟道的沟道控制层32的非晶材料的所需功函数，而方程(6b)对n掺杂的沟道区30有效，即它定义用于在n掺杂的漂移区中形成p沟道的沟道控制层32的非晶材料的所需功函数。
方程(6a)和(6b)中给出的表面电势和能量差参考温度相关的方程(1a)和(1b)以及方程(3a)和(3b)。功函数qΦa被选择成使得根据方程(6a)、(6b)、(7a)或(7b)的条件至少在为部件指定的温度范围内有效。这个温度范围例如是在225K和425K之间。
作为实例，研究作为沟道区材料的且具有的受主浓度Na为1×1017cm-3的p掺杂硅。下列值中的每个在室温(大约300K)下有效。根据方程(1a)，反型所需的接触电势在这种情况下是：ψs(inv)＝0.82V。导带和价带之间的差在这种情况下是EF-EV＝0.12eV，这样根据方程(2a)产生至少要达到的0.94eV的势垒高度。对于大约1018cm-3的更高掺杂浓度NA，需要较高接触电势ψs＝0.93V以用于开始强反型。然而，差EF-EV减小到大约0.07eV，以致产生大约1.0eV的总势垒高度。
根据方程(5a)由功函数设定的势垒高度对于第一实例必须为至少0.94eV，而对于第二实例为至少1.0eV，这样，由于仅存在沟道控制层21，在沟道区31中形成反型沟道。
使用GaAs(具有Eg＝1.42ev的带隙、4.07eV的电子亲和势、1.8×106cm-3的本征浓度、以及在价带边缘处的7×1018cm-3的等效态密度NV)作为漂移区的材料时，获得qΦBp＝1.28eV的势垒高度以在沟道区31的受主浓度NA＝1×1015cm-3时开始强反型。根据方程(6a)，所需的功函数是4.21eV或更小。
使用6H多型体的SiC(具有3.05ev的带隙、3.77eV的电子亲和势、1.6×106cm-3的本征浓度、以及在价带边缘处的2.5×1019cm-3的等效态密度NV)作为沟道区31的材料时，获得qΦBp＝2.75eV的势垒高度以在沟道区的受主浓度NA＝1×1015cm-3时开始强反型。根据方程(6a)，所需的功函数是4.07eV或更小。
适合作为非晶半绝缘沟道控制层21的层例如是在电容性耦合的“平行板反应器”中以大约13.56MHz的频率通过HF沉积所沉积的非晶DLC层。甲烷或另一种气态烃被用作DLC层的碳的第一前体气体。通过添加作为第二前体气体的硅烷，获得DLC层的硅掺杂。DLC层的特性，尤其是其功函数，由HF功率、处理腔中的工作压力、前体的气体流量以及腔几何形状确定。后者确定所谓的自偏压，所述自偏压形成在等离子体中并且实现加速带正电的离子实(ion core)到达非晶层要沉积于其上的半导体层。
p掺杂层上的具有大约4.17eV的功函数(即具有1.0eV的势垒高度)的DLC层可例如以处理腔中的大约100mT的工作压力、第一和第二前体气体之间大约为3的气体流量比以及大约200W的HF功率进行沉积。
应当指出，把DLC层用作非晶半绝缘层仅仅是实例，可使用任何其它非晶半绝缘层，其中通过适当地选择沉积条件来调节功函数以致结合控制电极33可以在沟道区31中控制反型沟道。
在下文中将参考图2A和2B中示出的能带图来说明用于在仅由沟道控制层32控制的p掺杂漂移区30中形成反型层的条件。图2左侧示出非晶沟道控制层“A”的能带图，而右侧示出半导体材料“S”的能带图。这里，EVAC表示真空能级，Eopt表示非晶材料的所谓的光学带隙，Ei表示半导体的本征能级。图2B示出非晶-结晶异质结的能带图。
由于非晶材料和半导体材料的不同费米能级，在半导体材料中存在能带弯曲。这个能带弯曲的幅度对应于接触电势ΨS，其中当如所示出的那样，在半导体表面的能带弯曲是费米能级EF和本征能级Ei之间的差值的两倍时开始强反型。势垒高度qΦBp分别对应于接触电势、或者能带弯曲加上费米能级和价带边缘能级之间的差EF-EV。
先前示出的能带图对于任何半导体材料都有效，即对于具有带隙Eg＝1.42eV和电子亲和势qχ＝4.07eV的砷化镓(GaAs)、或者碳化硅(SiC)(尤其是具有带隙Eg＝3.05eV和电子亲和势qχ＝3.77eV的6H-SiC)也有效。
通过沟道控制层32而与沟道区31分离的控制电极33实现对部件的控制。该部件可被实现为正常导通或正常关断的部件。在正常导通的部件中，非晶半绝缘沟道控制层32的材料的功函数和沟道区的掺杂彼此适应以致在0V的控制电压下在控制电极33和沟道区31之间已经形成反型沟道。当满足方程(6a)和(6b)之一时情况就是如此。在具有p掺杂沟道区31的部件中，阻断部件所需的在控制电极33和沟道区之间施加的控制电压是负电压，而在具有n掺杂沟道区31的部件中，阻断部件所需的在控制电极33和沟道区31之间施加的控制电压是正电压。
在正常关断的部件中，沟道控制层32的材料的功函数qΦa和沟道区31的掺杂浓度彼此适应以致在沟道区中(还)没有形成反型沟道，即不满足方程(6a)和(6b)。
作为实例，研究上面说明的具有受主浓度NA＝1018cm-3的p掺杂沟道区的实施例。如所说明的，为了在控制电压为零时形成反型沟道，要求功函数qΦa≥4.17eV。当沟道区31的掺杂高于所提及的1018cm-3时或者当功函数被设定成高于所提及的4.17eV时，防止在控制电压为零时形成反型沟道。一般地，当在具有给定掺杂浓度的p掺杂沟道区中，功函数qΦa高于方程(6a)恰好有效时的该功函数的值时，防止在0V的控制电压下形成反型沟道。其因此适用以下方程：
qΦa＞Eg+qχ-qψs(inv)-(EF-EV)                (7a)
分别在表面电势qΨS(inv)和能量差EF-EV中考虑沟道区31的掺杂浓度。
非晶半绝缘层在费米能级下具有高态密度NF，其在1020cm-3eV-3到1022cm-3eV-3的范围内。非晶半绝缘层的德拜(Debye)长度LD由下式给出：
L D = ϵ q 2 N F - - - ( 9 )
q是基本电荷，ε是非晶半绝缘层的介电常数，NF是态密度。介电常数例如在大约4和6之间。
布置在半导体材料上的非晶半绝缘层的界面电容CS由介电常数ε与德拜长度LD之比给出，即
C S = ϵ L D - - - ( 10 ) .
使用这个界面电容CS，可计算界面态电荷密度，其为：
D S = C S q 2 - - - ( 11 ) .
对于上面给出的在费米能级下的态密度NF范围以及介电常数ε＝6，就方程(9)到(11)而论，界面态电荷密度高达1014cm-2eV-1。这种高界面态密度ES一方面具有如下影响，即通过施加控制电压来偏移费米能级的可能性很小。另一方面，由于已经是高态密度，在几十mv或几百mv的范围内的费米能级的低偏移或能带弯曲就足以实现在沟道控制层32和沟道区31之间的界面处态密度的强烈变化，这种强烈变化是夹断或形成反型沟道所需要的。可以通过施加外部电压，即通过对控制电极33施加控制电压，来获得费米能级的这种略微偏移。然而，要施加的控制电压高于费米能级的所需偏移；这将在下文中参考图3中示出的、非晶半绝缘沟道控制层31以及在非晶半绝缘沟道控制层31和沟道区之间的界面的电路图进行说明。
这个电路图包括两个部分：非晶半绝缘沟道控制层31的电路图，其包括欧姆电阻器Ra和电容CA的并联电路；以及非晶半绝缘沟道控制层32和沟道区之间的界面的电路图，其包括欧姆电阻器Rs和界面电容Cs的并联电路。电容Ca是非晶半绝缘层31的介电电容，其由非晶半绝缘层32的介电常数ε与其层厚度之比给出。在这点上，应当指出，电路图中的电容和电阻代表每单位面积的比电容和电阻。
根据普尔-夫伦克尔(Poole-Frenkel)定律，Ra代表非晶半绝缘沟道控制层31的电压相关的电阻，而Rs代表界面处的电阻。
参考电路图，施加在非晶半绝缘沟道控制层32和沟道区之间的控制电压VG包括两个分量：第一分量Va，其在非晶层32的两端下降；以及分量Vs，其在界面的两端下降。在界面的两端下降的分量代表形成或中断反型沟道所需的、非晶半绝缘层32的费米能级EF的偏移。与半导体的沟道区31中的能带弯曲相比，非晶层中的费米能级的这种偏移(即能带弯曲)是很低的，因此其在根据图2的能带图中未被示出。
电阻Ra分别与施加到非晶半绝缘沟道控制层32的电压或者存在于非晶半绝缘沟道控制层32中的场强相关。经过非晶半绝缘沟道控制层32到达沟道区31中的电流(控制电流)与电压或场强的增大不相称地升高到很高。
一方面为了通过施加控制电压来形成或中断沟道并且另一方面为了防止由于普尔-夫伦克尔(Poole-Frenkel)效应而使控制电流随着控制电压的增大而强烈增大，对于沟道区31的给定掺杂浓度，功函数尤其是：
1，1·(Eg+qχ-qψs(inv)-(EF-EV))＞qΦa＞Eg+qχ-qψs(inv)-(EF-EV)(8a)。
相应地，当在具有给定掺杂浓度的n掺杂沟道区中功函数qΦa低于恰好满足方程(6b)时的功函数的值时，防止在0V的控制电压下形成反型沟道，其因此适用以下方程：
qΦa＜qχ-qψs(inv)+(EC-EF)                        (7b)。
依据方程(8a)，其尤其适应以下方程：
0，9·(qχ-qψs(inv)+(EC-EF))＜qΦa＜qχ-qψs(inv)+(EC-EF)  (8b)
现在将参考图2A和2B中示出的能带图来说明用于在由沟道控制区控制的p掺杂漂移区30中形成反型层的条件。图2A左侧示出非晶沟道控制层“A”的能带图，而右侧示出半导体材料“S”的能带图。这里，EVAC表示真空能级，Eopt表示非晶材料的所谓的光学带隙，Ei表示半导体的本征能级。图2B示出非晶-结晶异质结的能带图。
由于非晶材料和半导体材料的不同费米能级，在半导体材料中存在能带弯曲。这个能带弯曲的高度对应于接触电势ΨS，其中当如示出的那样，在半导体表面的能带弯曲是费米能级EF和本征能级Ei之间的差的两倍时开始强反型。势垒高度qΦBp分别对应于接触电势、或者能带弯曲加上费米能级和价带边缘能级之间的差EF-EV。
参考图2中所示出的能带图，施加控制电压实现非晶半绝缘沟道控制层的费米能级的偏移，因此影响半导体材料中的能带弯曲。为中断反型沟道以及因此为中断部件，负控制电压要被施加到p掺杂的沟道区21。这个负控制电压实现非晶层的费米能级的降低；经此，减小能带弯曲以致中断反型沟道。
先前示出的能带图对于任何半导体材料都有效，所述半导体材料诸如具有带隙Eg＝1.42eV和电子亲和势qχ＝4.07eV的砷化镓(GaAs)、或者碳化硅(SiC)，尤其是具有带隙Eg＝3.05eV和电子亲和势qχ＝3.77eV的6H-SiC。
在正常关断的部件中，沟道控制层32的材料的功函数和沟道区31的掺杂浓度如所说明的那样彼此适应以致在0V的控制电压下刚好不形成反型沟道。由具有沟道区的掺杂浓度N和功函数qΦa且其中在0V的控制电压下形成反型沟道的“正常导通”的非晶-结晶异质结，可以通过在恒定的功函数31下增大沟道区的掺杂浓度、或者在沟道区31的恒定掺杂下改变功函数来获得“正常关断”的非晶-结晶异质结。对于沟道区31的p掺杂，与正常导通的非晶-结晶异质结相比要增大功函数，而对于沟道区31的n掺杂，与正常导通的非晶-结晶异质结相比要降低功函数。不言而喻，这两个参数也可都被改变。
从图3中示出的能带图可以看出，对于正常关断的结，由非晶半绝缘沟道控制层31实现的沟道区31的半导体材料中的能带弯曲不足以形成反型沟道。只有通过施加控制电压才获得足够的能带弯曲，其中对于p掺杂的沟道区31要施加正控制电压，而对于n掺杂的沟道区要施加负控制电压。对于p掺杂的沟道区31，施加控制电压实现非晶半绝缘沟道控制层32的材料的费米能级EF的增大，以致产生足以形成反型沟道的能带弯曲。相应地，对于n掺杂的沟道区31，施加控制电压实现非晶半绝缘沟道控制层32的材料的费米能级EF的降低。
具有非晶半绝缘沟道控制层32且先前参考图1已说明的控制结构30可用于任何公知的晶体管部件(诸如MOSFET或IGBT)中，其中存在于已知部件中的且具有栅电极、栅极电介质层和主体区的MOS结构要被所说明的具有沟道控制层32和控制电极33的控制结构30所取代。
图4借助于通过半导体主体100的截面示出功率晶体管部件的实施例。这个晶体管部件被构造成与通常的功率MOSFET或功率IGBT相似，其中不同之处在于代替具有栅电极、栅极电介质和主体区的通常MOS控制结构，提供具有控制电极33、非晶半绝缘沟道控制层32和沟道区31的控制结构30。针对这个控制结构，关于图1和2所作的所有说明都相应地适用。按照术语MOSFET，本部件是MASSFET(金属非晶半绝缘体半导体场效应晶体管)。
由于所示出的MASSFET与MOSFET的结构相似性，与MOSFET中的部件区对应的部件区将在下文中以相同的方式被提到。因此，第一连接区11将在下文中被称为源区11，第二连接区21将在下文中被称为漏区，以及控制电极33将在下文中被称为栅电极。源区11被源电极41接触从而形成部件的源端子S，漏区21被漏电极42接触从而形成部件的漏端子D，栅电极33形成部件的栅端子G。
在图4所示出的功率部件中，源区11和沟道区31直接彼此邻接，而在沟道区31和漏区21之间布置漂移区22，在该漂移区22中，空间电荷区可以在部件阻断时扩展，并且该漂移区22由此基本上承担(takeover)施加到部件的阻断电压。
该部件可被实现为n导电或p导电部件。部件的导电类型由源区11的掺杂类型确定。在n导电部件中，源区11被n掺杂，而在p导电部件中，源区11被p掺杂。沟道区31被与源区11互补地掺杂。漏区21具有与源区11相同的掺杂类型，然而其也可被与源区11互补地掺杂，其中在后者的情况下，部件像IGBT那样工作。漂移区22具有与源区11相同的掺杂类型但是被较低地掺杂。源区11和漏区21的掺杂浓度例如在1019到1021cm-3的范围内，而漂移区22的掺杂浓度例如在1013cm-3和1015cm-3之间的范围内。沟道区31的掺杂浓度如所说明的那样与沟道控制层32的材料的功函数qΦa相适应以便可以在源区11和漂移区22之间沿沟道控制层32在沟道区31中控制反型沟道。
该部件可被实现为正常导通的部件。在这种情况下，沟道控制层32的材料的功函数qΦa和沟道区31的掺杂浓度彼此适应以便满足方程(6a)和(6b)。可以通过在控制电极33和沟道区31之间施加控制电压来中断这个反型沟道，其中为中断沟道而要施加的电压在n导电部件中为负电压，而在p导电部件中为正电压。
该部件也可被实现为正常关断的部件。在这种情况下，沟道区31的掺杂浓度和沟道控制层32的材料的功函数彼此适应以便在0V的控制电压下刚好未在沟道区31中形成反型沟道。为形成这种反型沟道，在n导电部件中要施加正控制电压而在p导电部件中要施加负控制电压。当如所说明的那样满足条件(7a、8b)或(7B，8B)之一时，该部件被正常关断。
在示出的部件中，沟道区31电连接到源电极41，以致控制电压可以被施加在栅电极33和源电极41之间。为连接沟道区31到源电极41，提供连接区12，其具有与沟道区31相同的导电类型并且接触源电极41。连接区12可以延伸到沟道区31。在示出的实施例中，与沟道区和连接区12具有相同的导电类型的较低掺杂的部件区23被提供在连接区12之间，该连接区具有例如在源区11或漏区21的掺杂浓度的范围内的掺杂浓度。这种较低掺杂的部件区23延伸到漂移区22并且可选地沿漂移区22延伸(如示出的那样)到漏区21。
所示出部件的工作原理将在下文中简短地说明。当通过适当地驱动栅电极33，在漂移区22和源区11之间的沟道31中存在反型沟道时，该部件导电。在这种情况下，在漏端子D和源端子S之间施加电压后，电流可以在漏区21和源区11之间流动，即经由漂移区22和沟道区31中的反型沟道流动。分别当通过适当地驱动栅电极33，沟道31中的反型沟道中断时以及当在n导电部件中正电压被施加在漏极D和源极S之间时或者当在p导电部件中负电压被施加在漏极D和源极S之间时，该部件阻断。一方面从在沟道区31和邻接沟道区31的较低掺杂区23之间的pn结开始，另一方面从在沟道区31和漂移区22之间的pn结开始，在阻断状态下，承担阻断电压的空间电荷区在漂移区22中扩展。
在所示出的部件中，其中较低掺杂区23可选地沿漂移区22延伸到漏区21，空间电荷区也在与电流流动方向垂直的方向上在漂移区22和区域23中传播。经此，在漂移区22中以及在较低掺杂区23中存在的掺杂电荷互相补偿，因此与其中没有与漂移区22互补掺杂的区域沿漂移区22延伸的部件相比，可以获得该部件的较高电压阻断能力。
如所示出的，沟道控制层32可连接到源电极41。在电流流动方向上，沟道控制层31从源区11延伸到漂移区22，其中沟道控制层32可与源区11和漂移区22重叠。与漂移区22重叠的钝化层51(诸如氧化物层)可被布置在沟道控制层32和漏区21之间。沟道控制层32可选地沿漂移区22延伸到漏区21并且可连接到漏电极42。图4中的括号中给出的附图标记32涉及这个刚刚提及的替换实施方案。
在其中沟道控制层32沿漂移区22延伸到漏区21的实施例中，与漂移区22互补掺杂的另一个掺杂沟道区24可沿沟道控制层32被布置在漂移区22中，该另一个沟道区34在电流流动方向上从漏极21延伸到控制结构的沟道区31。沟道控制层32以及该另一个沟道区的功函数尤其彼此适应以便在该另一个沟道区24中形成反型沟道。当满足方程(6a)或(6b)时情况就是如此。在n导电部件中，该另一个沟道区24被p掺杂，在p导电部件中其被n掺杂。当该部件是正常导通的部件时，该另一个沟道区24的掺杂浓度可对应于沟道区31的掺杂浓度。在正常关断的部件中，另一个沟道区34的掺杂浓度低于控制结构30的沟道区31的掺杂浓度。
使用测试结构验证了图4中示出的部件的功能，并为该测试结构确定了将在下文中参考图5到7说明的不同电特性。测试部件是n导电部件，其具有在电流流动方向上沟道区31的长度(10μm)和在电流流动方向上漂移区22的长度(80μm)。使用剂量为1×1012cm-3的p掺杂剂(在实例中为硼原子)，通过离子注入来形成沟道区31。为形成漂移区22，使用8×1011cm-3的注入剂量来注入n掺杂剂。砷被用作掺杂剂。由于离析效应(segregation effect)，当推进(drive in)n掺杂剂时，大约63％的注入掺杂剂保留在半导体中，因此在漂移区22中产生5×1011cm-2的电活性剂量。
测试部件的沟道控制层32是具有qΦa＝4.17eV的功函数和350nm的厚度的DLC层并且可以使用先前说明的方式之一来制作。在测试部件中，沟道控制层32沿漂移区22延伸到漏区21。在这个部件中，沟道区31的掺杂浓度和功函数qΦa彼此适应以致该部件是正常关断的部件。
区域23的掺杂在实施例中对应于衬底掺杂，其大约为2.6×1014cm-3，这对应于大约50Ωcm的比电阻。
作为用于比较测试部件的电特性的参考结构，使用晶体管结构，其依据测试部件进行构造并且与测试部件不同之处仅在于提供带有厚度为50nm的栅氧化物层的MOS控制结构代替带有非晶半绝缘沟道控制层32的控制结构30。该测试部件以及参考部件是硅部件。
图5示出参考部件在10V(曲线R1)的控制电压VG下的以及测试部件在10V(曲线G1)、20V(曲线G2)、30V(曲线G3)、40V(曲线G4)和50V(曲线G5)的控制电压下的、与漏极-源极电压VS相关的漏极电流IS。这些曲线的比较示出在20V的控制电压下的测试部件具有像在10V的控制电压下的参考部件一样的作用。具有非晶半绝缘沟道控制层的测试部件所需的较高控制电压基本是由先前说明的非晶层两端的电压降引起的，这个电压降由普尔-夫伦克尔(Poole-Frenkel)导电以及这个非晶层的更大层厚度(与参考部件的氧化物层相比)来确定。对于测试部件的非晶层的在6和7之间的值以及对于参考部件的氧化物层的大约ε＝4，介电常数ε在相同的范围内。在实施例中，在非晶层32的层厚度与测试部件的氧化物层的层厚度相比高7倍时要求仅高2倍的控制电压，这表明非晶层的作用并不像电介质一样，而确定控制电压幅度的因素是普尔-夫伦克尔(Poole-Frenkel)导电机制以及非晶层32的功函数和高界面态密度。
图6示出在漏-源电压从零到开始雪崩击穿时的与漏-源电压VDS相关的漏极电流IDS。在本情况下，栅控制电压在每种情况下是相等的(40V)。R2示出参考部件的特性曲线，G11示出测试部件的特性曲线。通过比较这些特性曲线可以看出，在这两个部件中的雪崩击穿在大致相等的漏-源电压下开始。
图7示出测试部件(曲线G21)和参考部件(曲线R4)在分别相等的漏-源电压(20V)下的与控制电压VG相关的漏-源电流IDS。在图7中，还示出了参考部件(曲线R3)和测试部件(曲线G31)的栅电流。
借助于曲线G21和R4，可以看出在这两个部件中在大致相等的控制电压(大约30V)下，饱和开始。这两个部件对栅电流有不同的反应。在参考部件中由于福勒-诺德海姆(Fowler-Nordheim)沟道效应，栅电流在大约50V的电压下开始，而测试部件的栅电流在较低的电压(大约15V)下已经开始。
与参考部件相比栅电流的较早增大起因于非晶半绝缘沟道控制层32中所谓的普尔-夫伦克尔(Poole-Frenkel)发射。然而，测试部件的较高栅电流也在可接受的范围内。在30V的栅电压下，漏电流已经呈现大约40mA的饱和值，栅电流仅为5nA。因而，栅电流大约比漏极电流小10-7倍。
图4中示出的部件是横向部件。在这个部件中，源区11和漏区21被布置成在半导体部件的横向方向上彼此远离。这个部件的电流流动方向因此在半导体部件的横向方向上行进。不言而喻，先前说明的概念不仅适用于横向部件，而且也适用于垂直部件，根据先前说明的概念，在晶体管部件中MOS结构由具有非晶半绝缘沟道控制层32的控制结构30所取代。垂直部件是其中电流流动方向沿半导体主体的垂直方向行进的部件。
图8借助于通过半导体主体100的截面示出垂直功率晶体管部件的第一实例。这个部件被构造成类似单元(cell-like)并且包括多个类似的结构，每个结构具有源区11、沟道区31、漂移区22以及漏区21。在这个部件中，漏区21和漂移区22为所有晶体管单元所共有。这个部件的控制结构30是平面控制结构。在这个部件中，沟道控制层33被布置在半导体主体100的第一侧101(其也将被称为前侧)之上，并且在横向方向上从源极11经由沟道区31延伸到漂移区22的段(延伸到前侧101)。每个源区11被源电极41接触，每个源电极41分别接触源区11和沟道区31并且把这些区短路。在这个部件中，漏区31被布置在半导体主体100的第二侧102(其在下文中也将被称为后侧)的区域中，并且在这个后侧的区域中被漏电极42接触。由于各个源电极41彼此电连接，因此各个晶体管单元也被并联连接。
图9示出与根据图8的部件相比被修改的部件。根据图9的部件被实施为沟槽晶体管。这里，这些控制电极33被布置在半导体主体100的沟槽中并且在半导体主体的垂直方向上从源区11沿沟道区31延伸到漂移区22中。这里，控制电极33通过非晶半绝缘沟道控制层32与源区11、沟道区31和漂移区22分离。图9中示出的部件也被构造成类似单元并且包括多个类似的单元，每个单元具有源区11、沟道区31、漂移区22以及漏区21，其中漏区21和漂移区22为所有晶体管单元所共有。
图7和8中示出的部件的各个晶体管单元可具有任何常规的单元几何形状。
如图10中示意性示出的，各个晶体管单元可例如具有六边形单元几何形状。在这种情况下，在通过半导体主体的水平剖面中看到的沟道区31具有六边形几何形状，其中在各个主体区31之间，漂移区22的段被布置在根据图8的部件中，带有非晶半绝缘沟道控制层32的控制电极33被布置在根据图9的部件中。在图9中的括号中给出的附图标记涉及根据图9的部件。
参考图10和11，各个晶体管单元可替换地可具有矩形(尤其是正方形)几何形状(参见图11)或者条形几何形状(参见图12)。在这点上，各个晶体管单元的主体区分别是矩形(尤其是正方形)的、或者是条形的。
而且，所解释的用带有非晶半绝缘沟道控制层31的控制结构取代MOS控制结构的概念当然不限于功率部件(具有漂移区)，而是也可应用于任何场效应晶体管。
图13示出未被实施为功率部件的MASSFET的实施例。这个MASSFET例如与图4中所示出的不同之处在于未提供漂移区22。在这个部件中，使用连接区12通过控制电极41而使源区11和沟道区31短路是可选的。以未详细示出的方式，在这种部件中仅源区11可连接到源电极41。在这种情况下，需要提供另外的端子，经由该另外的端子可以接触沟道区31以用于施加控制电压。
使用非晶半绝缘层来代替介电层的优点在于：在非晶半绝缘层中-不同于在MOS结构的介电层中，即使当施加高电压到栅电极时也不会发生热电荷载流子的注入(热载流子注入)。不同于在具有MOS结构的部件中，在具有非晶半绝缘沟道控制层32的部件中不会发生部件的阈值电压的漂移。阈值电压是为了根据部件的类型分别形成反型沟道或夹断反型沟道而施加到栅电极33的电压。
而且，半导体材料的非晶半绝缘层也可以以足够高的质量和足够高的长期稳定性被制作在作为半导体部件材料的碳化硅(SiC)上。迄今为止，当实现基于SiC的正常关断的场效应晶体管时，制作具有足够好质量的氧化物仍是个问题。
作为基于SiC的正常关断的晶体管的实例，在下文中研究基于6H多型体的SiC的n导电晶体管。6H-SiC具有3.77eV的电子亲和势qχ以及3.05eV的带隙Eg。价带边缘处的有效态密度是NV＝4.8×1015·C1,5cm-3，即在T300K的温度下：NV＝2.5×1019cm-3。对于沟道区31的大约1×1014cm-3的受主浓度，费米能级和价带之间的能量差EF-EV根据方程(3b)大约是0.3eV。由此，接触电势或表面电势qΨS分别是2.35eV。参考方程(6a)，用于在4.17eV的功函数qΦa下开始强反型的表面电势将为大约2.37eV，以致对于大约1014cm-3的受主浓度，在0V的控制电压下已经发生强反型的开始。在这个实例中，如果与所提及的1014cm-3相比受主浓度被增大，即例如在沟道区31的大约1015cm-3的受主浓度下，则将获得正常关断的部件。这直接由方程(7a)产生。
根据控制结构的第二概念，沟道区31在与电流流动方向垂直的方向上被布置在非晶半绝缘沟道控制层32和控制电极或控制区34之间，所述控制电极或控制区34分别与沟道区31互补地掺杂。
图14示出具有与先前说明的控制结构相比被修改的控制结构的部件。在这种控制结构中，沟道区31在与电流流动方向垂直的方向上被布置在非晶半绝缘沟道控制层32和与沟道区31互补掺杂的控制区34之间，所述控制区34将在下文中被称为栅区。图14中示出的部件的结构是基于参考图13示出的部件的结构的。然而，带有在沟道控制层32和栅区34之间的沟道区31的控制结构30可以用于先前说明的任一部件并且用于替换常规MOS晶体管中的MOS结构。将针对根据图14的部件，示例性地说明具有这种控制结构的部件的工作原理。
在这个部件中，非晶半绝缘沟道控制层32的功函数和沟道区31的掺杂浓度彼此适应以致当施加在栅区34和沟道区31之间的控制电压为零时刚好没有在沟道区31中形成反型沟道。在栅区31和沟道区31之间施加控制电压可以例如通过在栅区31和源电极41之间施加电压来执行，其中源电极41如关于根据图4的部件所解释的那样经由连接区12以及经由被掺杂得比连接区更低的半导体区23而连接到沟道区31。在这个部件中，当控制电压被施加在栅区34和沟道区31之间(该控制电压在阻断方向上偏置栅区34和沟道区31之间的pn结)时，反型沟道的形成开始。经此，在沟道区31中，电场传播以便穿通到非晶半绝缘沟道控制层32中。由于电场到非晶半绝缘沟道控制层32中的这种穿通，由前述的高态密度和能带弯曲所致的已经处于未激发态的正电荷态被进一步放大以致在沟道区31中形成反型沟道。
非晶半绝缘沟道控制层32的功函数和沟道区31的掺杂浓度彼此适应以致根据部件的导电类型分别满足方程(7a)、(8a)或(7b)、(8b)。沟道区31在与电流流动方向垂直的方向上的尺寸被特别地选择成使得当施加在阻断方向上偏置pn结的电压时，沟道区31可完全被耗尽。当沟道区31在与电流流动方向垂直的方向上被集成时，其掺杂电荷应当低于单个半导体材料的击穿电荷。对于硅作为部件的材料，击穿电荷大约是1.4×1012cm-2。当使用具有4.17eV的非晶半绝缘沟道控制层32时，掺杂浓度例如是1×1017cm-3以便满足先前提及的条件，即在0V的控制电压下刚好不形成反型沟道。沟道区31在与电流流动方向垂直的方向上的尺寸例如在100nm的范围内，在这个方向上的掺杂剂剂量则为1×1012cm-2(＝100nm×1017cm-3)，其因此低于击穿电荷。
图15借助于通过半导体主体100的截面示出根据图4的部件的替换实施方案，在这个替换实施方案中提供根据图14的控制结构30。根据图15的部件与图4中示出的部件不同之处仅在于：代替在沟道控制层32之上的栅电极33，提供栅区34，该栅区在沟道区31与沟道控制层32相对的那侧邻接沟道区31。参考图4所作的说明确实相应地适用于根据图15的部件。因而，漂移区22可例如由钝化层51覆盖。可选地，沟道控制层32可被实现成使得其沿漂移区22延伸到漏区21。
参考图16，在沟道控制层32延伸到漂移区21的替换实施方案中，也存在在漂移区22中提供另外的沟道区24的选择，该另外的沟道区24与漂移区22互补地掺杂并且具有与非晶沟道控制层32的功函数相适应的掺杂浓度以致在该另外的沟道区24中形成反型沟道。在n导电部件中，该另外的沟道区24的掺杂浓度例如低于控制结构的沟道区31的掺杂浓度以便实现这种情况。
在进一步的实施例中，该另外的沟道区24的掺杂浓度等于控制结构的沟道区31的掺杂浓度。在这种情况下，沟道控制层32连接在栅电极32和漏电极42之间。这样，在沟道控制层32中得到(settle in)的电势特性至少沿漂移区22的长度的主要部分足以在该另外的沟道区24中形成反型沟道。在根据图15和16的部件中，漂移区22被嵌入在与漂移区互补掺杂的半导体区23中，这个半导体区23沿漂移区22从源区11延伸到漏区21，并且这个半导体区23在部件阻断时实现关于根据图4的部件所示出的补偿效应。
图17示出与图16相比被修改的部件，其中在这个部件中与沟道区31相同的掺杂类型的较低掺杂的半导体区23仅包围栅区34并且延伸到连接区12。在这个部件中，沟道区31和该另外的沟道区24(对应于关于根据图16的部件所给出的说明)可被不同地掺杂或者可具有相等的掺杂。
图18借助于通过半导体主体的截面示出具有先前参考图13到16所说明的具有控制结构的垂直部件。在这个部件中，源区11和漏区21被布置成在半导体主体的垂直方向上彼此远离。在这个部件中，沟道控制层32从源区11延伸到漏区21。在漂移区22中布置另外的沟道区，该另外的沟道区与漂移区22互补地掺杂并且在电流流动方向上(即在垂直方向上)被布置在沟道区31和漏区21之间。在这个部件中，沟道区31和另外的沟道区24可被实施为具有相同掺杂或具有不同掺杂(以虚线示出)的共同半导体区。在这个部件中，栅区34分别通过与栅区34互补掺杂的半导体区35而与漂移区23以及与源区11或者接触源区11的源电极41分离。
在下文中参考图18A到18G来说明用于制作这种部件的方法的实例。
参考图19，在这个方法中，首先提供具有稍后形成漏区21的半导体层和稍后形成漂移区22的半导体层的半导体主体。形成漏区21的半导体层例如是半导体衬底。形成漂移区22的半导体层例如是被布置在半导体衬底上的外延层。参考图18A和18B，在这个方法中，首先制作栅区34和包围栅区34的掺杂半导体区35。为此，随后制作互补半导体区35的导电类型的层35A、栅区34的导电类型的层34’以及互补半导体区35的掺杂类型的另外的层(未示出)。至少在首先制作的两个半导体层中注入半导体区35B、35C，其具有与互补掺杂的半导体区35相同的导电类型并且在横向方向上毗连(border)稍后的栅区34。在沉积所有三个层后，执行温度处理，由此来自半导体区35B、35C的掺杂剂扩散到第二半导体层34’中，其中这些掺杂剂重新掺杂其中不制作栅区34的那些区域。该方法的结果被示出在图19B中。
参考图19C，此后制作从半导体主体100的第一侧101开始延伸到漏区21的沟槽。制作这个沟道是例如使用图19B中示出的蚀刻掩模201、通过通常的蚀刻方法来执行的。
可能由沟道蚀刻引起的晶体损坏可通过对半导体表面的后处理(例如制作热氧化物(牺牲氧化物)以及随后回蚀刻氧化物)而得以去除。参考图19D，随后整体地制作半导体层31”，该半导体层31”形成稍后的沟道区31和另外的沟道区24。这个半导体层31”是例如通过外延沉积半导体材料而形成的。随后这种半导体材料从沟槽的底部以及在半导体主体的前侧101中被去除。为此，各向异性蚀刻过程是适合的。参考图19E中示出的结果，据此产生半导体层31’，该半导体层31’仅保留在沟槽的侧壁上并且形成沟道区31和另外的沟道区。
在沟槽的侧壁处获得的半导体层31’由于所说明的制作过程而沿沟道的整个长度具有相同的掺杂浓度，因此在稍后的部件中，控制结构的沟道区31和漂移区22中的另外的沟道区24具有相等的掺杂浓度。为制作具有不同掺杂浓度的沟道区31和另外的沟道区24，可选地是在形成沟道区的区域中可以改变(尤其是增加)半导体层31’的掺杂浓度。为此，掺杂剂可在与半导体主体100的第一侧相比倾斜的角度下被注入。由于倾斜的注入角度，沟槽中的掺杂剂仅到达沟道区31被布置在其中的半导体层31’的上部区域。可选地，在这个掺杂过程之前，沟槽可用保护层填充至两个沟道区31、24之间的边界的水平，保护层保护另外的沟道区24以免被掺杂。这个保护层是在执行沟道区32的附加掺杂之后被去除的。
参考图19E中示出的结构，在制作沟道区31之后制作源区11。为此，与源区11具有相同的掺杂时间的掺杂剂例如经由第一侧101被引入到源区11中。为此，例如注入过程是适合的。在n导电部件中，源区11被n掺杂。用于制作n掺杂源区11的适合的掺杂剂原子例如是砷原子或磷原子。
参考图19F，随后即在沟槽的侧壁以及在底部上和在半导体主体的第一侧101之上形成非晶半绝缘沟道控制层32。这个非晶半绝缘层32例如是DLC层并且例如可使用先前说明的方法来制作。
非晶半绝缘沟道控制层32例如被制作成使得这个层32不完全填充沟槽而是仅覆盖沟槽的底部和侧壁。参考图19G，经此剩余的残余沟槽可用填充材料进行填充。这种填充材料是例如未掺杂的氧化硅(USG)、聚酰亚胺、硅氧烷(silicone)、环氧树脂材料或苯并环丁烯(benzo-cyclo-buthene)(BCB)。这种填充材料32是例如使用等离子体沉积工艺而整体制作的，并且随后在第一侧101之上被去除。随后，形成接触孔，第一侧101之上的接触孔经过沟道控制层32到达源区11中并且进入包围栅区34的互补半导体区35。随后在第一侧101之上制作源电极41，并且在第二侧102之上制作漏电极42，由此形成图18中示出的部件。
最后，应当指出，关于一个实施例已说明的特征可与其它实施例的特征组合，即使这未被明确地指出。

Claims (15)

1.一种晶体管部件，包括：
第一和第二连接区，其被布置成彼此远离；
控制结构，其具有：
第一导电类型的沟道区，其在电流流动方向上被布置在第一和第二连接区之间，
非晶半绝缘材料的沟道控制层，其在电流流动方向上沿沟道区延伸，以及
控制电极，
其中该沟道控制层被布置在沟道区和控制电极之间，或者该沟道区被布置在沟道控制层和控制电极之间。
2.权利要求1的晶体管部件，其中控制电极由金属或掺杂的多晶半导体材料制成。
3.权利要求1的晶体管部件，其中控制电极邻接沟道区并且是与第二导电类型互补的第一导电类型的掺杂半导体区。
4.权利要求1的晶体管部件，其中沟道区的掺杂浓度被选择成使得沟道区能够在与电流流动方向垂直的方向上被完全耗尽。
5.权利要求1的晶体管部件，其中沟道区被p掺杂，且其中沟道控制层的材料的功函数和沟道区的掺杂浓度彼此适应，以致：
qΦa＞Eg+qχ-qψs(inv)-(EF-EV)
qΦa表示功函数，Eg表示沟道区(31)的半导体材料的带隙，qψs(inv)表示用于开始强反型所需的接触电势，qχ表示电子亲合势，EF表示费米能级，EV表示价带的能级。
6.权利要求5的晶体管部件，其中沟道区(31)被n掺杂，且其中沟道控制层的材料的功函数和沟道区的掺杂浓度彼此适应，以致：
qΦa＜qχ-qψs(inv)+(EC-EF)
qΦa表示功函数，Eg表示沟道区(31)的半导体材料的带隙，qψs(inv)表示用于开始强反型所需的接触电势，qχ表示电子亲合势，EF表示费米能级，Ec表示导带的能级。
7.权利要求1的晶体管部件，其中与第一连接区具有相同的导电类型的漂移区被布置在第二部件区和沟道区之间。
8.权利要求7的晶体管部件，其中沟道控制层沿漂移区延伸到第二连接区。
9.权利要求8的晶体管部件，其中另外的沟道区被布置在漂移区(22)中，该另外的沟道区邻接沟道控制区并且被与漂移区互补地掺杂。
10.权利要求1的晶体管部件，其中第一和第二连接区被布置成在半导体主体的横向方向上彼此远离。
11.权利要求1的晶体管部件，其中第一和第二连接区被布置成在半导体主体的垂直方向上彼此远离。
12.权利要求1的晶体管部件，其中沟道控制层(32)由下列成分之一制成：掺杂或未掺杂的非晶硅(aSi)、掺杂或未掺杂的碳化硅(aSiC)、类金刚石碳(DLC)、半绝缘多晶硅(SIPOS)。
13.权利要求1的晶体管部件，其中沟道控制层的材料的功函数在4.0eV和4.20eV之间。
14.权利要求1的晶体管部件，其中沟道区(31)的掺杂浓度在1013cm-3和1018cm-3之间。
15.权利要求1的晶体管部件，其中沟道区(31)的掺杂浓度在1014cm-3和1017cm-3之间。
CN2010102073314A 2009-06-17 2010-06-17 具有非晶半绝缘沟道控制层的晶体管部件 Active CN101931006B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/486,471 US8735981B2 (en) 2009-06-17 2009-06-17 Transistor component having an amorphous semi-isolating channel control layer
US12/486471 2009-06-17

Publications (2)

Publication Number Publication Date
CN101931006A CN101931006A (zh) 2010-12-29
CN101931006B true CN101931006B (zh) 2013-03-13

Family

ID=43218105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102073314A Active CN101931006B (zh) 2009-06-17 2010-06-17 具有非晶半绝缘沟道控制层的晶体管部件

Country Status (3)

Country Link
US (1) US8735981B2 (zh)
CN (1) CN101931006B (zh)
DE (1) DE102010030180B4 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809949B2 (en) * 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
US8404557B2 (en) 2011-04-18 2013-03-26 Infineon Technologies Austria Ag Method for forming a semiconductor device and a semiconductor device
US8871573B2 (en) * 2011-04-18 2014-10-28 Infineon Technologies Austria Ag Method for forming a semiconductor device
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US9287165B2 (en) * 2013-06-26 2016-03-15 Infineon Technologies Ag Semiconductor device and method for producing the same
WO2015096581A1 (zh) * 2013-12-23 2015-07-02 伍震威 用于功率半导体装置的场板结构及其制造方法
DE102019110330A1 (de) * 2019-04-18 2020-10-22 Infineon Technologies Ag Halbleiterbauelement mit einer randabschlussstruktur

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
US4800415A (en) * 1984-09-21 1989-01-24 American Telephone And Telegraph Company, At&T Bell Laboratories Bipolar inversion channel device
DE58908152D1 (de) 1989-05-31 1994-09-08 Siemens Ag Halbleiterbauelement mit Passivierungsschicht.
US5710455A (en) * 1996-07-29 1998-01-20 Motorola Lateral MOSFET with modified field plates and damage areas
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
GB0003185D0 (en) * 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
JP2001313390A (ja) * 2000-02-29 2001-11-09 Agere Systems Inc 半導体材料における選択的レーザ・アニール
JP2003069013A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
US7053400B2 (en) * 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
US7205629B2 (en) * 2004-06-03 2007-04-17 Widebandgap Llc Lateral super junction field effect transistor
US7105875B2 (en) * 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
GB2418063A (en) * 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
US7439594B2 (en) * 2006-03-16 2008-10-21 Micron Technology, Inc. Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
WO2008012877A1 (fr) * 2006-07-26 2008-01-31 Fujitsu Limited DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
DE102007030755B3 (de) * 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
JP2009054632A (ja) * 2007-08-23 2009-03-12 Fujitsu Ltd 電界効果トランジスタ
US9312343B2 (en) * 2009-10-13 2016-04-12 Cree, Inc. Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials
US8513081B2 (en) * 2011-10-13 2013-08-20 International Business Machines Corporation Carbon implant for workfunction adjustment in replacement gate transistor

Also Published As

Publication number Publication date
CN101931006A (zh) 2010-12-29
DE102010030180B4 (de) 2017-07-13
US20100320536A1 (en) 2010-12-23
US8735981B2 (en) 2014-05-27
DE102010030180A1 (de) 2010-12-30

Similar Documents

Publication Publication Date Title
CN101931006B (zh) 具有非晶半绝缘沟道控制层的晶体管部件
CN101930999B (zh) 具有非晶沟道控制层的半导体部件
US7915617B2 (en) Semiconductor device
CN102347215B (zh) 防止半导体器件退化的方法、半导体器件及其制造方法
US7479678B2 (en) Semiconductor element and method of manufacturing the same
US8659076B2 (en) Semiconductor device structures and related processes
US8829608B2 (en) Semiconductor device
US8237195B2 (en) Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
US8598652B2 (en) Semiconductor device
US20120241761A1 (en) Semiconductor device and method for manufacturing same
US20100025726A1 (en) Lateral Devices Containing Permanent Charge
EP3432361B1 (en) Diamond mis transistor
US9640612B2 (en) Semiconductor device
US20140320193A1 (en) Semiconductor device
JP2016115847A (ja) 半導体装置
US11715773B2 (en) Semiconductor device
CN108807540B (zh) 沟槽式栅极功率金属氧化物半导体场效应晶体管的结构
US20220246744A1 (en) Transistor device and method of manufacturing
US9006824B2 (en) Power semiconductor device with reduced on-resistance and increased breakdown voltage
US20210043735A1 (en) Short channel trench power mosfet and method
CN113424327A (zh) 用于单极电荷平衡半导体功率器件的系统和方法
CN113113464B (zh) 一种半导体器件及其制造方法
CN115136322A (zh) 具有饱和接触部的mosfet和用于形成具有饱和接触部的mosfet的方法
KR20190071332A (ko) 반도체 소자 및 그 제조 방법
CN105283960A (zh) 半导体功率开关和用于制造半导体功率开关的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant