CN101926008B - 使用非晶氧化物的场效应晶体管 - Google Patents

使用非晶氧化物的场效应晶体管 Download PDF

Info

Publication number
CN101926008B
CN101926008B CN2009801030020A CN200980103002A CN101926008B CN 101926008 B CN101926008 B CN 101926008B CN 2009801030020 A CN2009801030020 A CN 2009801030020A CN 200980103002 A CN200980103002 A CN 200980103002A CN 101926008 B CN101926008 B CN 101926008B
Authority
CN
China
Prior art keywords
film
field
effect transistor
equal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801030020A
Other languages
English (en)
Other versions
CN101926008A (zh
Inventor
岩崎达哉
高亚阿米达
板垣奈穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101926008A publication Critical patent/CN101926008A/zh
Application granted granted Critical
Publication of CN101926008B publication Critical patent/CN101926008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种场效应晶体管,至少包括形成在基板上的沟道层、栅绝缘层、源极电极、漏极电极、以及栅极电极。所述沟道层以至少包含In和B的非晶氧化物材料制成,所述非晶氧化物材料具有等于或大于0.05并且等于或小于0.29的元素比率B/(In+B)。

Description

使用非晶氧化物的场效应晶体管
技术领域
本发明涉及一种使用非晶氧化物的场效应晶体管。
背景技术
场效应晶体管(FET)包括栅极电极、源极电极和漏极电极,并且是电子有源器件,其通过借助于对栅极电极的电压施加来控制进入沟道层的电流的流动来控制源极电极与漏极电极之间的电流。将绝缘基板(例如陶瓷、玻璃或塑料基板)上淀积的薄膜用作沟道层的FET具体地被称为薄膜晶体管(TFT)。
上述TFT是通过使用薄膜技术而被形成的,故此TFT具有易于形成在具有相对大面积的基板上的优点,因此广泛用作平板显示器(例如液晶显示器)的驱动器件。具体地说,有源液晶显示器(ALCD)通过使用玻璃基板上形成的TFT来开启/关断每一图像像素。此外,对于未来高性能有机LED显示器(OLED),由TFT控制每一像素的电流是有效的。此外,具有更高性能的液晶显示器被实现,其中,具有驱动并且控制整个图像的功能的外围电路通过使用TFT而在图像区域附近被形成在基板上。
目前最流行的TFT是采用多晶硅膜或非晶硅膜作为沟道层材料的TFT。用于像素驱动的非晶硅TFT以及用于全局图像驱动/控制的高性能多晶硅TFT已经投入实际使用。
过去开发出来的TFT(包括非晶硅TFT和多晶硅TFT)的缺点在于,在制造这些器件中需要高温工艺,这使得难以将TFT形成在塑料板、膜、或其它相似的基板上。
同时,开发柔性显示器近年来已经变得活跃,在柔性显示器中,形成在树脂基板(例如聚合体板或膜)上的TFT充当LCD或OLED的驱动电路。这将注意力吸引到有机半导体膜,作为可以淀积在塑料等上的材料,有机半导体膜可以在低温被淀积,并且具有电导率。
并五苯是有机半导体膜的示例,并且其研究和开发正在进行。据报道,并五苯的载流子迁移率大约是0.5cm2/Vs,其等于非晶Si TFT的载流子迁移率。
然而,并五苯和其它有机半导体具有的问题是:热稳定性低(<150℃),并且尚未成功地制造出在实际使用中可用的器件。
作为可应用于TFT的沟道层的近来已经引起关注的另一材料是氧化物材料。例如,使用具有ZnO作为主要组分的透明导电氧化物多晶薄膜作为沟道层的TFT正在被积极开发。这种薄膜可以在相对低的温度淀积并且形成在塑料板、膜或其它相似的树脂基板上。然而,通常,具有ZnO作为主要组分的化合物无法在室温形成稳定非晶态,而是形成多晶态,这在多晶晶界中产生电子散射,并且使得难以增加电子迁移率。此外,这种多晶化合物的电特性极大地受可能取决于膜淀积条件等的制造工艺的多晶颗粒的形状和互连所影响,因此所得到的TFT器件在某些情况下具有波动特性。
关于这个问题,使用基于In-Ga-Zn-O的非晶氧化物的薄膜晶体管已经报道于K.Nomura et al.,Nature vol.432,pp.488-492(2004-11)中。该晶体管可以在室温形成在塑料或玻璃基板上。晶体管还实现具有大约6至9的场效应迁移率的常断型晶体管的特性。另一有利特性在于,晶体管关于可见光是透明的。具体地说,上述文献描述了一种使用具有In∶Ga∶Zn=1.1∶1.1∶0.9的组成比率(原子比率)的非晶氧化物用于TFT的沟道层的技术。
虽然使用三种金属元素In、Ga和Zn的非晶氧化物在上述文献中被采用,但就组分控制和材料调整的容易性而言,更好的是,使用更少数量的金属元素。
另一方面,当通过溅射或相似方法淀积时,使用一种类型的金属元素的氧化物(例如ZnO和In2O3)通常形成多晶薄膜,并且相应地可能如上所述地在TFT器件的特性方面产生波动。
关于作为使用两种类型的金属元素的示例的基于In-Zn-O的非晶氧化物的研究结果已经从Applied Physics Letters 89,062103(2006)的报告中获知。然而,已知的是,当基于In-Zn-O的非晶氧化物存储于大气中时,该氧化物的电阻率可能改变,由此改善环境是期望的。
此外,关于基于In-Zn-O的非晶氧化物的研究结果已经报道于Solid-State Electronics,50(2006),pp.500-503。在该报告中,执行500℃的热处理,因此期望以较低温度制造器件。这是因为,如果可以在低温制造器件,则可以使用廉价的玻璃基板或树脂基板。
因此,由较少数量的金属元素组成的并且具有优异稳定性的非晶氧化物在薄膜晶体管领域是期望的。
发明内容
鉴于上述问题而做出本发明,并且因此本发明的一个目的在于提供一种场效应晶体管,其使用由少数量的元素构成的并且展现出较大的通/断比率的非晶氧化物。此外,本发明的另一目的在于提供一种场效应晶体管,其对于大气中的存储具有优异的环境稳定性。
根据本发明的场效应晶体管至少包括形成在基板上的沟道层、栅绝缘层、源极电极、漏极电极和栅极电极,其中,所述沟道层以至少包含In(铟)和B(硼)的非晶氧化物材料制成,并且其中,所述非晶氧化物材料具有等于或大于0.05并且等于或小于0.29的元素比率B/(In+B)。
此外,根据本发明的场效应晶体管至少包括形成在基板上的沟道层、栅绝缘层、源极电极、漏极电极和栅极电极,其中,所述沟道层以至少包含In、Zn和B的非晶氧化物材料制成,并且其中,所述非晶氧化物材料的元素比率B/(In+Zn+B)是等于或大于0.05并且等于或小于0.29。
此外,根据本发明的显示器包括:所述场效应晶体管;以及至少一个像素器件,其具有与所述场效应晶体管的源极电极和漏极电极之一连接的电极。
根据本发明,所述沟道层以例如包含铟和硼的非晶氧化物的新型材料制成,因此可以实现展现出良好特性的薄膜晶体管。具体地说,本发明实现了这样的效果,即:包括通/断比率和S值的晶体管特性优异,并且环境稳定性良好。
附图说明
图1是示出基于In-B-O的场效应晶体管的传输特性的曲线图。
图2是示出基于In-B-O的场效应晶体管的电阻率的时间改变的曲线图。
图3A和图3B是示出在基于In-B-O的场效应晶体管、基于In-Al-O的场效应晶体管以及基于In-Ga-O的场效应晶体管之间的特性比较的曲线图,其中,图3A示出待比较的通/断比率,图3B示出待比较的S值。
图4是示出具有各种元素比率B/(In+B)的基于In-B-O的场效应晶体管的传输特性的曲线图。
图5是示出场效应迁移率的元素比率B/(In+B)依赖性的曲线图。
图6是示出阈值电压的元素比率B/(In+B)依赖性的曲线图。
图7是示出S值的元素比率B/(In+B)依赖性的曲线图。
图8A、图8B和图8C是示出根据本发明实施例的场效应晶体管的结构示例的截面图。
图9A和图9B是示出根据本发明实施例的场效应晶体管的特性的示例的曲线图。
图10是示出用于制造场效应晶体管的薄膜形成装置的结构的示图。
图11是示出基于In-B-O的半导体薄膜的电阻率的元素比率B/(In+B)依赖性的曲线图。
图12是示出根据本发明的显示器的示例的示意性截面图。
图13是示出根据本发明的显示器的另一示例的示意性截面图。
图14是示出其中以二维方式布置均包括有机EL器件和薄膜晶体管的像素的显示器的示意性结构图。
图15是示出基于In-B-O的半导体薄膜的电阻率的时间改变的曲线图。
具体实施方式
描述用于实施本发明的示例性实施例模式。
本发明的发明人已经认真研究了包含两种类型的金属元素的氧化物材料(例如包含铟(In)和硼(B)的氧化物)作为薄膜晶体管的沟道层的材料。图2示出通过溅射形成的各种氧化物薄膜的电阻率的时间改变。在图2中,所使用的每一薄膜具有近似0.2的在In与另一金属元素M之间的元素比率M/(In+M)。如从图2明显看出的那样,包含In和Zn的氧化物(In-Zn-O)以及包含In和Sn的氧化物(In-Sn-O)中的每一个的电阻率的时间改变是大的。与之对照,显然,包含In和B的氧化物(In-B-O)以及包含In和Ga的氧化物(In-Ga-O)中的每一个的电阻率的时间改变几乎不出现。氧化物(In-B-O)在电特性方面具有优异的环境稳定性,因此成为期望的半导体材料。
接下来,上述各材料用于沟道,以制造薄膜晶体管的原型。在氧化物(In-Zn-O)和氧化物(In-Sn-O)的每一个的情况下,难以实现具有等于或大于五个数量级的通/断比率的晶体管。与之对照,在氧化物(In-B-O)的情况下,如从图1所示的传输特性(Id-Vg曲线图)显而易见的那样,可以实现具有等于或大于十个数量级的通/断比率的晶体管。
图3A和图3B是其中在氧化物In-M-O(金属元素M是周期表中的III族元素)用于沟道时的晶体管特性彼此比较的曲线图。如图3A所示,包括包含In-B-O的沟道的薄膜晶体管(TFT)展现出比包括包含In-Ga-O的沟道的TFT以及包括包含In-Al-O的沟道的TFT更大的通/断比率。如图3B所示,包括包含In-B-O的沟道的TFT展现出比包括包含In-Ga-O的沟道的TFT以及包括包含In-Al-O的沟道的TFT更小的S值。因此,使用In-B-O用于沟道的TFT展现出期望的晶体管特性。
接下来,详细描述根据本发明的场效应晶体管的实施例。
首先,描述根据该实施例的场效应晶体管的结构。
图8A、图8B和图8C是示出根据该实施例的场效应晶体管的结构示例的截面图。在图8A、图8B和图8C中,基板、沟道层、栅绝缘层、源极电极、漏极电极和栅极电极分别由标号10、11、12、13、14和15表示。
根据该实施例的场效应晶体管是三端子器件,包括栅极电极15、源极电极13和漏极电极14。场效应晶体管具有的功能是:将电压Vg施加到栅极电极,控制流过沟道层的电流Id,并且在源极电极与漏极电极之间切换电流Id。
图8A示出其中栅绝缘层12和栅极电极15依次形成在半导体沟道层11上的顶栅结构的示例。此外,图8B示出其中栅绝缘层12和半导体沟道层11依次形成在栅极电极15上的底栅结构的示例。此外,图8C示出底栅晶体管的另一示例。在图8C中,基板(n+Si基板,其还作为栅极电极)、绝缘层(SiO2)、沟道层(氧化物)、源极电极和漏极电极分别由标号21、22、25、23和24表示。
场效应晶体管的结构不限于本发明中的上述结构,并且可以使用任意顶栅/底栅结构或交错/反转交错结构。
接下来更详细地描述构成该实施例的场效应晶体管的组件。
(沟道层)
如上所述,该实施例的场效应晶体管的特征在于,对于沟道层使用至少包含铟和硼的非晶氧化物。包含In和B的非晶氧化物(In-B-O)以及包含In、B和Zn的氧化物(In-Zn-B-O)是特别期望的材料。同样可采用包含In、Sn和B的非晶氧化物。
在该实施例中,硼对于非晶氧化物中包含的所有金属元素的比率等于或大于10原子%并且等于或小于40原子%。在所有元素当中,以In-B-O制成的非晶氧化物包含的氧的量最大、铟的量第二大以及硼的量第三大。在所有元素当中,以In-Zn-B-O制成的非晶氧化物包含的氧的量最大、锌(或铟)的量第二大、铟(或锌)的量第三大、以及硼的量第四大。
本发明的发明人在对于使用包含铟和硼的非晶氧化物用于沟道层的薄膜晶体管的认真研究期间发现以下事实。也就是说,当具有特定元素比率B/(In+B)的氧化物半导体应用于沟道时,可以实现展现出期望特性的晶体管。
在对于薄膜晶体管的沟道采用In-B-O是,存在优选的In和B元素比率。优选元素比率B/(In+B)是等于或大于0.05(5原子%),因为,按该元素比率,可以通过在以室温保持基板温度的情况下通过溅射-淀积来获得非晶薄膜。这是因为,如上所述,其中多晶颗粒的形状和互连取决于膜淀积方法而极大变化的多晶态在TFT器件的特性方面引起波动。
图5是示出当制造使用In-B-O薄膜的场效应晶体管时场效应迁移率对元素比率B/(In+B)的依赖性的示例的曲线图。如从图5显而易见的那样,场效应迁移率随着B的含量减少而变大。所需的场效应迁移率的值取决于场效应晶体管的使用。例如,电泳显示器可以由具有近似0.05cm2/Vs的场效应迁移率的TFT所驱动。液晶显示器可以由具有近似0.1cm2/Vs的场效应迁移率的TFT所驱动。在有机EL显示器中,期望的场效应迁移率等于或大于1cm2/Vs。据此,In与B之间的元素比率B/(In+B)期望地等于或小于0.29,更期望地等于或小于0.22,以及最期望地等于或小于0.2。
图6是示出通过研究基于In-B-O的场效应晶体管的阈值电压的组成依赖性而获得的结果的曲线图。当基于In-B-O的场效应晶体管的阈值电压Vth等于或大于0V时,容易构建电路。如图6所示,元素比率B/(In+B)期望地等于或大于0.1,因为阈值电压Vth在此情况下是正的。
图7是示出通过研究基于In-B-O的场效应晶体管的晶体管特性而获得的结果的曲线图。如图7所示,当元素比率B/(In+B)设置为等于或大于0.12并且等于或小于0.2的值时,可以实现具有较小S值的晶体管。
从以上断定,在对于场效应晶体管的沟道层采用In-B-O时,In和B之间的元素比率B/(In+B)期望地是等于或大于0.05并且等于或小于0.29,更期望地是等于或大于0.1并且等于或小于0.22,最期望地是等于或大于0.12并且等于或小于0.2。
该实施例中氧化物(沟道层)的厚度期望地等于或大于10nm并且等于或小于200nm,更期望地是等于或大于20nm并且等于或小于70nm,最期望地是等于或大于25nm并且等于或小于40mn。
此外,为了获得优异的TFT特性,用作沟道层的非晶氧化物膜的电导率期望地设置为等于或大于0.000001S/cm并且等于或小于10S/cm。当电导率大于10S/cm时,难以获得常断型晶体管,并且难以增加通/断比率。在极端情况下,施加栅极电压无法开启/关断源极电极与漏极电极之间的电流,并且TFT不用作为晶体管。另一方面,当电导率小于0.000001S/cm时(这使得氧化物膜成为绝缘体),难以增加导通电流。在极端情况下,施加栅极电压无法开启/关断源极电极与漏极电极之间的电流,并且TFT不用作为晶体管。
尽管沟道层的材料组成也是在获得上述电导率的期望范围时的因素,但非晶氧化物膜期望地具有大约1014至1018/cm3的电子载流子浓度。
应用于沟道层的氧化物的电导率可以基于金属元素的组成比率、在膜淀积期间的氧分压、以及薄膜形成后的退火状况而受控。图11是示出In-B-O半导体薄膜的电阻率对元素比率B/(In+B)的依赖性的曲线图。显而易见,电导率随着元素比率B/(In+B)增加而变得较小(其电阻率变得较大)。在膜淀积期间的氧分压受控,以主要控制氧化物半导体膜中的氧缺乏量,由此可以控制电子载流子浓度。图11示出通过以不同氧分压进行溅射而淀积的薄膜的电导率。显而易见,电导率随着在膜淀积期间的氧分压增加而变得较小。
如上所述,可以基于膜淀积条件来在某种程度上控制电导率。然而,控制电导率是有限制的,其取决于元素比率B/(In+B)。例如,当元素比率B/(In+B)等于或大于0.4时,薄膜基本上变为绝缘体,而不取决于在膜淀积期间的氧分压。在元素比率B/(In+B)等于或小于0.1的情况下,甚至当在膜淀积期间的氧分压增加时,也难以形成具有等于或小于1S/cm的值的电导率的半导体膜。
在该实施例中,除了In、B和O之外,不可避免地包含的元素或具有非不利地影响特性的含量的元素被允许作为非晶氧化物中包含的元素。
(栅绝缘层)
只要栅绝缘层12的材料具有优异绝缘性能,该材料就并非特别受限的。然而,因为优异的晶体管特性,因此期望使用主要成分是硅的薄膜。虽然并不确切明了特性为何变得优异,但原因被认为是在于可以在包含硼的沟道层与主要成分为硅的栅绝缘层之间形成优异的界面。
具体地说,主要成分为硅的材料的期望示例包括硅氧化物SiOx、硅氮化物SiNx、以及硅氧氮化物SiOxNy。此外,Si-B-O、Si-Hf-O、Si-Al-O或Si-Y-O可以用作主要成分为硅的复合氧化物。
通过采用如上所述具有优异绝缘特性的薄膜,在源极电极与栅极电极之间以及漏极电极与栅极电极之间漏电流可以减少到大约10-11安培。
栅绝缘层的厚度是例如大约50至300nm。
(电极)
只要可以获得优异电导率并且对于沟道层的电连接成为可能,则源极电极13、漏极电极14和栅极电极15的每种材料就不特别受限。
例如,可以使用诸如In2O3:Sn或ZnO的透明导电膜或诸如Au、Ni、W、Mo、Ag或Pt的金属电极。也可采用包括Au-Ti分层结构的任何分层结构。
(基板)
作为基板10,可以使用玻璃基板、塑料基板、塑料膜等。
上述沟道层和栅绝缘层对于可见光是透明的,因此可通过使用透明材料作为上述电极和基板的每种材料而获得透明场效应晶体管。
作为淀积上述氧化物薄膜的方法,提供一种气相工艺(gas phaseprocess),例如溅射方法(SP方法)、脉冲激光淀积方法(PLD方法)、以及电子束淀积方法。应注意,在各气相工艺中,从生产力的观点来看,溅射方法是合适的。然而,膜淀积方法不限于这些方法。此外,在膜淀积期间的基板温度可以保持在基板并非有意地被加热(即基本上在室温)的状态下。相应地,该方法可以在低温工艺期间被执行,并且因此场效应晶体管可以形成在例如塑料板或薄片的基板上。
下文中,参照图9A和图9B,描述该实施例的场效应晶体管的特性。
图9A示出以各个栅极电压Vg获得的Id-Vd特性的示例,图9B示出当Vd=6V时的Id-Vg特性(传输特性)的示例。晶体管的特性差异可以表述为场效应迁移率μ、阈值电压(Vth)、通/断比率和S值的差异。
场效应迁移率可以从线性区域或饱和区域的特性获得。例如,有可能采用这样的方法:根据传输特性的结果创建表示Id1/2-Vg的曲线图,从而根据该曲线图的斜率获得场效应迁移率。在本发明的说明书中,除非另外陈述,否则通过该方法来执行评估。
虽然提供了某些获得阈值的方法,但可以根据例如表示Id1/2-Vg的曲线图的x截距获得阈值电压Vth。
可以根据传输特性中最大Id值对于最小Id值的比率获得通/断比率。
可以根据从传输特性的结果创建的表示Log(Id)-Vg的曲线图的倾度(inclination)的倒数(inverse number)来获得S值。
晶体管特性的差异不限于上述情况,而是也可以通过各种参数来表示。
比如有源矩阵基板的半导体器件被设置有上面所述的根据该实施例的场效应晶体管。透明半导体器件被设置有透明基板和透明非晶氧化物TFT。因此,当透明有源矩阵基板应用于显示器时,显示器的孔径比率可以增加。具体地说,当有源矩阵基板用于有机EL显示器时,可以采用从基板侧发射光(底部发射)的结构。被设置有根据该实施例的场效应晶体管的有源矩阵基板可以用于例如ID标签或IC标签的各种用途。
下文中,显示器被具体地详细描述,作为被设置有根据该实施例的场效应晶体管的有源矩阵基板的示例。
漏极电极作为根据该实施例的场效应晶体管的输出端子,它与像素器件(例如有机或无机电致发光(EL)器件或液晶器件)的电极连接,由此可以构建显示器。下文中,参照示出显示器的截面图来描述显示器的具体结构示例。
例如,如图12所示,场效应晶体管形成在基底111上。场效应晶体管包括沟道层112、源极电极113、漏极电极114、栅绝缘层115和栅极电极116。漏极电极114通过层间绝缘层117与电极118连接。电极118与发光层119接触。发光层119与电极120接触。根据上述这种结构,注入发光层119的电流可以基于通过沟道层112中形成的沟道从源极电极113到漏极电极114流动的电流的值而受控。因此,电流可以基于场效应晶体管的栅极电极116的电压而受控。电极118、发光层119和电极120充当无机或有机电致发光器件。
如图13所示,可以采用如下结构:漏极电极114延伸,从而也充当电极118,因此用作用于将电压施加到高电阻膜121和122中间夹着的液晶单元或电泳微粒单元123的电极118。液晶单元或电泳微粒单元123、高电阻膜121和122以及电极118和120构成像素器件。施加到像素器件的电压可以基于通过沟道层112中形成的沟道从源极电极113到漏极电极114流动的电流的值而受控。因此,电流可以基于TFT的栅极电极116的电压而受控。当像素器件的显示介质是其中液体和微粒被密封在绝缘覆盖层内的胶囊时,高电阻膜121和122并非是必要的。
在上述两个示例中的每一个中,薄膜晶体管典型地具有交错结构(顶栅类型)。然而,本发明不必受限于上述这样的结构。例如,当作为薄膜晶体管的输出端子的漏极电极和像素器件相连接从而在拓扑上相同时,可以采用其它结构,例如共面类型。
在上述两个示例中的的每一个中,平行于基底提供用于驱动像素器件的电极对。然而,本发明不必受限于上述这样的结构。例如,当作为薄膜晶体管的输出端子的漏极电极和像素器件相连接从而在拓扑上相同时,可以垂直于基底提供两电极中的任一个或两电极二者。
在平行于基底提供用于驱动像素器件的电极对的情况下,当像素器件是EL器件或反射类型像素器件(例如反射型液晶器件)时,两电极中的任一个须对于光发射波长或反射光波长是透明的。当像素器件是透射型像素器件(例如透射型液晶器件)时,两电极二者必须对于透射光是透明的。
根据该实施例的薄膜晶体管可以包括所有透明构成元件,因此可以形成透明显示器。也可以将显示器提供在低耐热性基底(例如重量轻、柔性、透明的塑料基板)上。
接下来,参照图14,描述显示器,其中,均包括EL元件(在该实施例中,有机EL元件)和场效应晶体管的多个像素按二维方式而被布置。
图14示出用于驱动有机EL层204的晶体管201和用于进行像素选择的晶体管202。电容器203被提供为保持所选条件并且存储公共电极线207与晶体管202的源极部分之间的电荷,由此保持晶体管201的栅极信号。待选择的像素是由扫描电极线205和信号电极线206确定的。
更具体地说,图像信号作为脉冲信号通过扫描电极线205从驱动器电路(未示出)被施加到栅极电极。同时,脉冲信号通过信号电极线206从另一驱动器电路(未示出)被施加到晶体管202,以选择像素。此时,晶体管202开启,由此电荷被存储在位于信号电极线206与晶体管202的源极部分之间的电容器203中。然后,晶体管201的栅极电压保持为期望电压,以开启晶体管201。该状态被保持,直到接收到下一信号。在晶体管201处于开启的状态期间,电压和电流被连续供应给有机EL层204,由此保持发光。
图14示出每一像素包括两个晶体管和一个电容器的结构示例。但是,为了改进性能,例如,更大数量的晶体管可以合并在每一像素中。
(示例)
以下描述的是本发明的各示例。然而,本发明不限于以下示例。
示例1
在该示例中,图8A所示的顶栅TFT器件是以基于In-B-O的非晶氧化物作为沟道层而制造的。
基于In-B-O的非晶氧化物膜首先作为沟道层形成在玻璃基板(Corning Co.制造的1737)上。具体地说,基于In-B-O的非晶氧化物在氩气和氧气的混合气氛中通过射频溅射而被形成。此时,使用图10所示的溅射淀积装置。在图10中,样本、靶、真空泵、真空计和基板支承物分别由标号31、32、33、34和35表示。提供气体流率控制器36,用于每一气体引入系统。压力控制器和膜淀积室分别由标号37和38表示。真空泵33是排气单元,用于排空膜淀积室38的内部。基板支承物35是用于在膜淀积室内保持在其上要形成氧化物膜的基板的单元。靶(固体材料源)32放置为与基板支承物相对。淀积装置还配备有:用于使得材料从靶32蒸发的能量源(射频电源)(未示出)以及用于将气体供应到膜淀积室内部的单元。
淀积装置具有两个气体引入系统,一个用于氩气,另一个用于氩气和氧气的混合气体(Ar∶O2=95∶5)。通过使得装置能够单独控制各个气体流率的气体流率控制器36和用于控制排气速率的压力控制器37,可以在膜淀积室中获得预定气体气氛。
在该示例中,作为靶,In2O3和B2O3的2英寸大小的靶用于通过同时溅射而形成In-B-O膜。输入RF功率对于各个靶是70W和35W。在膜淀积期间的气氛设置为:总压力0.4Pa、气体流率比率Ar∶O2=100∶1。膜淀积速率和基板温度分别设置为12nm/min和25℃。在膜淀积之后,膜在大气中在300℃历经退火工艺达60分钟。
对因此而获得的膜的表面执行掠入射X射线衍射分析(薄膜方法,入射角0.5°)。没有明显的衍射峰被检测到,这说明,所形成的基于In-B-O的膜的是非晶膜。
分光镜椭圆偏光法测量被进一步进行,用于图案分析,以显示所述薄膜具有大约0.5nm的以均方根(Rrms)表示的粗糙度和大约30nm的厚度。感应耦合的等离子体发射分光镜方法(ICP方法)用于分析金属组成比率,以显示薄膜的金属组成比率是In∶B=85∶15。换句话说,我们发现,元素比率B/(In+B)是0.15。
电导率、电子载流子浓度以及电子迁移率分别被评估和估计为大约10-3S/cm、2×1015/cm3、以及大约4cm2/Vs。
漏极电极14和源极电极13接下来通过光刻和剥离方法而被形成并且刻图。电极的材料是Au-Ti分层膜。Au层的厚度是40nm,Ti层的厚度是5nm。
栅绝缘层12接下来通过光刻和剥离方法而被形成并且刻图。栅绝缘层12是通过溅射-淀积到150nm的厚度而淀积的SiO2膜。SiO2膜的具体介电常数是大约3.7。
栅极电极15也通过光刻和剥离方法而被形成。沟道长度和沟道宽度分别是50μm和200μm。电极的材料是Au,其厚度是30nm。通过上述方式来制造TFT。
接下来,评估TFT的特性。
图9A和图9B示出在室温测量的TFT的电流-电压特性的示例。图9A示出Id-Vd特性,而图9B示出Id-Vg特性。在图9A中,由Vd变化而引起的源漏电流Id对漏极电压Vd的依赖性在施加恒定栅极电压Vg的情况下而被测量。如图9A所示,在Vd=6V左右观测到饱和(夹断),这是典型的半导体晶体管行为。TFT特性是:在Vd=6V时大约1.5V的阈值。在Vg=10V时,Id=大约1.0×10-4A的电流流动。
此外,晶体管的通/断比率超过109。根据输出特性计算出的场效应迁移率在饱和区域中大约是2.5cm2/Vs。
该示例中制造的TFT具有优异的可再现性,并且所制造的多个器件中的特性波动小。
如上所述,当In-B-O的新型非晶氧化物应用于沟道层时,可以实现优异晶体管特性。具体地说,优点在于,构成元件的数量小于传统的基于In-Ga-Zn-O的氧化物中的情况。因此,可以预期减少制造负担和制造成本。
示例2。
在该示例中,对于具有包含In和B作为主要组分的沟道层的薄膜晶体管检查In-B组成依赖性。
该示例采用了用于膜淀积的组合方法来检查沟道层的材料组成依赖性。也就是说,使用通过溅射而在单个基板上一次形成具有各种组成的氧化物的薄膜的方法来进行检查。然而,并不必需应用这种组合技术。可以制备期望组成的靶(材料源)来淀积每一组成的膜。此外,可以通过分离地控制用于多个靶的输入功率来形成具有各种组成的膜。
通过使用三重掠入射溅射装置来形成In-B-O膜。通过相对于基板倾斜定位的靶,基板表面上的膜的组成因距靶的距离差异而变化。结果,可以获得在基板上具有宽组成分级的膜。在形成In-B-O膜中,In2O3的两个靶和B2O3的一个靶同时历经溅射。输入RF功率分别设置为35W和70W。在膜淀积期间的气氛设置为:总压力0.35Pa、气体流率比率Ar∶O2=100∶1。基板温度设置为25℃。
因此而形成的膜的物理特性通过荧光X射线分析、分光镜椭圆偏光法、X射线衍射、以及四点探针电阻率测量而被评估。此外,通过使用In-B-O组成分级膜来制造组合TFT库(在基板上具有各种沟道组成的TFT)。TFT结构是底栅类型和顶栅类型。
通过X射线衍射(XRD)测量所确认的是,所形成的In-B-O膜在元素比率B/(In+B)为等于或大于0.05的区域中是非晶的。在元素比率B/(In+B)小于0.05的某些膜区域中,观测到晶体的衍射峰。根据上述结果可知,可以通过将In-B-O膜中的元素比率B/(In+B)设置为等于或大于0.05来获得非晶薄膜。
In-B-O组成分级膜的薄层电阻是通过四点探针方法测量的,膜的厚度是通过分光镜椭圆偏光法测量的,以获得膜的电阻率。结果,如图11所示,确认的是,电阻率随元素比率B/(In+B)而改变,并且发现电阻在富铟的组成(元素比率B/(In+B)小的组成)上低,而在富硼的组成(元素比率B/(In+B)大的组成)上高。
此外,获得当膜淀积气氛中的氧分压已经改变时的In-B-O组成分级膜的电阻率。结果发现,如图11所示,氧分压的增加使得In-B-O膜的电阻上升。这可能是由于氧缺乏性的减弱以及电子载流子浓度的因此降低。还发现,电阻适合于TFT活性层的组成范围关于氧分压而改变。
图15示出测量In-B-O膜的电阻率随着时间的改变的结果。在宽组成范围(元素比率B/(In+B)为0.05至0.5的范围)上在基于In-B-O的薄膜中未观测到电阻率随时间的改变。此外,图2示出在其它材料中电阻率随时间的改变的比较。以与In-B-O膜相同方式而形成的In-Zn-O膜和In-Sn-O膜展现出的趋势是,随时间而减少电阻率。这些结果证明了In-B-O膜具有出众的环境稳定性。
接下来,检查具有In-B-O膜作为n沟道层的场效应晶体管(FET)的特性以及组成依赖性。晶体管具有图8C所示的底栅结构。具体地说,In-B-O组成分级膜形成在具有热氧化物膜的Si基板上,然后刻图和电极形成被执行,由此在单个基板上形成包括具有彼此不同的组成的活性层的器件。在器件形成之后,在大气中在300℃执行退火工艺。很多FET制造在3英寸晶片上,并且关于特性而被评估。FET具有对于栅极电极使用n+-Si、对于绝缘层使用SiO2并且对于源极电极和漏极电极使用Au/Ti的底栅型顶部接触结构。沟道层宽度和沟道层长度分别是150μm和10μm。在FET评估中使用的源-漏电压是6V。
在TFT特性评估中,根据Id1/2(Id:漏极电流)相对于栅极电压(Vg)的斜率获得电子迁移率,并且根据最大Id值与最小Id值的比率获得电流通/断比率。当相对于Vg绘制Id1/2时关于Vg轴的截距被取作阈值电压,以及dVg/d(log Id)的最小值取作S值(将电流增加一个数量级所需的电压值)。
通过评估基板上各个位置处的TFT特性来检查TFT特性相对于元素比率B/(In+B)的改变。结果发现,TFT特性根据基板上的位置(即元素比率B/(In+B))而变化。图4示出各种组成中的Id-Vg特性。
在富铟的组成的情况下(例如图4的(A)),导通电流大,以及关断电流相对大。可以使用具有富铟的组成的器件,以用于需要大的导通电流的用途。当应用具有小于图4的(A)的情况的元素比率B/(In+B)的膜时,阈值为负数。
与之对照,在富硼的组成的情况下(例如图4的(C)或(D)),导通电流相对小,但是阈值电压为正数,因此获得″常断特性″。可以使用具有富硼的组成的器件,以用于需要小的关断电流的用途。
图4的(B)的情况下的器件展现出最优异的特性。图1还单独示出该器件(图4的(B))的特性。如图1所示,在具有0.16的元素比率B/(In+B)的器件(图4的(B))的情况下,可以获得等于或大于十个数量级的通/断比率。S值是0.4V/decade,场效应迁移率是3cm2/Vs,阈值是4V。
图5示出场效应迁移率的元素比率B/(In+B)依赖性。可见,场效应迁移率随硼含量减少而增加。当元素比率B/(In+B)为等于或小于0.29时,获得等于或大于0.05cm2/Vs的场效应迁移率。此外,当元素比率B/(In+B)为等于或小于0.22时,获得等于或大于0.1cm2/Vs的场效应迁移率,而当元素比率B/(In+B)为等于或小于0.2时,获得等于或大于1cm2/Vs的场效应迁移率。
此外,图6示出阈值电压的元素比率B/(In+B)依赖性。通常,当薄膜晶体管的阈值电压Vth是等于或大于0V时,容易构建电路。从图6可见,当元素比率B/(In+B)是等于或大于0.1时,Vth变为正数。
图7示出S值的元素比率B/(In+B)依赖性。从图7显而易见,当元素比率B/(In+B)等于或大于0.12并且等于或小于0.2时,获得小S值,这是期望的。
在图3A和图3B中,In-Ga-O应用于沟道层的晶体管的特性与In-Al-O应用于沟道层的晶体管的特性进行比较。In-Ga-O应用于沟道层的晶体管的样本以及In-Al-O应用于沟道层的晶体管的样本被制造并且评估,如在上述In-B-O应用于沟道层的晶体管情况下那样。在具有In与Ga之间各种组成比率的各器件(具有In与Al或Ga之间的各种组成比率的各器件)之中,挑选出展现优异晶体管特性的器件。图3A和图3B示出待比较的晶体管特性。如图3A所示,在作为III族元素的B(硼)、Al和Ga之一与In的组合中,In-B-O展现出最大通/断比率。从图3B显而易见,当使用In-B-O时,可以实现具有最小S值的晶体管。因此,显而易见,在使用两种金属元素的非晶氧化物半导体之中,In-B-O作为TFT的沟道材料是优异的。
示例3
在该示例中,制造非晶In-Zn-B-O氧化物半导体应用于沟道层的TFT器件。TFT具有图8B所示的结构。
制备聚对苯二甲酸乙二醇酯(polyethylene terephthalate,PET)膜作为基板。晶体管的沟道长度和沟道宽度分别是60μm和180μm。
首先,在该PET基板10上,通过光刻和剥离方法形成栅极电极15,并且栅绝缘层12被形成和刻图。
栅极电极15以厚度50nm的Mo膜制成。栅绝缘层12是通过溅射为具有150nm厚度而淀积的SiOx膜。SiOx膜的具体介电常数是大约3.7。
接下来,晶体管的沟道层通过溅射而被形成,并且通过光刻和剥离方法而被刻图。沟道层以基于In-Zn-B-O的非晶氧化物制成,其以组成比率In∶Zn∶B=4∶6∶1而包含In、Zn和B。
基于In-Zn-B-O的非晶氧化物在氩气和氧气的混合气氛中通过射频溅射而被形成。
在该示例中,三个靶(材料源)用于通过同时淀积来形成膜。三个靶分别是In2O3、B2O3和ZnO的2英寸大小的烧结材料。通过分别控制用于这些靶的输入RF功率,获得具有期望In∶Zn∶B组成比率的氧化物薄膜。气氛被设置为:总压力0.5Pa、气体流率比率Ar∶O2=100∶1。基板温度设置为25℃。
发现因此而形成的氧化物膜是非晶膜,因为在X射线衍射(薄膜方法,入射角0.5°)中并未检测到明显衍射峰。非晶氧化物膜的厚度大约是30nm。
光学吸收谱分析表明,所形成的非晶氧化物膜具有大约3eV的禁带能量宽度,并且对于可见光是透明的。
源极电极、漏极电极和栅极电极以包括In2O3∶Sn的透明导电膜制成,每一电极具有100nm的厚度。
因此而制造的TFT关于特性而被评估。
在室温测量并且评估的PET膜上形成的该示例的晶体管的通/断比率超过109。计算出的场效应迁移率大约是5cm2/Vs。
此外,根据该示例的对于沟道采用In-Zn-B-O的薄膜晶体管具有高性能和高环境稳定性。
当非晶氧化物材料的元素比率B/(In+Zn+B)是等于或大于0.05并且等于或小于0.29时,优异的晶体管操作被确保。
与使用不含B的In-Zn-O作为沟道的薄膜晶体管相比,使用基于In-Zn-B-O的氧化物半导体作为沟道的该示例的薄膜晶体管在环境稳定性方面也得到改进(在大气中存储期间的特性波动小)。
虽然已经参照示例性实施例描述了本发明,但应理解,本发明不限于所公开的示例性实施例。所附权利要求的范围与最宽泛的解释一致,从而包括所有这样的修改和等同结构及功能。
本申请要求2008年1月23日提交的日本专利申请No.2008-012592的权益,其在此全部引入作为参考。

Claims (10)

1.一种场效应晶体管,至少包括形成在基板上的沟道层、栅绝缘层、源极电极、漏极电极以及栅极电极,
其中,所述沟道层以包含In和B的基于In-B-O的非晶氧化物材料制成,其中,不可避免地包含的元素或具有非不利地影响场效应晶体管特性的含量的元素被允许作为所述非晶氧化物材料中包含的元素,以及
其中,所述非晶氧化物材料具有等于或大于0.05并且等于或小于0.29的元素比率B/(In+B)。
2.根据权利要求1的场效应晶体管,其中,所述非晶氧化物材料的元素比率B/(In+B)是等于或大于0.1并且等于或小于0.22。
3.根据权利要求2的场效应晶体管,其中,所述非晶氧化物材料的元素比率B/(In+B)是等于或大于0.12并且等于或小于0.2。
4.根据权利要求1的场效应晶体管,其中,所述栅绝缘层以硅氧化物制成。
5.根据权利要求4的场效应晶体管,其中,所述沟道层和所述栅绝缘层通过溅射而被淀积。
6.一种场效应晶体管,至少包括形成在基板上的沟道层、栅绝缘层、源极电极、漏极电极以及栅极电极,
其中,所述沟道层以包含In、Zn和B的基于In-Zn-B-O的非晶氧化物材料制成,以及
其中,所述非晶氧化物材料具有等于或大于0.05并且等于或小于0.29的元素比率B/(In+Zn+B)。
7.一种显示器,包括像素器件以及根据权利要求1的场效应晶体管,其中,所述像素器件的电极与所述场效应晶体管的源极电极以及漏极电极之一连接。
8.根据权利要求7的显示器,其中,所述像素器件是电致发光器件。
9.根据权利要求7的显示器,其中,所述像素器件是液晶单元。
10.根据权利要求7的显示器,其中,多个所述像素器件和多个所述场效应晶体管以二维方式被布置在基板上。
CN2009801030020A 2008-01-23 2009-01-20 使用非晶氧化物的场效应晶体管 Active CN101926008B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008012592A JP5219529B2 (ja) 2008-01-23 2008-01-23 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2008-012592 2008-01-23
PCT/JP2009/051144 WO2009093724A1 (en) 2008-01-23 2009-01-20 Field-effect transistor using amorphous oxide

Publications (2)

Publication Number Publication Date
CN101926008A CN101926008A (zh) 2010-12-22
CN101926008B true CN101926008B (zh) 2012-08-29

Family

ID=40599920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801030020A Active CN101926008B (zh) 2008-01-23 2009-01-20 使用非晶氧化物的场效应晶体管

Country Status (7)

Country Link
US (1) US8314425B2 (zh)
EP (1) EP2243164B1 (zh)
JP (1) JP5219529B2 (zh)
KR (1) KR101186858B1 (zh)
CN (1) CN101926008B (zh)
TW (1) TWI405334B (zh)
WO (1) WO2009093724A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101490726B1 (ko) * 2009-10-21 2015-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102612714B (zh) 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
KR102153034B1 (ko) * 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101282383B1 (ko) * 2009-12-18 2013-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
JP2014142986A (ja) 2012-12-26 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
US9112460B2 (en) * 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
US9899457B2 (en) * 2015-04-24 2018-02-20 Universal Display Corporation Flexible OLED display having increased lifetime
WO2020027243A1 (ja) * 2018-08-01 2020-02-06 出光興産株式会社 結晶構造化合物、酸化物焼結体、スパッタリングターゲット、結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3205167B2 (ja) * 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP2946189B2 (ja) * 1994-10-17 1999-09-06 キヤノン株式会社 電子源及び画像形成装置、並びにこれらの活性化方法
US6231412B1 (en) * 1996-09-18 2001-05-15 Canon Kabushiki Kaisha Method of manufacturing and adjusting electron source array
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
JP3833131B2 (ja) * 2002-03-25 2006-10-11 キヤノン株式会社 光伝送装置
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4544518B2 (ja) * 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5294565B2 (ja) * 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
US20080001538A1 (en) * 2006-06-29 2008-01-03 Cok Ronald S Led device having improved light output
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
EP2243164B1 (en) 2017-08-30
TW201001701A (en) 2010-01-01
KR101186858B1 (ko) 2012-10-02
TWI405334B (zh) 2013-08-11
JP5219529B2 (ja) 2013-06-26
US8314425B2 (en) 2012-11-20
US20100264419A1 (en) 2010-10-21
WO2009093724A1 (en) 2009-07-30
EP2243164A1 (en) 2010-10-27
CN101926008A (zh) 2010-12-22
KR20100102709A (ko) 2010-09-24
JP2009176864A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
CN101926008B (zh) 使用非晶氧化物的场效应晶体管
CN101401213B (zh) 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN101796644B (zh) 场效应晶体管
CN101719514B (zh) 场效应晶体管及其制造工艺
KR101201825B1 (ko) 산화물 반도체를 사용한 박막트랜지스터 및 표시장치
TWI604616B (zh) 半導體裝置及其製造方法
JP5213429B2 (ja) 電界効果型トランジスタ
CN102403361A (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant