CN101924063B - 使用低k电介质的集成电路系统及其制造方法 - Google Patents

使用低k电介质的集成电路系统及其制造方法 Download PDF

Info

Publication number
CN101924063B
CN101924063B CN2010102056662A CN201010205666A CN101924063B CN 101924063 B CN101924063 B CN 101924063B CN 2010102056662 A CN2010102056662 A CN 2010102056662A CN 201010205666 A CN201010205666 A CN 201010205666A CN 101924063 B CN101924063 B CN 101924063B
Authority
CN
China
Prior art keywords
low
layer
integrated circuit
dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102056662A
Other languages
English (en)
Other versions
CN101924063A (zh
Inventor
D·K·孙
W·刘
F·张
J·B·谭
J·H·李
B·C·张
L·杜
Y·K·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN101924063A publication Critical patent/CN101924063A/zh
Application granted granted Critical
Publication of CN101924063B publication Critical patent/CN101924063B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种使用低K电介质的集成电路系统及其制造方法，该方法包含：制造具有集成电路的基板；在所述集成电路上提供低K电介质层；在所述集成电路上所述低K电介质层中形成通孔与沟槽；通过化学机械平坦化工艺形成结构表面；以及提供直接注入物至所述结构表面，用于形成注入物层以及金属钝化层，包含修复由所述化学机械平坦化工艺造成对所述低K电介质层的破坏。

Description

使用低K电介质的集成电路系统及其制造方法
技术领域
本发明是关于集成电路系统，更特别是关于使用低k介电质的集成电路系统。
背景技术
集成电路应用在今日许多消费者电器中，例如行动电话、摄影机、可携式音乐播放器、打印机、计算机、行动定位装置等。集成电路可包含组合主动装置、被动装置与它们的互连。
对于更高密度与更高效能集成电路的需求日益增加，驱使市场寻求制造次微米尺寸的低电阻金属化图案，例如铜互连。不幸的是铜冶金的主要挑战之一是一般的电浆蚀刻技术无法轻易将它图案化。为了克服这个问题，电路设计者已经使用镶嵌工艺，在集成电路中形成需要的通孔与互连。
镶嵌工艺典型是以沉积电介材料开始，沉积的电介材料被图案化与蚀刻，在电介质中形成孔或沟槽。接着再用金属的包覆沉积(blanketdeposit)填充这些孔或沟槽，接着再将金属向下平坦化至电介质，从而定义电介质中的金属互连。典型地，通过化学机械平坦化(CMP)工艺，移除电介质上所形成过多的金属材料。不幸的是CMP工艺与光阻图案化会破坏软的、低模块与多孔的低K电介质层。因此，许多先钱的方法已经使用额外步骤形成应罩幕层，用以保护这些低K电介质层，但是这会提升绝缘材料的整体有效电介常数(K)。有效电介常数(K)的增加会破坏在第一位置使用低K电介质层的目的，所述目的是要降低所述层的电容，从而较佳隔离所述层中的金属结构。
其它尝试改善铜互连信任度已经聚焦在铜表面钝化。这技术典型在抛光的铜互连上使用化学蒸气沉积(CVD)薄电介质层。通常，薄电介值可包含硅氮化物或是氮掺杂的硅碳化物，其中由于电容需求与工艺控制，氮掺杂的硅碳化物已经取代90nm以上的硅氮化物。不幸的是当技术节点持续减少时，铜互连的CVD钝化无法提供足够的信赖度。
因此，仍然需要可信赖的集成电路系统、制造方法与装置设计，其中集成电路系统具有改良的金属互连信赖度。有鉴于日益增加的商业竞争压力，随着增加的客户期望与市场中有意义的产品分化机会逐渐减少，重要的是寻求这些问题的答案。此外，减少成本、改善效率与效能以及符合竞争压力的需求更增急迫需要寻求这些问题的答案。
长期寻求这些问题的解答，但习知发展并未教示或建议任何解答，因此已长期困扰熟知此技艺的人士。
发明内容
本发明提供制造集成电路系统的方法，该方法包含：制造具有集成电路的基板；在所述集成电路上提供低K电介质层；在所述集成电路上所述低K电介质层中形成通孔与沟槽；通过化学机械平坦化(CMP)工艺形成结构表面；以及提供直接注入物至所述结构表面，用于形成注入物层以及金属钝化层，包含修复由所述CMP工艺造成对所述低K电介质层的破坏。
本发明提供集成电路系统，包含具有集成电路的基板；低K电介质层用于所述集成电路上；所述集成电路上的通孔与沟槽；在所述通孔、所述沟槽与所述低K电介质层上通过化学机械平坦化(CMP)工艺所形成的结构表面；以及通过直接注入物经过所述结构表面所形成的注入物层与金属钝化层。
除了上述内容或置换上述内容，本发明的一些实施例具有其它步骤或组件。对熟知此技艺的人士而言，在阅读下列详细说明并参阅附随图式后，所述步骤或组件是明显的。
附图说明
图1是部分横切面示意图，说明根据本发明一实施例中具有低K电介质的集成电路系统。
图2是部分横切面示意图，说明化学机械平坦化(CMP)工艺中具有低K电介质的集成电路系统。
图3是说明在平坦化工艺后，图2集成电路系统的结构表面部分的化学键结。
图4是部分横切面示意图，说明掺质注入物工艺中图2的集成电路系统。
图5是说明在平坦化工艺与植工艺程后，图2集成电路系统的结构表面部分的化学键结。
图6是部分横切面示意图，说明本发明实施例中具有低K介电质的集成电路系统。
图7是部分横切面示意图，说明本发明另一实施例中具有低K介电质的集成电路系统。
图8是说明在注入工艺后，图7集成电路系统的结构表面116部分的化学键结。
图9是部分横切面示意图，说明本发明另一实施例中具有低K介电质的集成电路系统。
图10是部分横切面示意图，说明本发明另一实施例中具有低K介电质的集成电路系统。
图11是流程图，说明本发明实施例中制造集成电路系统的方法。
具体实施方式
下列实施例足以详细使得熟知此技艺的人士制造与使用本发明。可据以了解以本揭露内容为基础的其它实施例，以及不需脱离本发明范围的系统、工艺或机械变化。
下列说明中，提出许多特定详细说明以供了解本发明。然而，很明显地没有这些特定详细说明也能实施本发明。为了避免模糊本发明，不再详细赘述有些广为人知的电路、系统结构与工艺步骤。
说明系统实施例的图式为半示意图且非依比例，特别是有些尺寸示为了清楚呈现且夸张显示于图式中。同样地，虽然每个说明的图式通常显示相似的位向，但仍以叙述为主。通常，本发明可用任何位向运作。
具有共同特征的多个实施例，为了清楚说明与描述，用相同的组件符号描述相同的特征。为达说明目的，本案所使用的“水平”一词是定义为与平面平行的平面或是化学机械平坦化表面的顶部表面，无关它的位向。“垂直”一词是指与上述所定义的水平呈垂直的方向。名词例如“上方”、“下方”、“底部”、“顶部”、“侧”(如“侧壁”)、“较高”、“较低”、“较上方”、“之上”以及“之下”是相对于所述水平面而定义，如图式所示。“上”一词是指组件之间直接接触而无位于其间的材料。
本案使用的“工艺”一词包含形成所欲结构所需要的材料沉积、或光阻图案化、曝光、显影、蚀刻、清洗与/或移除材料或光阻。“平坦化”一词是指使用化学与机械抛光工艺用以再多个材料之间提供平坦表面。
本案使用的“范例”或“作范例的”一词是指作为例子或是说明。本案中作为范例“或”作范例的“所描述的任何方面或是实施例并不需要被解读为相对于其它方面或设计为较佳的或是较有利的。
通常，下列实施例是关于装置、系统或是表面注入的方法以增进低K电介质材料中铜互连的信赖度。通过所提出的方法，可达到铜互连与电介质的钝化，在围绕铜互连的局部电介质，例如低K电介质材料，与较上方/覆盖层之间具有预期的质量接口。在至少一实施例中，促进的表面钝化技术将改善时间相依电介值崩溃(time-dependent-dielectric-breakdown，TDDB)与电子迁移(electro-migration，EM)效能。
再者，感谢本发明的集成电路系统可更包含任何数目的主动装置结构与/或被动装置结构。举例说明集成电路系统中的装置可包含可能需要处理器组件、内存组件、逻辑组件、数字组件、模拟组件、混合信号组件、电源组件、无线射频(RF)组件(例如RF CMOS电路)、数字信号处理气组件、电阻组件、电感组件、电容组件、微电机组件、光感应器组件等于多种结构与配置中。再者，例如，集成电路系统亦可为后段垂直自然电容器(back-end-of-line vertical natural capacitor，VNCAP)结构的一部分。
再者，应了解可在媒介上一次制备一或多个集成电路系统，在后续制造阶段，其可被分为个别或是多个集成电路封包组合。
参阅图1，说明本发明一实施例中，具有低K电介质的集成电路系统100的部分横切面示意图。所述集成电路系统100的部分横切面示意图描述制造于基板102上的集成电路101，所述基板102例如半导体基板的、玻璃基板、薄膜基板等。
阶间(inter-level)电介质层104沉积于集成电路101之上，且被覆盖层106覆盖，覆盖层106例如硅氮化物(SiN)、碳掺杂的硅氮化物或是氮掺杂的硅碳化误(nBlock)。互连108，例如铜互连，是经由接触层109而电连接至集成电路101。
低K电介质层110，例如低K店介质材料或是超低K店介质材料，沉积在阶间电介质层104与覆盖层106之上。阶间电介质层104与低K电介质层110的化学组成与电介值(K)实质相同。
阶间电介质层104可具有电介常数4.2制3.9，且组成材料例如硅氧化物(SiOx)、四乙基正硅酸盐(TEOS)、硼磷酸硅酸盐玻璃(BPSG)等。低K电介质材料可具有较低的电介常数3.9至2.5，且组成材料例如氟化的四乙基正硅酸盐(FTEOS)、氢硅酸盐类(HSQ)、双苯并环丁烯(BCB)、四甲基正硅酸盐(TMOS）、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基硅烷基硼酸盐(trimethylsilyl borate，TMSB)、二酰氧基二叔丁基硅烷(diacetoxyditertiarybutosiloxane，DADBS)、三甲基硅烷基磷酸盐(trimethylsilil phosphate，TMSP)等。超低K电介质材料可具有低于2.5的超低电介常数，且组成材料例如聚四氟乙烯(PTFE)商业可取得例如Teflon-A与Telon微乳胶、聚亚酰胺纳米泡绵，例如聚丙烯氧化物、硅气凝胶、硅干凝胶以及中孔洞硅。
扩散障碍层112，例如沉积在低K电介质层110上且在图案化互连开口内的种子金属层。扩散障碍层112可包含初始50-200埃的钛(Ti)、钽(Ta)或是钽氮化物(TaN)层作为扩散障碍，其被300-2000埃的铜(Cu)层覆盖。互连金属114，例如铜，沉积在扩散障碍层112上。在互连金属114与低K电介质层110之间，通过化学机械抛光建立共平面表面，形成结构表面116。
在反应离子蚀刻工艺过程中产生沟槽118，并填充互连金属114。低K电介质层110使得在通孔122、沟槽118或其组合上形成垂直侧壁120可通过在低K电介质层110中注入掺质而形成注入层124。同样地，可通过注入掺质，而与注入层124同时或分别在互连金属114上，形成金属钝化层126。
例如，注入层124可包含掺质，例如钝元素(例如氦(He))、电子清除剂(例如碳(C)、硼(B)及类似元素)与/或负元素(例如氮(N)、磷(P)、砷(As)及类似元素)。在这些例子中，掺质的选择可基于对于低K电介质层最少破坏或影响、低K电介质材料破坏回复，与/或对于低K电介质层110的电介常数(K)的最小改变。
应了解可通过改变注入物能量、剂量与/或角度从而调整与/或调节低K电介质层110中的注入层124或掺质状况，以达到注入深度微5埃至500埃，较佳或目标范围是15埃至150埃之间。在另一范例中，注入物能量可变化自约1K eV至约1M eV，以及注入物剂量可变化自约1x1012至约1x1018离子/cm2。
同样应了解可通过上述调整注入层124的机制从而调整金属钝化层126。金属钝化层126的厚度范围可自5埃延伸至250埃，较佳或目标范围是15埃至50埃之间。
在这些例子中，注入层124与金属钝化层126中掺质的的浓度范围自每兆约1份至每兆约1000份。然而，熟习此技艺的人士可知将注入物调整至仅掺杂低K电介质层110，因而形成注入层124，掺质范围自每兆约1份至每兆约1000份。在至少一实施例中，当有电介质覆盖层128存在时，注入物能量较佳是约5keV至约20keV之间变化。
熟习此技艺的人士可知注入物可改变互连金属114的顶部表面，以协助防止互连金属114的侵蚀与/或腐蚀。在这些例子中，互连金属114顶布表面的碳或氮注入物可协助钝化互连金属114，形成金属钝化层126，以及协助防止侵蚀与/或腐蚀。例如，应了解集成电路系统100的顶部表面会吸收湿度，以及后续注入工艺会协助移除潮湿污染，例如铜氧化物，它会不利影响信赖度。
通常，在低K电介质层110或金属钝化层126中可注入形成注入层124，深度范围约5埃至约500埃，且较佳范围是约15埃至约150埃之间。熟习此技艺的人士可知经由电介质覆盖层128通过注入注入层124，注入物可造成电介质覆盖层128与注入层124中的低K电介质层110相互混合(inter-mixing)。
已经发现低K电介质层110与电介质覆盖层128的相互混合在注入层124中产生坚固接口，这有助于改善低K电介质层110的时间依附电介质崩溃(TDDB)。同样也已经发现电介质覆盖层128与低K电介质层110的相互混合产生注入层124，这有助于修复由化学机械平坦化(CMP)工艺所造成的破坏。电介质覆盖层128可具有的厚度范围是在100埃至500埃之间，较佳或目标厚度范围是在150埃与350埃之间。
熟习此技艺的人士可知本实施例允许注入层124与分别注入的金属钝化层126的自对准钝化(self-aligned passivation)。例如，在电介质注入前，通过在互连金属114上选择性形成金属钝化层126，而后可将注入的掺质选择性导入电介质区域中，因而达到”自对准电介质钝化“工艺。请参阅图2，说明化学机械平坦化(CMP)工艺中具有低K电介质的集成电路系统的部分横切面示意图。集成电路系统200的部分横切面示意图描述结构表面202，它是穿过低K电介质层110的顶部表面、扩散障碍层112与互连金属114，由化学机械抛光建立共平面表面。
集成电路系统200可包含在一或多个低K电介质层110，例如间金属电介质层、硬屏蔽层、低K电介质层或是超低K电介质层中，形成一或多个金属化结构，例如沟槽118、通孔122或金属化层(未显示)。例如，金属化结构可包含低电阻材料，例如铜，以及低K电介质层110可包含由Applied Materials公司购买的BLACK DIAMONDTM硅氧化物为基础的CVD低K薄膜或是由Novellus Systems公司购买的CORALTM低K电介质薄膜。在至少一实施例中，可在基板102之上形成一或多个金属化层与一或多个低K电介质层110，作为金属化阶层的部分、局部互连或是作为耦合至集成电路101的VNCAP结构的部分。
集成电路系统200的结构表面202可通过化学机械平坦化(CMP)工艺而平坦化。在至少一实施例中，结构表面202可实质共平面穿过低K电介质层110的顶部表面、扩散障碍层112与互连金属114。接着进行CMP工艺，结构表面202可包含在化学机械平坦化过程中所使用泥浆的化学泥浆残留物(未显示)。
熟知此技艺的人士可知化学泥浆残基不利影响集成电路200的电性信赖度特性，例如低K电介质层110的时间依附电介质崩溃(TDDB)。例如，泥浆成分与酸性可影响图1注入层124的结构表面202与图1金属钝化层126的钝化、局部金属/电介质状况、整体型态分布与信赖度表显(例如时间依附电介质崩溃与电子迁移)。在至少一实施例中，低K电介质层110的多孔性可通过用于注入层124的区域中的结构表面202，从而增加化学泥浆的吸收。
通常，分离在结构表面202金属互连的电介质材料可包含低K电介质材料或是超低K电介质材料，也通常已知为低K电介质层110。注意，集成电路系统200的结构表面202不包含形成在低K电介质材料上的其它电介质层(例如硬屏蔽层)，以于CMP过程中保护低K电介质材料。熟知此技艺的人士可知CMP过程中保护低K电介质层110，在低K电介质层110上的其它电介质层可增加结构的有效电介常数(K)。再者，熟知此技艺的人士可知用于CMP工艺的低K电介质层110典型会经历CMP刮擦、表面盘型化与/或表面腐蚀，这会不利影响集成电路的电性信赖度，例如低K电介质层110的TDDB。此外，熟知此技艺的人士可知CMP造成低K电介质层110的破坏也可能改变集成电路系统200的电容、漏电流与/或电子迁移特性。
如图3所示，方块3--3描述结构表面202的一部分。这部分通常代表在平坦化工艺之后结构表面的表面状态。
请参阅图3，说明在平坦化工艺后，图2集成电路系统200的结构表面202部分的化学键结。结构表面202的部分化学键结图标说明水平方向键结的低K电介质层110通过扩散障碍层112与互连金属114而结束。注意，互连金属114可代表图1的通孔122或是图1的沟槽118或是其组合。
例如，低K电介质层110是由硅氧化物(SiOx)组成。低K电介质层110中使用的实际材料可有比硅氧化物更复杂的化学键结。硅氧化物的表面键结是其它电介质材料的典型键结。
在结构表面202，CMP工艺中使用化和物的结果，形成取代基硅烷基(SiCH3)与氢氧化硅(SiOH)的组合。尚未检测，这些化学键结可经由增加湿度而组合形成不同的酸，这会不利影响低K电介质层110，改变电介质材料的电容，也吸引更多湿度至结构表面202中。
熟知此技艺的人士可知目前说明描述例示性概示在平坦化或抛光之后，结构表面202与/或集成电路系统200的层的键结状态与/或化学键结。已知刚抛光之后，氢氧化硅(Si-O-H）键结是低K电介质层110的主要状态，以及取代基硅烷基(SiCH3)可能来自于平坦化工艺中所使用的剩余泥浆。
请参阅图4，说明掺质注入物工艺中图2的集成电路系统200的部分横切面示意图。集成电路系统200的部分横切面示意图描述结构表面202用于直接注入物402，它改变电性信赖度特征，这会不利影响CMP工艺中低K电介质层110。
例如，直接注入物402可包含掺质，例如钝元素(例如氦)、电子清除者(例如碳、硼与类似元素)，与/或负元素(例如氮、磷、申与类似元素)。在这些例子中，可基于对低K电介质层110、低K电介质材料破坏回复与/或低K电介质材料的电介常数改变最小，而选择直接注入物402的掺质。
可了解通过改变注入物能量、剂量与/或范围，可调整与/或调节图1注入层124或是图1注入层124与金属钝化层126中的掺质状况。例如，注入物能量变化范围自约1keV至约1MeV，以及注入物剂量变化范围自约1x1012至约1x1018离子/cm2。
在这些例子中，注入层124与金属钝化层126中的掺质浓度的变化范围可自每兆约一份至每百万约1000份。在代表实施例中，当使用直接注入物402时，注入物能量可小于5keV。
通常，注入可形成注入层124与/或金属钝化层126，厚度约5埃至约500埃，且较佳为约15埃至约150埃。熟知此技艺的人士亦知直接注入物402可改变互连金属114的顶部表面，以协助在集成电路系统200的期望使用年限中防止互连金属的侵蚀与/或腐蚀。
在这些例子中，在互连金属114结构表面202的碳或氮注入物可协助钝化互连金属114，且协助防止侵蚀与/或腐蚀。例如，
例如，可了解集成电路200的结构表面202可用于吸收湿气，并且后续注入工艺可协助移除湿度污染，例如铜氧化物，它会不利影响信赖度。
如图5所示，方块5--5描述结构表面202的一部分。这部分通常代表在平坦化工艺以及使用直接注入物402之后结构表面的表面状态。
请参阅图5，说明在平坦化工艺与注入工艺后，图2集成电路系统200的结构表面202部分的化学键结。结构表面202的部分化学键结图示说明水平方向键结的低K电介质层110通过扩散障碍层112与互连金属114而结束。注意，互连金属114可代表图1的通孔122或是图1的沟槽118或是其组合。
举例而言，所显示的低K电介质层110是由硅氧化物(SiOx)组成。相较于硅氧化物，低K电介质层110中使用的实际材料可具有更复杂的化学键结。硅氧化物的注入后键结是其它电介质材料可见的代表典型键结。
如上所述，可通过使用图4的直接注入物402，形成注入层124。在使用直接注入物402之后，注入层124中可存在甲基硅烷(SiCH3)、氢氧化硅(SiOH)与Silymethylsilatrane(Si(OCH2))的组合物。这些化合物通常称为硅氧烷(Siloxanes)，其为疏水性且可防阻湿度穿透，而增加低K电介质层110的电容。
请参阅图6，说明本发明实施例中具有低K介电质的集成电路系统600的部分横切面示意图。集成电路系统600的部分横切面示意图描述在基板102例如半导体基板、玻璃基板、薄膜基板或其它类似物上制造的集成电路101。
在使用的图4得直接注入物402之后，注入层124与金属钝化层126可形成于图2的结构表面202中。扩散障碍层112可不受直接注入物402的影响，但是通常不易受到湿气穿透的影响。
已经发现可通过单一使用直接注入物402而同时形成注入层124与金属钝化层126，或是使用多次直接注入物402而选择性形成注入层124与金属钝化层126。
电介质覆盖层128可用于结构表面202上，以形成结构表面116。通常，可在相对低温度，例如350℃或更低，通过化学蒸气沉积(CVD)形成电介质覆盖层128，以抑制铜中金属堆积的成长。
在至少一实施例中，例如可由硅氧化物、硅氮化物、硅氧氮化物、硅碳化物与/或氮掺杂的硅碳化物形成电介质覆盖层128。通常，电介质覆盖层128厚度范围约100埃至约500埃，且目标厚度范围为150埃至350埃。熟知此技艺的人士可知电介质覆盖层128可协助密合注入层124与金属钝化层126，从而更进一步防止湿度穿透。
在形成电介质覆盖层128之后，可进行退火工艺，以修复注入层124顶部表面与金属钝化层126的破坏。熟知此技艺的人士可知调整退火参数可促进低K电介质层110与电介质覆盖层128的相互混合，从而改善集成电路系统600的电性信赖度特征。
请参阅图7，说明本发明另一实施例中具有低K介电质的集成电路系统的部分横切面示意图。集成电路系统700的部分横切面示意图描述在基板102例如半导体基板、玻璃基板、薄膜基板或其它类似物上制造的集成电路101。
阶间电介质层104沉积在集成电路101上，且被覆盖层106例如硅氮化物(SiN)、碳掺杂的硅氮化物或是氮掺杂的硅碳化物(nBlock)覆盖。互连108例如铜互连，是透过接触层109而电性连接至集成电路101。
低K电介质层110例如低K电介质材料或是超低K电介质材料，沉积在阶间电介质层104与覆盖层106上。阶间电介质层106与低K电介质层110的化学组成与电介质常数(K)实质上相同。
阶间电介质层104的电介质常数自4.2至3.9，且组成材料例如硅氧化物(SiOx)、四乙基正硅酸盐(TEOS)、硼磷酸硅酸盐玻璃(BPSG)等。低K电介质材料可具有较低的电介常数3.9至2.5，且组成材料例如氟化的四乙基正硅酸盐(FTEOS)、氢硅酸盐类(HSQ)、双苯并环丁烯(BCB)、四甲基正硅酸盐(TMOS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基硅烷基硼酸盐(trimethylsilyl borate，TMSB)、二酰氧基二叔丁基硅烷(diacetoxyditertiarybutosiloxane，DADBS)、三甲基硅烷基磷酸盐(trimethylsilil phosphate，TMSP)等。超低K电介质材料可具有低于2.5的超低电介常数，且组成材料例如聚四氟乙烯(PTFE)商业可取得例如Teflon-A与Telon微乳胶、聚亚酰胺纳米泡绵，例如聚丙烯氧化物、硅气凝胶、硅干凝胶以及中孔洞硅。
扩散障碍层112，例如沉积在低K电介质层110上且在图案化互连开口内的种子金属层。扩散障碍层112可包含初始50-200埃的钛(Ti)、钽(Ta)或是钽氮化物(TaN)层作为扩散障碍，其被300-2000埃的铜(Cu)层覆盖。互连金属114，例如铜，沉积在扩散障碍层112上。在互连金属114、扩散障碍层112与低K电介质层110之间，通过化学机械抛光建立共平面表面，形成结构表面116。
可在结构表面116上形成电介质覆盖层128，其厚度范围为约100埃至约500埃。熟知此技艺的人士可知电介质覆盖层128可协助钝化互连金属114与低K电介质层110的顶部表面。
在形成电介质覆盖层128之后，集成电路系统700而后可用于直接注入物402，从而改变电性信赖度特征，它是受到CMP工艺对于低K电介质层110不利的影响。例如，直接注入物402可包含掺质，例如钝元素(例如氦)、电子清除者(例如碳、硼与其它类似物)与/或负元素(例如氮、磷、砷与其它类似物)。在这些例子中，掺质的选择可基于对于低K电介质层最少破坏或影响、低K电介质材料破坏回复，与/或对于低K电介质层110的电介常数(K)的最小改变。
应了解可通过改变注入物能量、剂量与/或角度从而调整与/或调节低K电介质层110与互连金属114中的掺杂区域或掺质状况。例如，注入物能量可变化自约1K eV至约1M eV，以及注入物剂量可变化自约1x1012至约1x1018离子/cm2。在这些例子中，低K电介质层110与互连金属114中的掺质浓度范围自每兆约1份至每百万约1000份。
然而，熟知此技艺的人士可知可调整注入物成为仅掺杂低K电介质材料具有掺质范围自每兆约1份至每百万约1000份。在至少一实施例中，当有覆盖层存在时，注入物能量较佳变化范围自约5keV至约20keV。
熟知此技艺的人士可知选择性掺杂低K电介质层110有助于促进材料与/或顶布表面具有更佳的信赖度，而不会破坏互连金属114传导性。如这个技艺广为人知，掺质典型会增加金属结构的电阻，这对于半导体装置工艺所需低电阻是不利的。
通常，注入可在低K电介质层110或是互连金属114中形成掺杂区，厚度约为5埃至约500埃，较佳范围是自约15埃至约150埃。
熟知此技艺的人士可知经由电介质覆盖层128注入集成电路系统700，直接注入物402可造成电介质覆盖层128、低K电介质层110与/或直接注入物402掺质的相互混合。已经发现低K电介质层110、电介质覆盖层128与/或直接注入物402掺质的相互混合造成坚固接口区域，这有助于改善低K电介质层110的TDDB。
在至少一实施例中，在电介质覆盖层128与低K电介质层110的直接注入物402的掺质元素与低K电介质层110例如硅之间，相互混合产生化学反应。在这些例子中，当选择氮作为用于直接注入物402的掺质元素时，结构表面116的化学反应可形成稳定化学键结，例如SiN。在其它实施例中，注入可修饰低K电介质层110与电介质覆盖层128的型态，以产生接口区域，这有助于修复由CMP所造成的破坏。
熟知此技艺的人士可知当减少对于低K电介质层110直接表面破坏时，特别是当使用超低K电介质材料时，此实施例允许自对准的电介质钝化。例如，可在互连金属114的表面形成铜-钨-磷(CuWP)化合物用于自对准目的。熟知此技艺的人士可知CuWP是化学稳定且可做为障碍，因而防止铜更进一步的反应或扩散。
再者，熟知此技艺的人士可知可避免来自CVD工艺的杂质或是未知的化学键结形成。例如，在沉积之前，可不使用氮氟化物预先清理腔室而实施本案所描述的工艺与/或结构。应理解氮氟化物预先清理会与互连金属114反应，从而不利影响互连金属114的表面钝化。
如图8所示，方块8--8描述结构表面116的一部分。这部分通常代表在经由电介质覆盖层128使用直接注入物402之后在结构表面116周围的接口状态。
请参阅图8，说明在注入工艺后，图7集成电路系统700的结构表面116部分的化学键结。在结构表面116的部分化学键结图标描述在水平面键结的低K电介质层110通过扩散障碍层112而结束，且通过介电质覆盖层239使得互连金属114键结在垂直方向。注意，互连金属114可代表图1的通孔122、图1的沟槽118或其组合。
熟知此技艺的人士可知图8是描述经由介电质覆盖层128使用直接注入物402之后，集成电路系统700的顶层中键结状态与/或化学键结的范例图式。已经发现可促进物理性(例如型态与粗糙)与化学性发生电介质覆盖层128与低K电介质层110之间的接口。在至少一实施例中，相信透过化学键结改变而化学性地发生接口显著改善。
例如，当碳(C)是注入的元素时，硅-氧(Si-O)键结中的氧可被碳(C)置换，以形成硅-碳(Si-C)键结。应了解在电介质覆盖层128正常情况下，硅-氮化物(Si-N)可与一些残基成为主要化学键结与硅氧化物(Si-O)键结共存。熟知此技艺的人士可知由直接注入物402所注入的碳元素掺质可提供碳，从而置换一些化学键结中的氧。因此，形成硅-碳(Si-C)与碳-氮(C-N)键结，这对于金属，例如铜与类似物，提供更佳的金属扩散障碍。通常，本案描述的实施例改善降低低K电介质层110与电介质覆盖层128的电容。熟知此技艺的人士也可知增加或降低电容的重要性，亦可作为量测背端线装置结构，例如金属-绝缘体-金属(MIM)电容器或垂直自然电容器(VNCAP)的电容调整。已经发现注入的元素及其伴随的物理与化学效应协助减少低K电介质层110与电介质覆盖层128的电介质常数，从而降低电容。通孔122与沟槽118之间的电容降低会减少发生信号的交错耦合，并且使得互连结构更佳的电阻控制(未显示)。
请参阅图9，说明本发明另一实施例中具有低K介电质的集成电路系统900的部分横切面示意图。集成电路系统900的部分横切面示意图描述在基板102例如半导体基板、玻璃基板、薄膜基板或其它类似物上制造的集成电路101。
阶间电介质层104沉积在集成电路101上，且被覆盖层106例如硅氮化物(SiN)、碳掺杂的硅氮化物或是氮掺杂的硅碳化物(nBlock)所覆盖。互连108，例如铜互连，经由接触层109从而电性连接至集成电路101。
低K电介质层110，例如低K电介质材料或是超低K电介质材料，沉积在阶间电介质层104与覆盖层106上。阶间电介质层104与低K电介质层110的化学组成与电介质常数(K)实质相同。
阶间电介质层104电介质常数范围自4.2至3.9，且组成材料例如硅氧化物(SiOx)、四乙基正硅酸盐(TEOS)、硼磷酸硅酸盐玻璃(BPSG)等。低K电介质材料可具有较低的电介常数3.9至2.5，且组成材料例如氟化的四乙基正硅酸盐(FTEOS)、氢硅酸盐类(HSQ)、双苯并环丁烯(BCB)、四甲基正硅酸盐(TMOS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基硅烷基硼酸盐(trimethylsilyl borate，TMSB)、二酰氧基二叔丁基硅烷(diacetoxyditertiarybutosiloxane，DADBS)、三甲基硅烷基磷酸盐(trimethylsilil phosphate，TMSP)等。超低K电介质材料可具有低于2.5的超低电介常数，且组成材料例如聚四氟乙烯(PTFE)商业可取得例如Teflon-A与Telon微乳胶、聚亚酰胺纳米泡绵，例如聚丙烯氧化物、硅气凝胶、硅干凝胶以及中孔洞硅。
扩散障碍层112例如种子金属层，它是沉积在低K电介质层110上且位于图案化的互连开口中。扩散障碍层112可包含初始50-200埃的钛(Ti)、钽(Ta)或是钽氮化物(TaN)层作为扩散障碍，其被300-2000埃的铜(Cu)层覆盖。互连金属114，例如铜，沉积在扩散障碍层112上。在互连金属114、扩散障碍层112与低K电介质层110之间，通过化学机械抛光建立共平面表面，形成结构表面116。
可在结构表面116上形成电介质覆盖层128，其厚度范围为约100埃至约500埃。熟知此技艺的人士可知电介质覆盖层128可协助钝化互连金属114与低K电介质层110的顶部表面。
在形成电介质覆盖层128之后，集成电路系统700而后可用于直接注入物402，从而改变电性信赖度特征，它是受到CMP工艺对于低K电介质层110不利的影响。例如，直接注入物402可包含掺质，例如钝元素(例如氦)、电子清除者(例如碳、硼与其它类似物)与/或负元素(例如氮、磷、砷与其它类似物)。在这些例子中，掺质的选择可基于对于低K电介质层最少破坏或影响、低K电介质材料破坏回复，与/或对于低K电介质层110的电介常数(K)的最小改变。应了解可通过改变注入物能量、剂量与/或角度从而调整与/或调节低K电介质层110与互连金属114中的掺杂区域或掺质状况。例如，注入物能量可变化自约1KeV至约1M eV，以及注入物剂量可变化自约1x1012至约1x1018离子/cm2。在这些例子中，低K电介质层110与互连金属114中的掺质浓度范围自每兆约1份至每百万约1000份。
然而，熟知此技艺的人士可知可调整注入物成为仅掺杂低K电介质材料具有掺质范围自每兆约1份至每百万约1000份。在至少一实施例中，当有覆盖层存在时，注入物能量较佳变化范围自约5keV至约20keV。
在经由电介质覆盖层128形成注入物之后，可进行退火工艺，以修复低K电介质层110与互连金属114顶部表面的破坏。熟知此技艺的人士可知可调整退火参数，以促进低K电介质层110与电介质覆盖层128的相互混合，从而改善集成电路系统900的电性信赖度。例如，在退火之后，不需要施加直接注入物402至低K电介质层110，即可改善控制装置的TDDB、电容、漏电流与电子迁移。
请参阅图10，说明本发明另一实施例中具有低K介电质的集成电路系统1000的部分横切面示意图。集成电路系统1000的部分横切面示意图描述在基板102例如半导体基板、玻璃基板、薄膜基板或其它类似物上制造的集成电路101。
阶间电介质层104沉积在集成电路101上，且被覆盖层106例如硅氮化物(SiN)、碳掺杂的硅氮化物或是氮掺杂的硅碳化物(nBlock)所覆盖。互连108，例如铜互连，经由接触层109从而电性连接至集成电路101。
低K电介质层110，例如低K电介质材料或是超低K电介质材料，沉积在阶间电介质层104与覆盖层106上。阶间电介质层104与低K电介质层110的化学组成与电介质常数(K)实质相同。
阶间电介质层104的电介质常数范围自4.2至3.9，且组成材料例如硅氧化物(SiOx)、四乙基正硅酸盐(TEOS)、硼磷酸硅酸盐玻璃(BPSG)等。低K电介质材料可具有较低的电介常数3.9至2.5，且组成材料例如氟化的四乙基正硅酸盐(FTEOS)、氢硅酸盐类(HSQ)、双苯并环丁烯(BCB)、四甲基正硅酸盐(TMOS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基硅烷基硼酸盐(trimethylsilyl borate，TMSB)、二酰氧基二叔丁基硅烷(diacetoxyditertiarybutosiloxane，DADBS)、三甲基硅烷基磷酸盐(trimethylsilil phosphate，TMSP)等。超低K电介质材料可具有低于2.5的超低电介常数，且组成材料例如聚四氟乙烯(PTFE)商业可取得例如Teflon-A与Telon微乳胶、聚亚酰胺纳米泡绵，例如聚丙烯氧化物、硅气凝胶、硅干凝胶以及中孔洞硅。
扩散障碍层112例如种子金属层，它是沉积在低K电介质层110上且位于图案化的互连开口中。扩散障碍层112可包含初始50-200埃的钛(Ti)、钽(Ta)或是钽氮化物(TaN)层作为扩散障碍，其被300-2000埃的铜(Cu)层覆盖。互连金属114，例如铜，沉积在扩散障碍层112上。在互连金属114、扩散障碍层112与低K电介质层110之间，通过化学机械抛光建立共平面表面，形成结构表面116。
可在互连金属114上进行选择性钝化，用于形成金属钝化层126。金属钝化层126厚度范围为5埃至250埃，目标厚度范围为15埃至50埃。可在结构表面116上形成电介质覆盖层128，其厚度范围为约100埃至约500埃。熟知此技艺的人士可知电介质覆盖层128可协助钝化低K电介质层110的顶部表面，更进一步协助钝化金属钝化层126。
在形成电介质覆盖层128之后，集成电路系统1000而后可用于直接注入物402，从而改变电性信赖度特征，它是受到CMP工艺对于低K电介质层110不利的影响。例如，直接注入物402可包含掺质，例如钝元素(例如氦)、电子清除者(例如碳、硼与其它类似物)与/或负元素(例如氮、磷、砷与其它类似物)。在这些例子中，掺质的选择可基于对于低K电介质层110最少破坏或影响、低K电介质材料破坏回复，与/或对于低K电介质层110的电介常数(K)的最小改变。
应了解可通过改变注入物能量、剂量与/或角度从而调整与/或调节低K电介质层110与互连金属114中的掺杂区域或掺质状况。例如，注入物能量可变化自约1K eV至约1M eV，以及注入物剂量可变化自约1x1012至约1x1018离子/cm2。在这些例子中，低K电介质层110与互连金属114中的掺质浓度范围自每兆约1份至每百万约1000份。
然而，熟知此技艺的人士可知可调整注入物成为仅掺杂低K电介质材料具有掺质范围自每兆约1份至每百万约1000份。在至少一实施例中，当有覆盖层存在时，注入物能量较佳变化范围自约5keV至约20keV。
通常，使用直接注入物402可形成注入层124或是金属钝化层126，深度为约5埃至约500埃，较佳范围是在约15埃至约150埃之间。
熟知此技艺的人士可知选择性掺杂低K电介质层110有助于促进材料与/或顶布表面具有更佳的信赖度，而不会破坏互连金属114传导性。如这个技艺广为人知，掺质典型会增加金属结构的电阻，这对于半导体装置工艺所需低电阻是不利的。
熟知此技艺的人士可知经由电介质覆盖层128注入集成电路系统1000，注入的注入物可造成覆盖层与低K介电质材料的相互混合。已经发现低K电介质层110与电介质覆盖层128的相互混合造成坚固接口区域，这有助于改善低K电介质层110的TDDB，并且修复由CMP工艺所造成的任何破坏。
熟知此技艺的人士可知本实施例允许分别达到自对准的电介质钝化与金属化结构钝化。例如，在注入之前，通过在互连金属114上选择性形成金属钝化层126，注入的掺质而后可被选择性导入注入层124中，从而达到”自对准电介质钝化”工艺。
请参阅图11，图11是流程图，说明本发明实施例中制造集成电路系统100的方法1100。方法1100包含：方块1102中制造具有集成电路的基板；方块1104中在所述集成电路上提供低K电介质层；方块1106中在所述集成电路上所述低K电介质层中形成通孔与沟槽；方块1108中通过化学机械平坦化工艺形成结构表面；以及方块1110中提供直接注入物至所述结构表面，用于形成注入物层以及金属钝化层，包含修复由CMP工艺造成对所述低K电介质层的破坏。
所得的方法、工艺、设备、装置、产物与/或系统是简单、成本有效、不复杂、多用途且有效的，可使用已知的技术令人惊讶地且非显而易见地实施，因此适合有效且经济地制造集成电路系统，并且与习知的制造方法或工艺与技术完全兼容。本发明另一重要方面是有价值地支持与服务历史潮流，从而节省成本、简化系统且增加效能。
本发明的这些与其它有价值的方面是有利于技术状态至少到下一阶段。
虽然本发明以结合特定最佳模式而作说明，但是根据上述说明，可了解对于熟知此技艺的人士而言，许多的改变、修饰与变化是明显的。因此，所有的改变、修饰与变化皆落入权利要求的范围。本案所描述的内容或是附图所示的内容皆是作为用以说明本发明内容而非限制本发明。

Claims (10)

1.一种制造集成电路系统的方法，该方法包括：
制造具有集成电路的基板；
在所述集成电路上提供低K电介质层；
在所述集成电路上的所述低K电介质层中形成通孔与沟槽；
在所述沟槽填充互连金属；
通过化学机械平坦化工艺穿过所述低K电介质层和所述互连金属的顶部表面而形成结构表面；以及
提供直接注入物经过所述结构表面，用于形成注入物层以及金属钝化层，包含修复由所述化学机械平坦化工艺造成对所述低K电介质层的破坏，
其中在所述互连金属上形成所述金属钝化层。
2.根据权利要求1所述的制造集成电路系统的方法，进一步包括在所述结构表面上形成电介质覆盖层。
3.根据权利要求1所述的制造集成电路系统的方法，进一步包括在所述低K电介质层中沉积互连金属，用于形成所述通孔与所述沟槽。
4.根据权利要求1所述的制造集成电路系统的方法，其中形成所述通孔与所述沟槽包含在所述低K电介质层中的开口上沉积扩散障碍层。
5.根据权利要求1所述的制造集成电路系统的方法，其中通过注入掺质而提供所述直接注入物经过所述结构表面，用于物理性与化学性改变所述注入物层与所述金属钝化层。
6.一种集成电路系统，包括：
具有集成电路的基板；
低K电介质层用于所述集成电路上；
所述集成电路上的通孔与沟槽；
在所述通孔、所述沟槽与所述低K电介质层上通过化学机械平坦化工艺所形成的结构表面；以及
通过直接注入物经过所述结构表面所形成的注入物层与金属钝化层，
其中互连金属填充在所述沟槽，且所述金属钝化层形成在所述互连金属上，且所述结构表面穿过所述低K电介质层和所述互连金属的顶部表面。
7.根据权利要求6所述的集成电路系统，进一步包括在所述结构表面上的电介质覆盖层。
8.根据权利要求6所述的集成电路系统，进一步包括在所述低K电介质层中沉积的互连金属用于所述通孔与沟槽。
9.根据权利要求6所述的集成电路系统，其中在所述低K电介质层中形成的所述通孔与所述沟槽包含在所述低K电介质层中开口上的扩散障碍层。
10.根据权利要求6所述的集成电路系统，其中通过所述直接注入物经过所述结构表面所形成的所述注入物层与所述金属钝化层包含掺质，所述掺质被注入用于物理性与化学性改变所述注入物层与所述金属钝化层。
CN2010102056662A 2009-06-11 2010-06-10 使用低k电介质的集成电路系统及其制造方法 Expired - Fee Related CN101924063B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US18636509P 2009-06-11 2009-06-11
US61/186,365 2009-06-11
US12/796,610 2010-06-08
US12/796,610 US8358007B2 (en) 2009-06-11 2010-06-08 Integrated circuit system employing low-k dielectrics and method of manufacture thereof

Publications (2)

Publication Number Publication Date
CN101924063A CN101924063A (zh) 2010-12-22
CN101924063B true CN101924063B (zh) 2013-10-30

Family

ID=43305732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102056662A Expired - Fee Related CN101924063B (zh) 2009-06-11 2010-06-10 使用低k电介质的集成电路系统及其制造方法

Country Status (3)

Country Link
US (1) US8358007B2 (zh)
CN (1) CN101924063B (zh)
TW (1) TWI424493B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153543A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
CN102427019A (zh) * 2011-06-17 2012-04-25 上海华力微电子有限公司 超低介电常数薄膜实现高性能金属-氧化物-金属的方法
CN102610561A (zh) * 2012-03-22 2012-07-25 上海华力微电子有限公司 一种改善接触孔高度均匀性的方法
US20150093893A1 (en) * 2013-10-02 2015-04-02 United Microelectronics Corporation Process of forming seed layer in vertical trench/via
US9209077B2 (en) 2013-12-20 2015-12-08 Intel Corporation Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
US9478409B2 (en) * 2014-05-26 2016-10-25 Infineon Technologies Ag Method for coating a workpiece
US9711346B2 (en) 2015-07-23 2017-07-18 Globalfoundries Inc. Method to fabricate a high performance capacitor in a back end of line (BEOL)
US9899327B2 (en) * 2016-06-24 2018-02-20 International Business Machines Corporation Surface treatment for semiconductor structure
KR20180030280A (ko) 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
US9685499B1 (en) 2016-09-21 2017-06-20 International Business Machines Corporation Nanosheet capacitor
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US10763168B2 (en) 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US11791204B2 (en) * 2020-04-21 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with connecting structure having a doped layer and method for forming the same
TWI784450B (zh) 2020-04-28 2022-11-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523646A (zh) * 2003-02-18 2004-08-25 矽统科技股份有限公司 低介电常数介电质层的蚀刻方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385042B1 (ko) 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US20070042580A1 (en) 2000-08-10 2007-02-22 Amir Al-Bayati Ion implanted insulator material with reduced dielectric constant
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6903001B2 (en) 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
KR100546209B1 (ko) * 2003-07-09 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US6998343B1 (en) * 2003-11-24 2006-02-14 Lsi Logic Corporation Method for creating barrier layers for copper diffusion
KR100552812B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
US7268071B2 (en) * 2005-01-12 2007-09-11 Sony Corporation Dual damascene interconnections having low K layer with reduced damage arising from photoresist stripping
US7989338B2 (en) 2005-06-15 2011-08-02 Globalfoundries Singapore Pte. Ltd. Grain boundary blocking for stress migration and electromigration improvement in CU interconnects
CN101017794A (zh) * 2007-03-02 2007-08-15 上海集成电路研发中心有限公司 一种密封大马士革结构中多孔低介电材料小孔的方法
US20080230907A1 (en) 2007-03-22 2008-09-25 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system with carbon enhancement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523646A (zh) * 2003-02-18 2004-08-25 矽统科技股份有限公司 低介电常数介电质层的蚀刻方法

Also Published As

Publication number Publication date
TW201110228A (en) 2011-03-16
TWI424493B (zh) 2014-01-21
US20100314763A1 (en) 2010-12-16
US8358007B2 (en) 2013-01-22
CN101924063A (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
CN101924063B (zh) 使用低k电介质的集成电路系统及其制造方法
US8680618B2 (en) Structure and method for integrating front end SiCr resistors in HiK metal gate technologies
US7094669B2 (en) Structure and method of liner air gap formation
CN100403514C (zh) 半导体元件及其制造方法
US8093679B2 (en) Integrated BEOL thin film resistor
US9842895B2 (en) Single photomask high precision thin film resistor
US6800547B2 (en) Integrated circuit dielectric and method
US6566283B1 (en) Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US6030706A (en) Integrated circuit insulator and method
EP1209739A2 (en) Method for fabricating intermetal dielectric structures including air-gaps between metal leads
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
CN113314502B (zh) 集成电路器件及其形成方法
CN102437143B (zh) 低介电常数材料
CN101785095A (zh) 半导体器件及其制造方法
KR19980087552A (ko) 집적 회로 유전체 및 그 방법
US6278174B1 (en) Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
TW503481B (en) Method of forming a pre-metal dielectric film on a semiconductor substrate
US20220359384A1 (en) Semiconductor device including capacitor and resistor
US6753269B1 (en) Method for low k dielectric deposition
CN110010763A (zh) 用于集成电路上的薄膜电阻器的等离子体处理
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
CN105762105A (zh) 一种半导体器件及其制造方法、电子装置
US6218286B1 (en) Isolation dielectric deposition in multi-polysilicon chemical-mechanical polishing process
US6869836B1 (en) ILD stack with improved CMP results

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20200610