CN101917191A - 一种锁相环芯片 - Google Patents

Abstract

本发明适用于基本电子电路领域，提供了一种抗辐照的锁相环芯片，在所述锁相环芯片的衬底上附着有一绝缘层，所述绝缘层上布设有锁相环图案层；所述锁相环图案层上包括依次连接的鉴频鉴相器、电荷泵、低通滤波器、压控振荡器，所述电荷泵为电压控制型电荷泵。本发明在锁相环与衬底上形成一绝缘层以提高锁相环产品的抗辐照总剂量性能，该绝缘层还可在一定程度上抵消衬底耦合的噪声。同时锁相环中的电荷泵采用电压控制型电荷泵结构，从失锁到恢复锁定的时间短，利于从辐照引起的单粒子效应失锁中恢复。

Description

一种锁相环芯片

技术领域

本发明属于基本电子电路领域，尤其涉及一种抗辐照的锁相环芯片。

背景技术

在战略武器环境、空间辐照环境、加速器辐照环境、核反应堆辐射环境、实验室辐照环境中存在大量重粒子辐射，该辐照会对所应用的电子系统产生损伤，使得电子系统出现误差或错误，重者会使电子系统无法工作。所以研究抗辐照的电子系统具有非常重要的意义。电子元器件作为电子系统的基本元素，其抗辐照性能具有举足轻重的地位。

锁相环(Phase-Locked Loop，PLL)芯片是一种最常见的基本电子元器件，研究一种抗辐照的PLL元器件有很重要的意义。目前，绝大多数锁相环芯片产品都是民用、商用的，应用环境温和，并不考虑抗辐照性能。

发明内容

本发明实施例的目的在于提供一种锁相环芯片，旨在解决目前的锁相环芯片无法抗辐照的问题。

本发明实施例是这样实现的，一种锁相环芯片，在所述锁相环芯片的衬底上附着有一绝缘层，所述绝缘层上布设有锁相环图案层；所述锁相环图案层上包括依次连接的鉴频鉴相器、电荷泵、低通滤波器、压控振荡器，所述电荷泵为电压控制型电荷泵。

本发明实施例在锁相环与衬底上形成一绝缘层以提高锁相环产品的抗辐照总剂量性能，该绝缘层还可在一定程度上抵消衬底耦合的噪声。同时锁相环中的电荷泵采用电压控制型电荷泵结构，从失锁到恢复锁定的时间短，利于从辐照引起的单粒子效应失锁中恢复。

附图说明

图1是本发明实施例提供的PLL的设计架构原理图；

图2是以电荷泵型PPL为例示出的图1中的PLL图案层的结构原理图；

图3是本发明实施例提供的电流控制型电荷泵的输出级与LPF的连接示意图；

图4是本发明实施例提供的电压控制型电荷泵的输出级与LPF的连接示意图；

图5A、图5B分别是本发明实施例分别对采用电流控制型电荷泵的PLL和采用电压控制型电荷泵的PLL的锁定响应时间的仿真曲线示意图；

图6A、图6B分别是对采用电流控制型电荷泵的PLL和采用电压控制型电荷泵的PLL进行单粒子效应模拟仿真的效果图；

图7是本发明实施例提供的采用电流控制型电荷泵的PLL和采用电压控制型电荷泵的PLL的失锁脉冲数仿真结果的对比示意图；

图8是本发明实施例提供的TPA测试的辐照靶点位置示意图；

图9是本发明实施例提供的采用电流控制型电荷泵的PLL和采用电压控制型电荷泵的PLL的抗单粒子性能测量对比示意图；

图10A、B是本发明实施例提供的全差分结构的VCO的原理图；

图11是本发明实施例提供的锁相环芯片中模拟电源部分和数字电源部分的布局示意图；

图12是本发明实施例提供的大面积片上电源滤波MOS电容的布局示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例中，采用辐照加固的小线宽SOI(Silicon On Insulator)工艺设计制造PLL产品，在PLL与衬底上形成一绝缘层以提高PLL产品的抗辐照总剂量效应。同时PLL中的电荷泵采用电压控制型电荷泵结构，从失锁到恢复锁定的时间短，利于从辐照引起的单粒子效应失锁中恢复。

图1示出了本发明实施例提供的PLL的设计架构原理，为了便于描述，仅示出了与本实施例相关的部分。

参照图1，在衬底1上附着有一绝缘层2，PLL图案层3布设于绝缘层2之上，PLL图案层3与衬底1被绝缘层2隔开，相对于传统的直接在衬底1上布设PLL图案层3的设计方式，本实施例中绝缘层2的采用可以大大提高PLL产品的抗辐照总剂量性能。

图2以电荷泵型PPL为例示出了图1中的PLL图案层的结构原理，其具有捕获范围宽，锁定时相位误差小等优点。电荷泵型PLL包括以下几个部分：鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)、第一级输出驱动放大电路、第二级输出驱动放大电路，其中第一级输出驱动放大电路、第二级输出驱动放大电路可以集成于压控振荡器(VCO)中。它是一个使输出信号(V_outVCO)与参考信号(Vref)同步的负反馈闭环系统。一开始，PFD比较参考信号V_REF与VCO输出信号V_outVCO的相差和频差。当V_outVCO领先(落后)V_REF，脉冲将产生在PFD的UP(DOWN)输出端。这导致CP的电流源(或电流沉)充电(放电)到LPF上，这样改变LPF的输出电压V_inVCO以调节VCO的输出频率与参考信号同步。当PLL锁定后，输出时钟信号与参考信号完全重合。

电荷泵是把参考信号和输出时钟信号的相差转变为电流，单粒子注入仿真表明轰击电荷泵的输出级会累积足够多的电荷从而改变VCO控制电压、改变输出时钟信号。通过试验发现，轰击电荷泵比轰击其他模块电路至少要多产生一个数量级以上的错误脉冲。

若在PLL中采用电流控制型电荷泵，电流控制型电荷泵的输出级直接连接到LPF的电容(C2)节点上，如图3所示，单粒子辐照后消耗(或者积累)电荷于LPF的电容上，从而直接影响V_outVCO。积累或消耗电荷的速度取决于CP中的电流源(沉)的大小。大的电流源将有更好的抗单粒子效应，因为它提高了恢复锁定的电流，缩短了PLL的总响应时间。目前大多数CP是电流控制型。

PLL的稳定衰减时间常数是(ω_nζ)^-1，一般设置ζ为1，使其在临界阻尼稳定状态，所以PLL的锁定响应时间可由自然频率ω_n决定，一般电流控制电荷泵的自然频率为：

${\mathrm{\ω}}_{\mathrm{nCP}}=\sqrt{\frac{I_{\mathrm{ch}}\·K_{\mathrm{VCO}}}{2\mathrm{\π}\·C_1}}(\mathrm{radians}/s)$

其中，K_VCO为VCO的增益，C1为图3中的电容C1的电容值，I_ch为电流值，一般地在应用条件许可的范围内，PLL尽可能设计比较大的自然频率ω_n以缩小PLL的锁定响应时间、扩大频率锁定范围和频率牵引范围。上式发现增加电流I_ch将增加自然频率ω_n。又因为：

${\mathrm{\ξ}}_{\mathrm{CP}}=\frac{{\mathrm{\ω}}_{\mathrm{nCP}}}{2}\·\mathrm{RC}1$

其中，R为图3中的电阻R的电阻值，因此在增加电流I_ch的同时也改变了阻尼系数ζ_CP，一般阻尼系数ζ_CP设计为1，以使其严格临界阻尼。减小阻尼系数ζ_CP将增加过冲，导致PLL更多抖动(jitter)和不稳定。增加阻尼系数ζ_CP将使系统进入过阻尼，增加了稳定时间。

本发明实施例中，PPL中的电荷泵采用电压控制型电荷泵实现，与电流控制型电荷泵相比，电压控制型电荷泵中的节点更少，因此受辐照影响也要小，有利于增加电荷泵充放电的速度，同时在电压控制性电荷泵的受辐照敏感节点V_lpf与LPF之间采用一电阻隔离，具体见附图4，根据电压控制型电荷泵的原理可知，电压控制型电荷泵的电压直接施加在节点V_lpf上，导致充放电速度很快，不受一般电流控制型电荷泵中电流源大小的影响，故而锁定响应速度快。当然，需要设置合适的R1值，开始不要太快充电，防止烧坏管子。推导PLL闭环传输函数可知：

${\mathrm{\ω}}_{\mathrm{nVCP}}=\frac{1}{2}\sqrt{\frac{V_{\mathrm{DD}}\·K_{\mathrm{VCO}}}{\mathrm{\π}\·(R_1+R_2)C_1}}(\mathrm{radians}/s)$

${\mathrm{\ξ}}_{\mathrm{VCP}}=\frac{{\mathrm{\ω}}_{\mathrm{nVCP}}}{2}{R}_2{C}_1=\frac{R_2{C}_1}{4}\sqrt{\frac{V_{\mathrm{DD}}\·K_{\mathrm{VCO}}}{\mathrm{\π}\·(R_1+R_2)C_1}}$

其中，K_VCO为VCO的增益，R1、R2分别为图4中电阻R1、R2的电阻值，C1为图4中电容C1的电容值，V_DD为电压控制型电荷泵的电压值。很明显，电压控制型电荷泵中的可调节参数多，增加了设计的自由度。分别对采用电流控制型电荷泵的PLL和采用电压控制型电荷泵的PLL的锁定响应时间进行仿真，仿真曲线分别如图5A、5B所示，可以看出后者的锁定响应时间比前者快了大约50％，锁定时间缩短主要是由于自然频率ω_n提高和充放电电流增大引起的，同时锁定时间缩短也利于消除VCO的噪声抖动。

采用图4所示的电压控制型电荷泵与LPF的连接方式的PLL的抗单粒子性能也有所提高，主要有以下几方面的原因：1、电阻R1把激发沉积电荷和LPF的输出电压V_inVCO隔离开来；2、电压控制型电荷泵充放电电流大，所以从失锁恢复到锁定状态时间短；3、单粒子效应又会反过来激发载流子而增加充放电的电流。

具体可通过单粒子效应仿真来验证采用图4所示连接方式的电压控制型电荷泵的抗单粒子性能，采用一个分段函数电流源注入电路中节点等效单粒子注入，公式如下：

$I\left(t\right)=\left\{\begin{array}{cc}{I}_0(1-e^{\frac{-t}{{\mathrm{\&Gamma;}}_R}});& t<t_D\\ I_0(1-e^{\frac{{-t}_D}{{\mathrm{\&Gamma;}}_R}})e^{\frac{-(t-t_D)}{{\mathrm{\&Gamma;}}_F}};& t>t_D\end{array}\right.$

其中，I₀为峰值电流，e为电子电量，Γ_R和Γ_F为时间常数，分别取值1ns和2ns，t_D为单粒子注入电流峰值时刻。峰值电流I₀和沉积电荷的关系如下表：

分别对采用电流控制型电荷泵的PLL和采用电压控制型电荷泵的PLL进行单粒子效应模拟仿真，得到VCO电压锁定时间图，图6A和图6B中标出了SE击打后(SE Strikes)的电压曲线，可观察出电压控制型电荷泵的PLL受单粒子效应影响更小。

另外，通过计数锁定状态下与参考时钟有相位偏差的输出时钟脉冲数，可以量化单粒子效应的影响，图7示出了是两类PLL失锁脉冲数的对比，其中，横坐标为频率坐标，纵坐标表示辐照后失锁脉冲数，以V-CP表示电压控制型电荷泵的PLL失锁脉冲数，以CP表示电流控制型电荷泵的PLL失锁脉冲数，可以看出V-CP明显比CP要少很多，后者要比前者的抗单粒子性能高2-3个数量级。在对锁相环芯片测试时可采用此仿真方法测试芯片的失锁脉冲，为了模仿SET效应，测试时采用所谓“双光子-脉冲激光致单粒子效应”的测试方法，用脉冲激光辐照芯片中特定的节点(节点的位置根据已知的版图布局可以确定)，然后来计数辐照之后失锁的脉冲数，从而量化V-CP与C-CP锁相环芯片的抗单粒子性能。图8是辐照靶点位置，图9是PLL抗单粒子性能测量对比结果。

电压控制型电荷泵的缺点是受电源电压噪声影响较大，易对PLL引入噪声源，一般认为，该电源噪声也会通过电阻R1传导到低通滤波器上，调制VCO产生抖动。如上文所示，本发明实施例通过采用SOI工艺在衬底上形成一绝缘层，该绝缘层在提高PLL整体抗辐照总剂量性能的同时，还可在一定程度上抵消衬底耦合的噪声。

为进一步消除电压控制型电荷泵易受噪声影响的缺点，还可以在VCO中采用全差分结构，如图10A和图10B所示，VCO包括多个级联的差分放大器，其中可以是如图10A所示的三个以上的奇数个差分放大器级联，也可以是如图10B所示的四个以上的偶数个差分放大器级联。对于图10A，每一级差分放大器的控制端与PLL中的LPF连接，受LPF的输出电压V_inVCO控制，所有差分放大器的同相输入端和反相输入端分别连接至前一级差分放大器的输出信号的负输出端和正输出端，最后一级差分放大器的输出信号的负输出端和正输出端则分别连接至第一级差分放大器的同相输入端和反相输入端，最后一级差分放大器的输出信号的正输出端和负输出端作为整个VCO的输出端，与PLL中的第一级放大电路连接。对于图10B，每一级差分放大器的控制端与PLL中的LPF连接，受LPF的输出电压V_inVCO控制，其中除第一级差分放大器之外的所有差分放大器的同相输入端和反相输入端分别连接至前一级差分放大器的输出信号的负输出端和正输出端，第一级差分放大器的同相输入端和反相输入端分别连接至最后一级差分放大器的输出信号的正输出端和负输出端，最后一级差分放大器的输出信号的正输出端和负输出端作为整个VCO的输出端，与PLL中的第一级放大电路连接。

对于锁相环芯片上电源部分的布局，可以将模拟电源和数字电源设计为相互隔离分开供电的方式，如图11所示，其中数字电源部分D和模拟电源部分A分别布设在VCO、LPF等单元模块的两侧，可在一定程度上减少两个电源部分的耦合噪声，进一步降低了电压控制型电荷泵受到的噪声影响，其中Cap是指电源滤波电容，FD是指分频。

进一步地，本发明实施例使用大面积片上电源滤波MOS电容进行流片，如图12所示，该大面积片上电源滤波MOS电容可使电源线上电压波动较小，从而使受电源电压控制的电压型电荷泵输出电压波动较小，使得PLL抖动(jitter)恶化较小。流片测试结果表明，在输出400MHz时，SOI工艺V-CP型PLL的jitter是150ps，CP型PLL的jitter是120ps，抖动性能恶化较小，基本不分上下。

本发明实施例中，采用辐照加固的小线宽SOI工艺设计制造PLL产品，在PLL与衬底上形成一绝缘层以提高PLL产品的抗辐照总剂量性能，该绝缘层还可在一定程度上抵消衬底耦合的噪声。同时PLL中的电荷泵采用电压控制型电荷泵结构，从失锁到恢复锁定的时间短，利于从辐照引起的单粒子效应失锁中恢复。为进一步消除电压控制型电荷泵易受噪声影响的缺点，本发明实施例中的VCO采用全差分结构，同时模拟电源与数字电源部分分开供电，数字电源噪声不会耦合到模拟电源上，且使用大面积片上电源滤波MOS电容进行流片，使得jitter恶化较小。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种锁相环芯片，其特征在于，在所述锁相环芯片的衬底上附着有一绝缘层，所述绝缘层上布设有锁相环图案层；所述锁相环图案层上包括依次连接的鉴频鉴相器、电荷泵、低通滤波器、压控振荡器，所述电荷泵为电压控制型电荷泵。

2.如权利要求1所述的锁相环芯片，其特征在于，所述电压控制型电荷泵通过一电阻与所述压控振荡器连接。

3.如权利要求1所述的锁相环芯片，其特征在于，所述压控振荡器为全差分结构。

4.如权利要求1所述的锁相环芯片，其特征在于，所述锁相环芯片的数字电源部分与模拟电源部分相隔离。

Images