CN101908517A - 键合垫及其制造方法以及键合方法 - Google Patents

键合垫及其制造方法以及键合方法 Download PDF

Info

Publication number
CN101908517A
CN101908517A CN2009100526444A CN200910052644A CN101908517A CN 101908517 A CN101908517 A CN 101908517A CN 2009100526444 A CN2009100526444 A CN 2009100526444A CN 200910052644 A CN200910052644 A CN 200910052644A CN 101908517 A CN101908517 A CN 101908517A
Authority
CN
China
Prior art keywords
pad
layer
bond pad
semiconductor chip
support metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100526444A
Other languages
English (en)
Other versions
CN101908517B (zh
Inventor
江卢山
梅娜
章国伟
吴明峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XICHENG IC CO Ltd
Semiconductor Manufacturing International Shanghai Corp
Integrated Silicon Solution Inc
Original Assignee
XICHENG IC CO Ltd
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XICHENG IC CO Ltd, Semiconductor Manufacturing International Shanghai Corp filed Critical XICHENG IC CO Ltd
Priority to CN2009100526444A priority Critical patent/CN101908517B/zh
Publication of CN101908517A publication Critical patent/CN101908517A/zh
Application granted granted Critical
Publication of CN101908517B publication Critical patent/CN101908517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及键合垫及其制造方法以及键合方法。其中，键合垫包括半导体衬底上的钝化层和垫金属层，所述垫金属层与钝化层之间还有支撑金属层。另外，支撑金属层同时也用于重排布线，而垫金属层与支撑金属层之间还有一层扩散阻挡层。与现有技术相比，本发明由于在钝化层和垫金属层之间引入了支撑金属层，从而克服了现有技术中键合垫中的钝化层比较柔软所造成的打线封装失效或打线封装质量下降的问题。也避免将垫金属层的材质更换为昂贵的金属所带来的成本增加的问题。

Description

键合垫及其制造方法以及键合方法
技术领域
本发明涉及半导体制造领域，尤其涉及键合垫的结构及其制造方法以及采用该键合垫的键合方法。
背景技术
集成电路芯片封装工艺中，一个重要的工艺步骤是将芯片上的键合垫与导线架上的内引脚进行电连接，继而将集成电路内的电信号传输到外部。该工艺步骤在本领域中称作打线封装(Wire Bonding)。
打线封装的具体步骤一般是当导线架从弹匣内传送至定位器后，应用电子影像处理技术来确定芯片上各个接点以及每一接点所对应的内引脚上的接点的位置，然后进入焊线步骤。焊线时，以芯片上的接点为第一焊点，导线架的内接脚上的接点为第二焊点。首先使用焊接设备将引线的一端烧结成小球。而后将小球压焊在第一焊点上，此称为第一焊(first bond)。接着依照设计好的路径拉拽引线，将引线的另一端压焊在第二焊点上，此称为第二焊(second bond)。然后拉断第二焊点与焊接设备间的引线，从而完成一条引线的焊线动作。由于产品后续应用的需要，要求将上述键合垫在芯片上重新排布，才能实现后续的打线封装。关于打线封装技术，可以在美国专利第6,987,057号内找到更多相关内容。
引线材料的选择主要是考虑电性能和机械性能，即需要考量材料的电导率和延展性。因为延展性好的金属材料才能被抽成直径1mil(1mil等于25.4μm)的引线。符合电导率和延展性条件的金属材料有Au和Al。而本领域也一般采用这两种金属材料来制造引线。由于Au的电导率和延展性都优于Al，因此，用Au做引线可以获得更好的封装性能。
引线材料选定之后，还需要对应选择键合垫的材料。如果用Au做引线，则键合垫的材料也采用Au可以获得最好的效果。但是Au的价格昂贵，用Au来制造键合垫势必会提高封装成本。而其他金属，例如Cu，又与Au之间的焊接不稳定，容易造成引线脱落。因此，业界一般使用Al来制造键合垫，以达到与Au引线良好键合的目的。
而制造键合垫时，其下有一层用聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑等材料制造的钝化层。由这些材料所制造的钝化层比较柔软，而Al制造的键合垫也比较柔软，因此在进行打线封装的第一焊时，焊接设备会将键合垫压变形，从而造成打线封装失效或打线封装质量下降。
发明内容
本发明所要解决的技术问题是：如何获得硬度较高的键合垫，用以提高键合质量。
为解决上述问题，根据本发明的一个方面，提供半导体芯片的键合垫，包括半导体衬底上的钝化层和垫金属层，所述垫金属层与钝化层之间还有支撑金属层。
可选地，所述垫金属层与所述支撑金属层之间还设有扩散阻挡层。
可选地，所述扩散阻挡层的材料选自Ti、Ti合金、Cr、Cr合金、W或W合金。
可选地，所述支撑金属层具有重排布线路的图形。
可选地，所述垫金属层的材料选自Al。
可选地，所述支撑金属层的材料选自Cu。
可选地，所述钝化层的材料选自聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑。
根据本发明的另一个方面，提供半导体芯片的键合垫的制造方法，包括步骤：提供半导体衬底，所述半导体衬底上具有钝化层；在钝化层上形成支撑金属层；在支撑金属层上形成垫金属层。
可选地，所述垫金属层直接形成在支撑金属层上。
可选地，所述在支撑金属层上形成垫金属层的步骤具体为：在支撑金属层上形成扩散阻挡层，然后在扩散阻挡层上形成垫金属层。
可选地，所述扩散阻挡层的材料选自Ti、Ti合金、Cr、Cr合金、W或W合金。
可选地，还包括步骤：图形化所述支撑金属层，在支撑金属层上形成重排布线路图形。
可选地，所述垫金属层的材料为Al。
可选地，所述支撑金属层的材料为Cu。
可选地，所述钝化层的材料为聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑。
根据本发明的又一个方面，提供前述半导体芯片的键合垫的键合方法，包括步骤：提供半导体衬底，所述半导体衬底上设有钝化层和垫金属层，所述垫金属层与钝化层之间还有支撑金属层；将引线的一端烧结成小球；将所述小球压焊在垫金属层上；依照预定路径拉拽引线；将引线的另一端压焊在第二焊点，即外围电路连接点上。
与现有技术相比，本发明由于在钝化层和垫金属层之间引入了支撑金属层，从而克服了现有技术中键合垫比较柔软所造成的打线封装失效或打线封装质量下降的问题。也避免将垫金属层的材质更换为昂贵的金属所带来的成本增加的问题。
附图说明
图1为本发明一个实施例键合垫的结构示意图；
图2为本发明一个实施例键合垫的制造方法流程图；
图3为本发明另一个实施例键合垫的制造方法流程图；
图4为本发明一个实施例键合方法流程图；
图5为根据图4所示方法进行键合后的整体结构的扫描电镜图；
图6为进行BST测试后的键合垫的扫描电镜图；
图7为进行WPT测试后的键合垫的扫描电镜图。
具体实施方式
本发明的发明人发现，要想提高键合垫的硬度，防止焊接设备在键合时将键合垫压变形，需要额外增加一层硬度较高的支撑金属层来提高整个键合垫的硬度。
因此，如图1所示，本发明提供一种新的半导体芯片的键合垫100，包括半导体衬底101上的钝化层102和钝化层102之上的垫金属层103。另外，键合垫100还包括设置在垫金属层103与钝化层102之间的支撑金属层104。
其中，垫金属层103是用于直接与引线110键合的，在本发明的一个实施例中，引线110的材质采用Au，相应的，垫金属层103的材质可以采用与Au键合较好且成本较低的Al。本领域技术人员了解，与Au相配合的金属有多种，这里选用的Al只是一个从成本和键合效果进行考虑的优选的实施例。
钝化层102的作用是为半导体衬底101表面提供保护，包括防化学腐蚀保护和防物理应力保护等等。在本发明的一个实施例中，钝化层102的材料为聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑等材质较软的聚合物。正是由于钝化层102的材质较软，导致了其上的垫金属层103得不到有效的支撑，从而导致在进行打线封装的第一焊时，焊接设备会将键合垫100压变形，进而造成打线封装失效或打线封装质量下降。
因而，发明人想到在钝化层102和垫金属层103之间引入一层可以提供物理支撑的支撑金属层104。支撑金属层104的材质选择需要考虑的条件主要有两个，其一是电导率要高，其二是硬度要较大，至少要大于钝化层102的硬度。考虑上述条件，本发明优选采用Cu来形成支撑金属层104。然而，本领域技术人员也可以根据实际情况选用其他金属。
由于在钝化层102和垫金属层103之间引入了支撑金属层104，从而克服了现有技术中键合垫100比较柔软所造成的打线封装失效或打线封装质量下降的问题。也避免将垫金属层103的材质更换为昂贵的金属所带来的成本增加的问题。
在本发明的一个实施例中，支撑金属层104同时也用做重排布线，因而支撑金属层104具有重排布线路的图形。
另外，发明人还发现，垫金属层103如果与支撑金属层104直接接触，会导致垫金属层103与支撑金属层104相互扩散，从而形成金属间化合物和/或孔洞，导致出现金属间化合物和/或孔洞部位的电阻和脆性增加，严重影响制成品的可靠性。因此，发明人想到在垫金属层103与支撑金属层104之间加入一层扩散阻挡层105。扩散阻挡层105的材质选择，主要考虑因素在于扩散阻挡层105与支撑金属层104和垫金属层103之间的互相扩散系数必须较低。因此，本发明优选采用Ti或Ti合金、Cr或Cr合金、W或W合金中的一种。
由于在扩散阻挡层105的存在，垫金属层103与支撑金属层104不再直接接触，因而也不会形成相互扩散，从而解决了垫金属层103与支撑金属层104相互扩散所带来的问题。
根据本发明的另一个方面，还提供半导体芯片的键合垫的制造方法的一个实施例，如图2所示，包括步骤：
S201，提供半导体衬底101，所述半导体衬底101上具有钝化层102；
S202，在钝化层102上形成支撑金属层104；
S203，在支撑金属层104上直接形成垫金属层103。
具体来说，先是执行步骤S201，提供半导体衬底101。半导体衬底101上具有钝化层102。钝化层102一般是在半导体衬底101的制造过程中所形成的。由于其存在对半导体衬底101进行化学和物理保护的作用，因此钝化层102在后续过程中是不会被去除的。钝化层102的材料一般为聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑等材质较软的聚合物。正是由于钝化层102的材质较软，导致了其上的垫金属层103得不到有效的支撑，从而导致在进行打线封装的第一焊时，焊接设备会将键合垫100压变形，进而造成打线封装失效或打线封装质量下降。
然后执行步骤S202，在钝化层102上形成支撑金属层104。如前所述，支撑金属层104的材质选择需要考虑的条件主要是电导率要高，其二是硬度要较大，至少要大于钝化层102的硬度。考虑上述条件，本发明优选采用Cu来形成支撑金属层104。当选用Cu来形成支撑金属层104时，可以采用电镀的方法。这里，电镀Cu的具体工艺参数已为本领域技术人员所熟知，在此不再赘述。
再执行步骤S203，在支撑金属层104上直接形成垫金属层103。如前所述，由于垫金属层103是用于直接与引线110键合的。并且本领域中，引线110的材质采用一般采用Au，相应的，垫金属层103的材质可以采用与Au的键合较好且成本较低Al。然而，本领域技术人员了解，与Au相配合的金属有多种，这里选用的Al只是一个从成本和键合效果进行考虑的优选的实施例。用Al形成垫金属层103的具体方法也可以采用物理气相沉积的方法，其具体工艺参数已为本领域技术人员所熟知，在此不再赘述。
另外，本发明还提供半导体芯片的键合垫的制造方法的另一个实施例，如图3所示，包括步骤：
S301，提供半导体衬底101，所述半导体衬底上具有钝化层102；
S302，在钝化层102上形成支撑金属层104；
S303，在支撑金属层104上形成扩散阻挡层105；
S304，在扩散阻挡层105上形成垫金属层103。
具体来说，先是执行步骤S301，提供半导体衬底101。半导体衬底101上具有钝化层102。钝化层102一般是在半导体衬底101的制造过程中所形成的。由于其存在对半导体衬底101进行化学和物理保护的作用，因此钝化层102在后续过程中是不会被去除的。钝化层102的材料一般为聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑等材质较软的聚合物。正是由于钝化层102的材质较软，导致了其上的垫金属层103得不到有效的支撑，从而导致在进行打线封装的第一焊时，焊接设备会将键合垫100压变形，进而造成打线封装失效或打线封装质量下降。
然后执行步骤S302，在钝化层102上形成支撑金属层104。如前所述，支撑金属层104的材质选择需要考虑的条件主要是电导率要高，其二是硬度要较大，至少要大于钝化层102的硬度。考虑上述条件，本发明优选采用Cu来形成支撑金属层104。当选用Cu来形成支撑金属层104时，可以采用电镀的方法。这里，电镀Cu的具体工艺参数已为本领域技术人员所熟知，在此不再赘述。
接着执行步骤S303，在支撑金属层104上形成扩散阻挡层105。由于扩散阻挡层105的存在，垫金属层103与支撑金属层104不再直接接触，因而也不会形成相互扩散，从而解决了垫金属层103与支撑金属层104相互扩散所带来的问题。扩散阻挡层105优选采用Ti或Ti合金、Cr或Cr合金、W或W合金中的一种。形成扩散阻挡层105的方法具体可以是物理气象沉积，其具体工艺步骤在此不再赘述。
再执行步骤S403，扩散阻挡层105上直接形成垫金属层103。如前所述，由于垫金属层103是用于直接与引线110键合的。并且本领域中，引线110的材质采用一般采用Au，相应的，垫金属层103的材质可以采用与Au的键合较好且成本较低Al。然而，本领域技术人员了解，与Au相配合的金属有多种，这里选用的Al只是一个从成本和键合效果进行考虑的优选的实施例。用Al形成垫金属层103的具体方法也可以采用物理气相沉积的方法，其具体工艺参数已为本领域技术人员所熟知，在此不再赘述。
在上述两个键合垫制造方法的实施例中，还可以增加图形化支撑金属层104，在支撑金属层104上形成重排布线路图形的步骤。执行该步骤后，可以将支撑金属层104同时用做打线封装中所用到的重排布线。
根据本发明的又一个方面，提供一种采用前述键合垫100的键合方法，如图4所示，包括步骤：
S401，提供半导体衬底101，所述半导体衬底上设有钝化层102和垫金属层103，所述垫金属层103与钝化层102之间还有支撑金属层104；
S402，将引线110的一端烧结成小球111；
S403，将所述小球111压焊在垫金属层103上；
S404，依照预定路径拉拽引线110；
S405，将引线110的另一端压焊在第二焊点上。
根据上述步骤将引线110键合在键合垫100上之后，其结构如图5所示。后续还需要进行两种标准测试。其一是按照EIA/JESD22-B116标准进行球推力测试(Ball Shear Test，BST)；其二是按照相应的标准进行线拉力测试(WirePull Test，WPT)。
BST的测试结果如表1所示，其中Min代表测得的最小值，Max代表测得的最大值，Mean代表测得的中值，Std Dev代表测试的标准差(StandDeviation)，cpk代表过程能力指数(Process Capability Index)。
  Min   Max   Mean   Std Dev   cpk
  37.1   54.0   44.4   4.26   1.91
表1
经过BST测试后的键合结构如图6所示。从图上可以看出，键合垫100上仍然有小球111的残留，说明小球111与键合垫100的键合抗切向力的能力非常好。
而WPT的测试结果如表2所示。
  Min   Max   Mean   Std Dev   cpk
  4.3   6.2   5.38   0.44   1.42
表2
经过BST测试后的键合结构如图7所示。从图上可以看出，经过BST测试，小球111与键合垫100之间的键合仍然未被破坏，说明小球111与键合垫100的键合抗拉能力也非常好。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (16)

1.半导体芯片的键合垫，包括半导体衬底上的钝化层和垫金属层，其特征在于：所述垫金属层与钝化层之间还设有支撑金属层。
2.如权利要求1所述的半导体芯片的键合垫，其特征在于：所述垫金属层与所述支撑金属层之间还设有扩散阻挡层。
3.如权利要求2所述的半导体芯片的键合垫，其特征在于：所述扩散阻挡层的材料选自Ti、Ti合金、Cr、Cr合金、W或W合金。
4.如权利要求1所述的半导体芯片的键合垫，其特征在于：所述支撑金属层具有重排布线路的图形。
5.如权利要求1所述的半导体芯片的键合垫，其特征在于：所述垫金属层的材料选自Al。
6.如权利要求1所述的半导体芯片的键合垫，其特征在于：所述支撑金属层的材料选自Cu。
7.如权利要求1所述的半导体芯片的键合垫，其特征在于：所述钝化层的材料选自聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑。
8.半导体芯片的键合垫的制造方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底上具有钝化层；
在钝化层上形成支撑金属层；
在支撑金属层上形成垫金属层。
9.如权利要求8所述的半导体芯片的键合垫的制造方法，其特征在于：所述垫金属层直接形成在支撑金属层上。
10.如权利要求8所述的半导体芯片的键合垫的制造方法，其特征在于，所述在支撑金属层上形成垫金属层的步骤具体为：在支撑金属层上形成扩散阻挡层，然后在扩散阻挡层上形成垫金属层。
11.如权利要求10所述的半导体芯片的键合垫的制造方法，其特征在于：所述扩散阻挡层的材料选自Ti、Ti合金、Cr、Cr合金、W或W合金。
12.如权利要求8所述的半导体芯片的键合垫的制造方法，其特征在于，还包括步骤：图形化所述支撑金属层，在支撑金属层上形成重排布线路图形。
13.如权利要求8至12中任一项所述的半导体芯片的键合垫的制造方法，其特征在于：所述垫金属层的材料为Al。
14.如权利要求8至12中任一项所述的半导体芯片的键合垫的制造方法，其特征在于：所述支撑金属层的材料为Cu。
15.如权利要求8至12中任一项所述的半导体芯片的键合垫的制造方法，其特征在于：所述钝化层的材料为聚酰亚胺或苯并环丁烯或聚亚苯基苯并二噁唑。
16.键合方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底上设有权利要求1至7中任一项所述的半导体芯片的键合垫；
将引线的一端烧结成小球；
将所述小球压焊在垫金属层上；
依照预定路径拉拽引线；
将引线的另一端压焊在外围电路连接点上。
CN2009100526444A 2009-06-05 2009-06-05 键合垫及其制造方法以及键合方法 Active CN101908517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100526444A CN101908517B (zh) 2009-06-05 2009-06-05 键合垫及其制造方法以及键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100526444A CN101908517B (zh) 2009-06-05 2009-06-05 键合垫及其制造方法以及键合方法

Publications (2)

Publication Number Publication Date
CN101908517A true CN101908517A (zh) 2010-12-08
CN101908517B CN101908517B (zh) 2013-06-19

Family

ID=43263932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100526444A Active CN101908517B (zh) 2009-06-05 2009-06-05 键合垫及其制造方法以及键合方法

Country Status (1)

Country Link
CN (1) CN101908517B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244056A (zh) * 2011-06-30 2011-11-16 厦门市三安光电科技有限公司 一种用于半导体晶片键合的键合结构
CN102856223A (zh) * 2012-04-06 2013-01-02 中国电子科技集团公司第十一研究所 一种用于碲镉汞薄膜电学性能测试的电极处理方法
CN103456607A (zh) * 2013-09-12 2013-12-18 中国科学院微电子研究所 一种碳基半导体器件制备工艺中对衬底进行预处理的方法
CN103579155A (zh) * 2012-08-01 2014-02-12 罗伯特·博世有限公司 制造用于热压键合的键合垫的方法以及键合垫
CN109704269A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种mems器件及制备方法、电子装置
CN112111776A (zh) * 2019-06-19 2020-12-22 广东禾木科技有限公司 一种银键合丝阴极钝化保护液

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244056A (zh) * 2011-06-30 2011-11-16 厦门市三安光电科技有限公司 一种用于半导体晶片键合的键合结构
CN102856223A (zh) * 2012-04-06 2013-01-02 中国电子科技集团公司第十一研究所 一种用于碲镉汞薄膜电学性能测试的电极处理方法
CN102856223B (zh) * 2012-04-06 2015-02-25 中国电子科技集团公司第十一研究所 一种用于碲镉汞薄膜电学性能测试的电极处理方法
CN103579155A (zh) * 2012-08-01 2014-02-12 罗伯特·博世有限公司 制造用于热压键合的键合垫的方法以及键合垫
CN103456607A (zh) * 2013-09-12 2013-12-18 中国科学院微电子研究所 一种碳基半导体器件制备工艺中对衬底进行预处理的方法
CN103456607B (zh) * 2013-09-12 2017-03-29 中国科学院微电子研究所 一种碳基半导体器件制备工艺中对衬底进行预处理的方法
CN109704269A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种mems器件及制备方法、电子装置
CN112111776A (zh) * 2019-06-19 2020-12-22 广东禾木科技有限公司 一种银键合丝阴极钝化保护液

Also Published As

Publication number Publication date
CN101908517B (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
CN101908517B (zh) 键合垫及其制造方法以及键合方法
US9935028B2 (en) Method and apparatus for printing integrated circuit bond connections
US20100258955A1 (en) Semiconductor device and method of manufacturing the same
US20100200981A1 (en) Semiconductor package and method of manufacturing the same
CN105261611A (zh) 芯片的叠层封装结构及叠层封装方法
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
WO2013018238A1 (ja) ボールボンディングワイヤ
US20160329305A1 (en) Stacked package device and method for fabricating the same
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
CN104576564A (zh) 晶圆级芯片尺寸封装结构及其制作工艺
TWI534917B (zh) 半導體裝置及其製造方法
US20090032947A1 (en) Semiconductor device and method of manufacturing
CN102931158A (zh) 芯片封装结构
Oldervoll et al. Wire-bond failure mechanisms in plastic encapsulated microcircuits and ceramic hybrids at high temperatures
KR101334282B1 (ko) 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지
Qin et al. Advances in wire bonding technology for different bonding wire material
US20120061834A1 (en) Semiconductor chip, stacked chip semiconductor package including the same, and fabricating method thereof
US20090200362A1 (en) Method of manufacturing a semiconductor package
JP7169039B2 (ja) 半導体デバイスのワイヤボールボンディング
US20150311173A1 (en) Structures and methods for reducing corrosion in wire bonds
US20140231977A1 (en) Semiconductor packages with low stand-off interconnections between chips
Qian et al. Wire bonding capillary profile and bonding process parameter optimization simulation
CN101630669A (zh) 利用由银或银合金组成的引线的半导体封装
US9576867B2 (en) Device comprising a ductile layer and method of making the same
JP2007073763A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant