KR101334282B1 - 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지 - Google Patents

반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR101334282B1
KR101334282B1 KR1020130014979A KR20130014979A KR101334282B1 KR 101334282 B1 KR101334282 B1 KR 101334282B1 KR 1020130014979 A KR1020130014979 A KR 1020130014979A KR 20130014979 A KR20130014979 A KR 20130014979A KR 101334282 B1 KR101334282 B1 KR 101334282B1
Authority
KR
South Korea
Prior art keywords
silver
semiconductor package
alloy wire
remainder
weight
Prior art date
Application number
KR1020130014979A
Other languages
English (en)
Other versions
KR20130083414A (ko
Inventor
유경아
홍성재
허영일
문정탁
Original Assignee
엠케이전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠케이전자 주식회사 filed Critical 엠케이전자 주식회사
Priority to KR1020130014979A priority Critical patent/KR101334282B1/ko
Publication of KR20130083414A publication Critical patent/KR20130083414A/ko
Application granted granted Critical
Publication of KR101334282B1 publication Critical patent/KR101334282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 패키지용 은-합금 와이어가 제공된다. 본 발명의 일 실시예에 따른 반도체 패키지용 은-합금 와이어는, 금(Au)을 5 내지 20 중량% 함유하고, 이리듐(Ir), 팔라듐(Pd) 및 백금(Pt) 중 1종 이상의 첨가 성분을 0.5 내지 5 중량% 함유하며, 나머지는 은(Ag)으로 이루어진다.

Description

반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지{Ag-based wire for semiconductor package and semiconductor package having the same}
본 발명의 기술적 사상은 반도체 패키지용 은-합금 와이어에 관한 것으로서, 더욱 상세하게는, 금을 포함하는 은-합금 와이어 및 이를 포함하는 반도체 패키지에 관한 것이다.
반도체 패키지는 그 내부에 포함된 반도체 칩과 인쇄회로기판 사이에 전기적 연결을 위한 본딩 와이어를 가지는 것이 일반적이다.
반도체 패키지에서, 반도체 칩은 본딩 와이어를 이용하여 패키지 기판과 전기적으로 연결될 수 있다. 통상적인 반도체 패키지에 있어서, 반도체 칩의 알루미늄 패드와 패키지 기판은 금(Au) 본딩 와이어를 이용하여 본딩된다. 금은 높은 화학적 안정성과 높은 전기 전도도 때문에 본딩용 와이어로서 널리 사용되어 왔다. 하지만, 반도체 산업계에서의 지속적인 제조 비용의 감소 요구에 부응하고, 최근 금값의 상승으로 인한 비용 증대 문제를 해결하기 위해, 금을 대체할 새로운 와이어가 요구되고 있다.
1. 한국공개특허 제2008-0089035호 (2008.10.6. 공개)
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 와이어 본딩 시 신뢰성이 높고 제조 비용이 저렴한 반도체 패키지용 은-합금 와이어를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지용 은-합금 와이어가 제공된다. 상기 반도체 패키지용 은-합금 와이어는, 금(Au)을 5 내지 20 중량% 함유하고, 이리듐(Ir), 팔라듐(Pd) 및 백금(Pt) 중 1종 이상의 첨가 성분을 0.5 내지 5 중량% 함유하며, 나머지는 은(Ag)으로 이루어진다.
본 발명의 일부 실시예들에서, 상기 첨가 성분으로 팔라듐(Pd)을 함유할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지용 은-합금 와이어가 제공된다. 상기 반도체 패키지용 은-합금 와이어는, 금(Au)을 5 내지 20 중량% 함유하고, 구리(Cu)를 0.1 내지 2 중량% 함유하며, 나머지는 은(Ag)으로 이루어진다.
본 발명의 일 실시예에 따른 반도체 패키지용 은-합금 와이어가 제공된다. 상기 반도체 패키지용 은-합금 와이어는, 금(Au)을 5 내지 20 중량% 함유하고, 이리듐(Ir), 팔라듐(Pd) 및 백금(Pt) 중 1종 이상의 첨가 성분을 0.5 내지 5 중량% 함유하며, 구리(Cu)를 0.1 내지 2 중량% 함유하고, 나머지는 은(Ag)으로 이루어진다.
본 발명의 일 실시예에 따른 반도체 패키지가 제공된다. 상기 반도체 패키지는, 상기 반도체 패키지용 은-합금 와이어들 중 어느 하나를 포함한다.
본 발명의 기술적 사상에 따른 반도체 패키지용 은-합금 와이어는,　금(Au) 및 첨가 금속을 포함함으로써, 우수한 본딩 작업성, 프리 에어 볼 형상의 균일성, 및 접합 강도를 제공할 수 있다.
본 발명의 기술적 사상에 따른 은-합금 와이어를 포함하는 반도체 패키지는, 질소 분위기에서 본딩 공정을 수행할 수 있어 공정이 용이하다. 또한, 은-합금 와이어와 반도체 칩 사이의 우수한 접합에 의하여 향상된 신뢰성을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지용 은-합금 와이어를 포함하는 반도체 패키지의 개략적인 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 발명의 실시예들에 따른 반도체 패키지용 와이어는 반도체 칩을 패키지 기판과 접합(bonding)하기 위해 사용된다. 이러한 의미에서, 본 발명의 실시예들에 따른 반도체 패키지용 와이어는 본딩 와이어라고 불릴 수도 있다.
본 발명의 실시예들에 따른 반도체 패키지용 은-합금 와이어는, 순수한 은(Ag)에 첨가 성분들을 소정 양만큼 합금하여 형성될 수 있다. 하지만, 은-합금 와이어는 특별히 언급하지 않더라도 은(Ag) 및 첨가 성분들 외에도, 불가피 불순물을 포함할 수 있다. 왜냐하면, 순수한 은(Ag)이라고 하더라도 정제 단계에서 미량의 불순물을 함유할 수 있고, 또한 합금 단계에서 미량의 불순물이 은-합금에 함유될 수 있기 때문이다. 다만, 불가피 불순물은 그 양이 첨가 성분에 비해 매우 작고 일정하지 않기 때문에, 통상적으로 언급되지 않을 수 있다. 따라서, 이러한 불가피 불순물의 함유 여부는 본 발명의 범위를 제한하지 않는다.
본 발명의 일 실시예에 따른 반도체 패키지용 은-합금 와이어는, 금(Au)을 5 내지 20 중량% 함유하고, 이리듐(Ir), 팔라듐(Pd) 및 백금(Pt)의 군에서 선택된 1종 이상의 첨가 성분을 0.5 내지 5 중량% 함유하며, 나머지가 은(Ag)으로 이루어질 수 있다. 예를 들어, 은-합금 와이어는 팔라듐(Pd)을 0.5 내지 5 중량% 함유할 수 있다.
금(Au)을 소정 중량, 예를 들어 5 중량% 이상 함유하는 경우, 접합 시 와이어 선단에 형성되는 프리 에어 볼(free air ball, FAB) 형상의 균일성을 향상시킬 수 있다. 다만, 금(Au) 함량이 증가하는 경우, 제조 비용이 상승할 수 있다. 따라서, 제조 비용 절감을 위해 금(Au) 함량은 소정 범위 이하로, 예를 들어 20 중량% 이하로 제어될 수 있다.
상기 첨가 성분은 은-합금 와이어의 접합부 신뢰성을 향상시키는데 기여할 수 있다. 상기 첨가 성분은 은-합금 와이어 및 반도체 칩의 패드의 접합 계면에서 산화막 생성 및 갈바닉 부식(galvanic corrosion)을 억제할 수 있다. 이에 따라, 접합 계면에서의 접합 강도(bonding strength)가 향상될 수 있다.
하지만, 상기 첨가 성분이 0.5 중량% 미만인 경우에는 은-합금 와이어를 이용한 반도체 패키지의 접합부 신뢰성 향상 효과가 미비할 수 있다. 예를 들어, 은-합금 와이어 및 패드 사이의 접합 계면에서 산화 및 부식에 의한 불량이 발생되어, 접합력이 감소될 수 있다. 또한, 상기 첨가 성분이 5 중량% 초과인 경우에는 오히려 은-합금 와이어의 전기 저항이 증가하고, 접합 계면에서 은-합금 와이어의 프리 에어 볼이 경화되어 칩 크랙(chip crack)이 발생할 수 있다. 이에 따라, 본딩 와이어와 반도체 칩의 전기적인 연결에 대한 신뢰성이 크게 감소될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지용 은-합금 와이어는, 금(Au)을 5 내지 20 중량% 함유하고, 구리(Cu)를 0.1 내지 2 중량% 함유하며, 나머지가 은(Ag)으로 이루어질 수 있다.
구리(Cu)는 은-합금 와이어의 가공성 향상 및 인장 강도 향상에 기여할 수 있다. 이에 따라, 은-합금 와이어의 신선 시 발생하는 단선을 감소시켜 신선율을 향상시킬 수 있고, 그 결과 제조 비용이 크게 감소될 수 있다.
구리(Cu)의 함유량이 0.1 중량% 미만인 경우에는, 가공성 향상 효과가 미비할 수 있다. 또한, 구리(Cu)의 함유량이 2 중량% 초과인 경우에는 은-합금 와이어의 전기 저항을 증가시키고, 가공 경화에 의해 경도가 증가하여 와이어 본딩 시 칩 크랙을 유발할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 패키지용 은-합금 와이어는, 0.1 내지 2 중량%의 구리(Cu)와, 0.5 내지 5 중량%의 이리듐(Ir), 팔라듐(Pd) 및 백금(Pt) 중 1종 이상의 첨가 성분을 같이 함유하고, 나머지가 금(Au) 및 은(Ag)으로 이루어질 수 있다. 금(Au)은 5 내지 20 중량% 함유할 수 있다. 이 경우, 은-합금 와이어의 접합부 신뢰성 및 가공성이 향상될 수 있다.
이하에서는 실험예들을 참조하여, 첨가 성분들이 반도체 패키지용 은-합금 와이어의 특성에 미치는 영향을 보다 구체적으로 설명한다. 실험예들은 은-합금 와이어가 알루미늄(Al) 패드에 적용됐을 경우를 기준으로 평가하였다.
표 1은 첨가 성분 중 팔라듐(Pd) 및 구리(Cu)의 함유량에 따른 반도체 패키지용 은-합금 와이어의 특성에 대한 실험 결과를 나타낸다.
구분 함량 [wt%] 신선율 [km/회] FAB 균일성 전기
비저항
[μΩ·㎝]		 경도 [Hv] 칩 크랙 접합부 신뢰성
Ag Au Pd Cu HTST PCT
1 잔부 3 5 1 3.37 0.95 5.8 68 없음 ○ ○
2 잔부 5 3 0.5 3.25 0.96 5.1 62 없음 ○ △
3 잔부 5 3 1 4.10 0.96 5.4 63 없음 ○ △
4 잔부 5 3 2 5.29 0.95 5.9 63 없음 ○ △
5 잔부 5 5 0.5 3.30 0.95 6.0 65 없음 ○ ○
6 잔부 5 5 1 4.00 0.96 6.1 66 없음 ○ ○
7 잔부 5 5 2 3.64 0.95 6.4 68 없음 ◎ ○
8 잔부 5 10 0.5 2.28 0.92 8.1 73 있음 ○ ×
9 잔부 5 10 1 3.09 0.93 8.2 72 있음 △ △
10 잔부 5 10 2 4.05 0.92 8.7 75 있음 △ ×
11 잔부 10 3 0.5 3.17 0.96 5.7 64 없음 ○ △
12 잔부 10 3 1 3.13 0.98 6.0 65 없음 △ △
13 잔부 10 3 2 5.10 0.96 6.3 65 없음 ○ ○
14 잔부 10 5 0 2.25 0.95 6.3 68 없음 ◎ △
15 잔부 10 5 0.5 3.21 0.95 6.5 67 없음 ◎ ○
16 잔부 10 5 1 3.25 0.97 6.9 69 없음 ◎ ○
17 잔부 10 5 2 4.02 0.96 7.5 71 없음 ◎ ○
18 잔부 10 5 4 3.98 0.95 9.0 75 없음 ○ △
19 잔부 10 10 0.5 3.28 0.93 9.5 79 있음 △ ×
20 잔부 10 10 1 2.25 0.90 9.7 78 있음 △ ×
21 잔부 10 10 2 2.20 0.92 10.1 80 있음 △ ×
22 잔부 20 3 0.5 2.71 0.95 6.0 64 없음 △ △
23 잔부 20 3 1 3.91 0.94 6.1 65 없음 ○ △
24 잔부 20 3 2 5.41 0.95 6.5 63 없음 ○ △
25 잔부 20 5 0.5 3.02 0.94 6.9 66 없음 ◎ ○
26 잔부 20 5 1 4.00 0.95 8.7 65 없음 ◎ ○
27 잔부 20 5 2 3.79 0.94 9.0 68 없음 ◎ ○
28 잔부 20 10 0.5 2.15 0.91 10.8 76 있음 △ △
29 잔부 20 10 1 2.96 0.92 11.0 79 있음 △ ×
30 잔부 20 10 2 3.91 0.93 11.7 80 있음 △ ×
31 잔부 10 0 0 1.15 0.89 3.0 63 없음 × ×
32 잔부 10 0 1 2.70 0.88 3.4 64 없음 × ×
33 잔부 0 0 0 1.10 0.85 1.6 62 없음 × ×
표 1을 참조하면, 실험예 1 내지 30은 금(Au), 팔라듐(Pd) 및 구리(Cu)의 함유량을 다르게 한 예들의 결과를 나타낸다. 실험예 31 내지 33은 금(Au), 팔라듐(Pd) 및 구리(Cu) 중 하나 이상이 함유되지 않은 예들을 결과를 나타낸다.
표 1에서, 은-합금 와이어의 성분에 따른 특성 변화를 검토하기 위하여, 신선율, 프리 에어 볼(FAB) 균일성, 전기 비저항, 경도, 칩 크랙 및 접합부 신뢰성에 대하여 실험하여 평가하였다. 실험은 질소 분위기에서 본딩을 수행하여 평가하였다.
신선율은 1회 단선 시 신선된 길이(km)로 나타내었다.
FAB 균일성은 각 조건별로 FAB를 만들어 주사전자현미경(SEM)을 이용하여 관찰하였다. FAB 균일성은 SEM 사진의 단면 상에서 FAB가 와이어 폭으로부터 양측으로 돌출된 길이를 각각 측정하여 그 길이를 각각 A, B라 할 때, A/B의 비로 표시하였다.
전기 비저항 및 경도는 측정 값으로 나타내었으며, 경도는 특히 FAB의 경도를 나타낸다.
칩 크랙은, FAB의 접합 시, 칩이 깨지는 현상이 발생하는지 여부로 평가하였다. 일반적으로 칩 크랙은 FAB의 경도와 상관관계를 갖는다.
접합부 신뢰성의 경우, 일반적인 본딩 와이어가 요구하는 기준으로 ◎(매우 우수), ○(우수), △(보통), ×(나쁨)으로 평가하였다. 접합부 신뢰성은 약 20 ㎛ 직경의 와이어를 알루미늄(Al) 패드에 접합한 후, 패키징을 완료한 샘플에 대하여 두 가지의 신뢰성 테스트를 수행하였다. 먼저, 고온 신뢰성인 HTST(High Temperature Stress Test, HTST)는 샘플을 175 ℃의 고온 챔버 내에서 96시간 에이징(aging)한 후, 접합부를 절단하여 SEM 사진을 통해 절단된 계면을 관찰함으로써 평가하였다. 고온, 고습 신뢰성, 즉 압력솥 시험(Pressure Cooker Test, PCT)은 샘플을 121 ℃, 100 %RH 및 2 atm의 고온, 고습 및 고압 챔버 내에서 96시간 에이징한 후, 접합부를 절단하여 SEM 사진을 통해 절단된 계면을 관찰함으로써 평가하였다. 접합부 신뢰성에서 ◎(매우 우수)는 본딩 계면에 크랙, 부식(corrosion) 등에 의한 비접합 현상이 10% 이하로 관찰 될 때, ○(우수)는 본딩 계면에 비접합 현상이 10% 초과 30% 이하로 관찰 될 때, △(보통)는 본딩 계면에 비접합 현상이 30% 초과 50% 이하로 관찰 될 때, X(나쁨)는 본딩 계면에 비접합 현상이 50% 초과로 관찰 될 때를 나타낸다.
표 1을 참조하면, 실험예들에서, 특히 실험예 31 및 33에서는, 금(Au)의 함유가 은-합금 와이어의 특성에 미치는 영향을 알 수 있다. 먼저, 금(Au)이 함유되지 않은 실험예 33과 금(Au)이 함유된 실험예 31을 비교하면, 금(Au)이 함유되는 경우 FAB 균일성이 향상됨을 알 수 있다. 금(Au)이 함유된 실험예 1 내지 30의 은-합금 와이어도 향상된 FAB 균일성을 갖는다. 다만, 금(Au)의 함유량이 높아질수록 제조 비용이 상승하는 문제점이 있기 때문에, 본 발명에서는 금(Au)의 함유량을 20 중량%로 한정한다.
실험예 12, 16, 20 및 32에서는, 첨가 성분인 팔라듐(Pd)의 함유량이 은-합금 와이어의 특성에 미치는 영향을 알 수 있다. 팔라듐(Pd)이 함유되지 않은 실험예 32에서, 은-합금 와이어의 접합부 신뢰성이 매우 떨어짐을 알 수 있다. 하지만, 팔라듐(Pd)의 함유량이 3 내지 5 중량% 인 실험예 12 및 16에서는 접합부 신뢰성이 향상됨을 알 수 있다. 또한, 팔라듐(Pd)의 함유량이 10 중량%인 실험예 20에서는 전기 비저항이 증가하며, PCT 특성이 좋지 않은 것을 알 수 있다. 특히 PCT 특성의 저하는, FAB 경도의 증가에 의한 것으로 해석할 수 있다.
본 실험에서는 첨가 성분 중 팔라듐(Pd)에 대해서만 실험이 수행되었으나, 첨가 성분인 이리듐(Ir) 및 백금(Pt)이 팔라듐(Pd)과 유사한 본딩 특성을 가진다는 점을 한국공개특허 제2008-0089035호에 개시된 기존의 연구를 통해 알 수 있었으므로, 이리듐(Ir) 및 백금(Pt)도 팔라듐(Pd)과 유사한 영향을 미칠 것으로 생각할 수 있다.
실험예 14 내지 18에서, 구리(Cu)가 은-합금 와이어의 특성에 미치는 영향을 알 수 있다. 구리(Cu) 함유량이 0.5 내지 2 중량%인 실험예 15 내지 17에서, 신선율이 실험예 14에 비해서 크게 개선된 것을 알 수 있다. 하지만, 구리(Cu) 함유량이 4 중량%인 실험예 18에서, 상대적으로 큰 전기 비저항을 가지는 문제점이 있었다.
실험예 1 내지 33에서, 팔라듐(Pd)과 구리(Cu)의 혼합이 은-합금 와이어의 특성에 미치는 영향을 알 수 있다. 팔라듐(Pd)과 구리(Cu)가 혼합된 경우, 한 가지만 포함된 실험예인 14 및 32에 비해서, 각각 신선율 및 접합부 신뢰성이 개선된 것을 알 수 있다. 따라서, 팔라듐(Pd) 및 구리(Cu)는 은-합금 와이어에서 서로 나쁜 영향을 미치지 않고 함께 함유될 수 있다는 것을 알 수 있다. 특히, 팔라듐(Pd) 및 구리(Cu)가 포함된 은-합금 와이어는 질소(N2) 분위기에서 본딩 공정이 수행할 수 있다. 반면에, 은(Ag) 와이어의 경우, 질소(N2) 분위기에서 본딩 공정을 수행하는 경우, FAB이 산화되어 접합 특성이 저하되고, FAB 균일성이 저하되는 경향을 보일 수 있다. 따라서, 본 발명의 은-합금 와이어는 공정 비용을 절감할 수 있으며, 가스로 인한 공정의 위험성도 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 은-합금 와이어를 포함하는 반도체 패키지의 개략적인 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 기판(20), 기판(20) 상에 위치하는 반도체 칩(30), 반도체 칩(30)을 기판(20)과 전기적으로 연결하는 은-합금 와이어(10), 기판(20)의 하부에 부착된 솔더볼(40), 및 반도체 칩(30)과 은-합금 와이어(10)를 밀봉하는 밀봉재(50)를 포함한다. 여기에서, 반도체 패키지(100)는 하나의 반도체 칩(30)을 포함하는 것으로 도시되어 있으나, 복수의 반도체 칩들을 포함하는 경우도 본 발명의 기술적 사상에 포함된다.
기판(20)은 인쇄 회로 기판(printed circuit board, PCB)일 수 있다. 기판(20)은 단일층이거나 또는 그 내부에 배선 패턴들을 포함하는 다층 구조를 포함할 수 있다.
반도체 칩(30)은 반도체 소자(미도시)를 포함할 수 있다. 상기 반도체 소자(미도시)는 DRAM(dynamic random access memory) 소자, SRAM(static random access memory) 소자, 상전이 메모리(phase-change random access memory, PRAM) 소자, 및 플래시(flash) 메모리 소자와 같은 메모리 소자 또는 로직(logic) 소자와 같은 비메모리 소자일 수 있다. 더욱 상세하게는, 상기 반도체 소자는 트랜지스터, 저항 및 배선을 포함할 수 있으며, 반도체 칩(30)은 외부와 전기적으로 연결되도록 외부에 노출된 도전성 패드들(미도시)을 포함할 수 있다. 상기 반도체 칩(30)은 복수 개 적층될 수 있으며, 관통 실리콘 비아(through silicon via, TSV) 기술을 사용하여 서로 전기적으로 연결될 수 있다.
솔더볼(40)은 기판(10)의 하면에 형성되며, 반도체 패키지(100)가 예를 들어, BGA 방식으로 외부 장치(미도시)에 실장되도록 할 수 있다. 또한, 반도체 칩(30)은 솔더볼(40)을 통해 상기 외부 장치와 전기적으로 연결될 수 있다.
몰딩부(50)는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)일 수 있다. 상기 EMC는 에폭시 수지(epoxy resin) 및 열경화성 수지 봉지재로서, 외부의 열, 수분 또는 충격 등으로부터 반도체 칩(30)을 보호할 수 있다.
은 합금 본딩 와이어(10)는 상술한 것과 같은 본 발명에 따른 본딩 와이어이다. 예를 들어, 은-합금 와이어(10)는, 예를 들어, 금(Au)을 5 내지 20 중량% 함유하고, 이리듐(Ir), 팔라듐(Pd) 및 백금(Pt)의 군에서 선택된 1종 이상의 첨가 성분을 0.5 내지 5 중량% 함유하며, 나머지가 은(Ag)으로 이루어질 수 있다. 또는, 은-합금 와이어(10)는, 금(Au)을 5 내지 20 중량% 함유하고, 구리(Cu)를 0.1 내지 2 중량% 함유하며, 나머지가 은(Ag)으로 이루어질 수 있다. 또한, 은-합금 와이어(10)는 0.1 내지 2 중량%의 구리(Cu)와, 0.5 내지 5 중량%의 이리듐(Ir), 팔라듐(Pd) 및 백금(Pt) 중 1종 이상의 첨가 성분을 같이 함유하고, 나머지가 금(Au) 및 은(Ag)으로 이루어질 수 있다. 이 경우, 금(Au)은 5 내지 20 중량% 함유할 수 있다.
본 발명에 따른 합금 본딩 와이어(10)는 질소(N2) 분위기에서 본딩 공정이 수행될 수 있다. 예를 들어, 은(Ag) 와이어 혹은 구리(Cu) 와이어의 경우, 질소(N2) 분위기에서 본딩 공정을 수행하는 경우, FAB이 틸트(tilt)되는 등 FAB 형성이 잘 되지 않아 접합 특성이 저하되는 경향을 보인다. 따라서, 상기 와이어들은 포밍(forming gas)인 N2H2(forming gas) 분위기에서 본딩 공정을 수행하여야 한다. 하지만, 본 발명에 따른 합금 본딩 와이어(10)는 질소(N2) 분위기에서 본딩 공정이 수행할 수 있어서, 공정 비용을 절감할 수 있으며, 가스로 인한 공정의 위험성도 감소시킬 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10: 은-합금 와이어 20: 기판
30: 반도체 칩 40: 솔더볼
50: 밀봉재 100: 반도체 패키지

Claims (2)

  1. 금(Au)을 5 내지 20 중량% 함유하고,
    이리듐(Ir), 팔라듐(Pd) 및 백금(Pt) 중 1종 이상의 첨가 성분을 0.5 내지 5 중량% 함유하며,
    구리(Cu)를 0.1 내지 2 중량% 함유하고,
    나머지는 은(Ag)으로 이루어지며, 프리 에어 볼(free air ball)의 경도가 62 내지 71 Hv인 반도체 패키지용 은-합금 와이어.
  2. 제1항에 따른 반도체 패키지용 은-합금 와이어를 포함하는 반도체 패키지.
KR1020130014979A 2013-02-12 2013-02-12 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지 KR101334282B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130014979A KR101334282B1 (ko) 2013-02-12 2013-02-12 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130014979A KR101334282B1 (ko) 2013-02-12 2013-02-12 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20120003855A Division KR20130139406A (ko) 2012-01-12 2012-01-12 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130083414A KR20130083414A (ko) 2013-07-22
KR101334282B1 true KR101334282B1 (ko) 2013-11-28

Family

ID=48994467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130014979A KR101334282B1 (ko) 2013-02-12 2013-02-12 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101334282B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101582449B1 (ko) * 2013-09-12 2016-01-05 엠케이전자 주식회사 은 합금 본딩 와이어 및 이를 이용한 반도체 장치
KR101687597B1 (ko) * 2015-01-19 2016-12-20 엠케이전자 주식회사 본딩 와이어
KR101687598B1 (ko) * 2015-05-07 2016-12-20 엠케이전자 주식회사 은 합금 본딩 와이어 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275120A (ja) * 1996-04-04 1997-10-21 Nippon Steel Corp 半導体装置
US20090297391A1 (en) * 2008-05-28 2009-12-03 Lee Jun-Der Manufacturing method for a silver alloy bonding wire and products thereof
US20100239456A1 (en) * 2009-03-23 2010-09-23 Lee Jun-Der Composite alloy bonding wire and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275120A (ja) * 1996-04-04 1997-10-21 Nippon Steel Corp 半導体装置
US20090297391A1 (en) * 2008-05-28 2009-12-03 Lee Jun-Der Manufacturing method for a silver alloy bonding wire and products thereof
US20100239456A1 (en) * 2009-03-23 2010-09-23 Lee Jun-Der Composite alloy bonding wire and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130083414A (ko) 2013-07-22

Similar Documents

Publication Publication Date Title
US20120263624A1 (en) Ag-Au-Pd TERNARY ALLOY BONDING WIRE
US20120312428A1 (en) High strength and high elongation ratio of au alloy bonding wire
EP3029167B1 (en) Bonding wire for semiconductor device
JP5840328B1 (ja) 半導体装置用ボンディングワイヤ及びその製造方法
JP4117331B2 (ja) 半導体素子用Ａｕボンディングワイヤ
KR101536554B1 (ko) 본딩용 와이어
JP5362719B2 (ja) 接合構造および電子部品の製造方法
WO2013018238A1 (ja) ボールボンディングワイヤ
KR101905942B1 (ko) 본딩용 와이어
US9972555B2 (en) Semiconductor device and method of manufacturing same
KR101334282B1 (ko) 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지
WO2014137288A1 (en) Palladium coated copper wire for bonding applications
CN101908517B (zh) 键合垫及其制造方法以及键合方法
JP4130843B1 (ja) 高信頼性金合金ボンディングワイヤ及び半導体装置
TW201301417A (zh) 半導體裝置之製造方法
KR20130139406A (ko) 반도체 패키지용 은-합금 와이어 및 이를 포함하는 반도체 패키지
JP2010040944A (ja) 銅絶縁ボンディングワイヤ及びその製造方法
JP5840327B1 (ja) 半導体装置用ボンディングワイヤ及びその製造方法
JP2007258381A (ja) 半導体装置及びその製造方法
TWI415957B (zh) Gold - platinum - palladium alloy lap line
JP2017037924A (ja) 半導体パッケージ
US20080230915A1 (en) SEMICONDUCTOR PACKAGE USING WIRES CONSISTING OF Ag OR Ag ALLOY
TWI525771B (zh) 半導體封裝之含銀合金焊接導線
KR100618052B1 (ko) 반도체 소자 본딩용 금 합금세선
WO2014137287A1 (en) Palladium coated copper wire for bonding applications

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161117

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee