CN101902222B - 自我校正的电流源及使用其的数字模拟转换器及操作方法 - Google Patents
自我校正的电流源及使用其的数字模拟转换器及操作方法 Download PDFInfo
- Publication number
- CN101902222B CN101902222B CN 200910202827 CN200910202827A CN101902222B CN 101902222 B CN101902222 B CN 101902222B CN 200910202827 CN200910202827 CN 200910202827 CN 200910202827 A CN200910202827 A CN 200910202827A CN 101902222 B CN101902222 B CN 101902222B
- Authority
- CN
- China
- Prior art keywords
- control signal
- current unit
- current
- correction
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种背景自我校正的数字模拟转换器被呈现。本发明利用运算放大器输出入端间歇性虚拟短路,使串接具有一等效电阻的电流源及使用该电流源的数字模拟转换器能达到自我校正。前述的数字模拟转换器不需额外的自我校正周期且少量的芯片面积即可达到数字模拟转换的效果,依此,一种紧密而高速的电流操控数字模拟转换器能被实现。
Description
技术领域
本发明为一种自我校正的方法与装置,尤其是关于一种自我校正的电流源及使用该电流源的数据段电流操控数字模拟转换器及其操作方法。
背景技术
自我校正的技巧被广泛运用于数字模拟转换器。一般而言,自我校正的技巧被归类为背景或前景校正。背景校正意味着,当误差被同步校正时,该数字模拟转换器仍正常运作。而前景校正意味着,误差在数字模拟转换器运作前校正。
为了提高数字模拟转换器的线性,许多方法被揭示。例如1997年公告的美国专利5,666,118号以及2003年公告的美国专利6,664,909号。然而该二前案仍存在一些缺点需要克服。该美国专利公开号5,666,118案使用数字机制来修剪数字模拟转换器的误差,并在存储器中储存数字模拟转换器中每个转换单元的误差。然而,该数字机制或许太复杂而需要更多的面积与功耗。美国专利公开号6,664,909案通过修剪在数字模拟转换器中的电流源,来修剪一高分辨率的数字模拟转换器,其限制为不可避免的使用突触晶体管。
缘此,本案的发明人研究出一种自我校正的方法及装置,尤其是有关于一种模拟的自我校正的方法及装置,其系可改善已知技术中数字模拟转换器的校正电路面积大、功耗大或成本高的现状。
发明内容
有鉴于此,本发明提供了一种模拟的自我校正的方法及装置,其可减少电流源及数字模拟转换器自我校正所需的面积与功耗的同时却能增加其线性,并且,该数字模拟转换器的校正能与正常操作同时进行。
为达到上述的目的,本发明提供了一种具校正功能的数字模拟转换装置,包含:多个数字模拟转换的电流单元,该多个数字模拟转换的电流单元包含第一电流单元以及第二电流单元,第一电流单元用来依据控制信号而操作于正常模式以及校正模式的其中之一,第二电流单元亦依据该控制信号而操作于该正常模式以及该校正模式的其中之一;校正电路,当该第一电流单元依据该控制信号操作于该校正模式时,该校正电路校正该第一电流单元所产生的电流,此时该第二电流单元依据该控制信号操作于该正常模式,而该第二电流单元依据该控制信号操作于该校正模式时,该校正电路校正该第二电流单元所产生的电流,此时该第一电流单元依据该控制信号操作于该正常模式;以及控制信号产生电路,耦接该第一电流单元、该第二电流单元以及该校正电路,用来产生该控制信号。
为使贵审查员对于本发明的结构目的和功效有更进一步的了解与认同,兹配合图标范例详细说明如后。
附图说明
图1A为一自我校正电流源的较佳实施例示意图;
图1B为自我校正电流源加入开关的较佳实施例示意图;
图2为又一自我校正电流源的较佳实施例示意图;
图3A为用于本发明的数据段电流操控数字模拟转换器的较佳实施例示意图;
图3B为用于本发明的控制信号产生电路的时序示意图;
图4为另一用于本发明的数据段电流操控数字模拟转换器的较佳实施例示意图;
图5为本发明中一种操作如图3A的数据段电流操控数字模拟转换器的较佳方法实施例示意图;以及
图6为本发明中一种操作如图4的数据段电流操控数字模拟转换器的较佳方法实施例示意图。
[主要元件标号说明]
10a/b,20 自我校正电流源
11a,13a 端点
30,40 数字模拟转换器
101a/b 电流单元
102a/b 校正电流单元
103a/b,203,303,403 差动放大器
201,401 定电流源
301.1~301.m,302 电流源
304 控制信号产生电路
305 校正电路
501~503 步骤
601~603 步骤
CLK11、CLK31 第一时钟
M11a/b、M31 第一晶体管
M12a/b、M32 第二晶体管
M14、M15、M34、M35 参考电流源晶体管
R11a/b、R21、R31、R41 第一电阻
R12、R32 第二电阻
R13a/b、R33 第三电阻
R34、R35 电阻
S11b、S31 第一开关
S12b、S32 第二开关
S13b、S33 第三开关
S34、S35 开关
V11b、V21、V31 基准电压
具体实施方式
图1A展示本发明中一自我校正电流源10a的一较佳实施例。该电流源10a包括:电流单元101a;校正电流单元102a;以及差动放大器103a。该电流单元101a包含:电阻R13a,耦接于电压VDD与一端点13a之间;以及晶体管M13a。该校正电流单元包含:电阻R11a,耦接于电压VDD与一端点11a之间;以及晶体管M11a。由图1A可知,由于电流单元101a的节点13a与校正电流单元102a的节点11a经由该差动放大器103a形成虚拟短路,故端点13a的电压最终会与端点11a的电压实质相等,因此流经该校正电流单元102a的电流IREF与流经该电流单元101a的电流I基本上便不受该晶体管M11a及M13a的长宽比或其threshold电压的误差影响,而是由该电阻R13a与该电阻R11a的比值来决定。
因此,当电阻R13a与电阻R11a相等时,电流单元101a的电流I会等于校正电流单元102a的电流IREF,此时电流单元101a的晶体管M13a的栅极偏压随着端点13a与端点11a的电压实质相等而调整至校正偏压值,该校正偏压值反映电流I等于电流IREF的校正结果。其中,该M11a及M13a的长宽比相等,然而其它长宽比亦可为本发明所采用。
本领域技术人员亦可等比放大或缩小该电阻R13a与电阻R11a的比值并调整与该电阻共同运作的晶体管的长宽比;举例而言,若该电阻R13a与电阻R11a的比值为2∶1,此时,流经该电阻R13a与电阻R11a的电流为1∶2,本领域技术人员自可使该M11a及M13a的长宽比(L/W)为2∶1,此时该M11a及M13a的栅极电压亦相等或接近于相等。图1B展示本发明中一自我校正电流源10b的基本架构,该电流源10b包括:电流单元101b;校正电流单元102b;以及差动放大器103b。为使校正能与正常操作同时进行,本发明于该电流单元101b中进一步加入一多组的开关。
该电流单元101b至少包含第一晶体管M11b,其源极经由第一开关S11b耦合至第二电阻R12b的一端;第二晶体管M12b,其源极经由第二开关S12b耦合至第三电阻R13b的一端;该校正电流单元102b,较佳地,可为该电流单元101b的复制品(Replica)(而该校正电流单元102中晶体管与该电流单元101的长宽比的选择方式于图1A的相关叙述已揭示,在此不再赘述),并进一步包含参考电流源晶体管M14b及M15b,其源极耦合至第一电阻R11b的一端的以为该差动放大器103b的校正基准;该差动放大器103b其输出端经由第三开关S13b耦合至该第二晶体管M12b的栅极且其负输入端间歇性耦合至该第三电阻R13b的一端,其正输入端接受该校正基准电压,使正负输入端虚拟短路;其中,该第一晶体管M11b的栅极耦合至一基准电压V11b且该第一开关S11b由第一时钟CLK11所控制,该第二/三开关S12b/13b由该第一时钟CLK11的反向时钟所控制,而该第一晶体管M11b与该第二晶体管M12b的漏极及源极分别相耦合。
本领域技术人员可以了解,当该第一时钟CLK11及其反向时钟运作时,比如,当该S11b断路而该S12b/13b导通时,该101b进入校正相位,该校正基准电压使该差动放大器103b正负输入端虚拟短路使流经该第一电阻R11b及该第三电阻R13b电流其比值为:R13b/R11b,并通过调整该第二晶体管M12b的栅极电压以达到校正的功能。
而后当该S12b/13b断路而该S11b导通时,即进入一般运作相位,此时该第二晶体管M12b的栅极为断路,该第二晶体管M12b的栅极电压维持在校正相位的电压。当该第二晶体管M12b的栅极因断路漏电,在若干时间后该101b可再进入校正相位使其维持在校正相位的电压。也就是说,除因断路漏电之外,该第一晶体管M11b及该第二晶体管M12b所输出的电流在第一次校正后于校正相位及一般运作相位是相同的。
由本发明的揭示内容亦可推知,一多位(multi-bit)数字模拟转换器可包括多个如101b的电流单元,从该多个电流单元轮流选择其中一个处于校正相位中使得其能不断维持在校正相位的电压,而其它的电流单元则处于一般运作相位。
就校正而言,此时使用图1B本发明中一自我校正电流源10b的该数字模拟转换器的校正电路,除电阻外,只额外需要一个校正电流单元、一差动放大器,以及多组的开关及其对应的控制时钟,相较于先前技术,确能以减少数字模拟转换器自我校正所需的面积与功耗的同时却能因其输出电流与基准电流比为电阻的比值而增加其线性,并且,该数字模拟转换器的校正能与正常操作同时进行。
较佳地,该第一电阻R11b、第二电阻R12b以及第三电阻R13b具有相同电阻值。
较佳地,该第一晶体管M11b以及第二晶体管M12b及该参考电流源晶体管M14b及M15b皆为P型晶体管。
较佳地,该参考电流源晶体管M14b、M15b、第一晶体管M11b以及第二晶体管M12b进一步为迭接以增加其输出阻抗。
图2展示本发明中另一自我校正电流源20的基本架构的较佳实施例。
该电流源20与该电流源10a的差异在于,该电流源20的第一电阻R21直接连接到一定电流源201以产生供差动放大器203正输入端运作的基准电压V21。图2所揭示者与图1B展示者运作原理相同,在此不再赘述。
图3A为一种数据段电流操控数字模拟转换器30的较佳实施例。
该数据段电流操控数字模拟转换器30包括:一多组的M-位MSB数据段电流源301.1~301.m,该MSB数据段电流源301依据温度计码输入信号在该数字模拟转换器输出端产生输出电流;N-位LSB数据段电流源302,该LSB数据段电流源302依据二进制代码输入信号在该数字模拟转换器30的输出端产生输出电流;参考电流源晶体管M34、M35,其源极耦合至第一电阻R31的一端的以为校正基准;第一晶体管M31,用以构成该M-位MSB数据段电流源及该N-位LSB数据段电流源的一部分,其源极经由第一开关S31耦合至第二电阻R32的一端;第二晶体管M32,用以构成该M-位MSB数据段电流源及该N-位LSB数据段电流源的另一部分,其源极经由第二开关S32耦合至第三电阻R33的一端;以及差动放大器303,其输出端经由第三开关S33耦合至该第二晶体管M32的栅极且其负输入端间歇性耦合至该第三电阻R33的一端,其正输入端耦合至该第一电阻R31的一端;其中,该第一晶体管M31与该参考电流源晶体管303的栅极耦合至基准电压V31且该第一开关S31由第一时钟CLK31所控制,该第二/三开关S32/33由该第一时钟CLK31的反向时钟所控制,而该第一晶体管M31与该第二晶体管M32的漏极及源极分别相耦合。
本领域技术人员亦可推知,该数据段电流操控数字模拟转换器30包含控制信号产生电路304,耦接电流源301.1~301.m及302以及校正电路305,该电路304用来依据预设校正顺序(例如依据顺序301.1、301.2...301.m、302)以时钟信号(或数字信号经由查表)分别打开或关闭控制该电流源301.1至301.m以及该电流源302的开关,其相位图进一步详述于图3B。
较佳地,如前所述,可依据该电流源301.1至301.m以及该电流源302轮流以时钟信号分别于不同时间打开或关闭该电流源中的开关以达到于不同时间校正该电流源301.1至301.m及该电流源302的功能。本实施例中,电流源301.1至301.m及302的一较佳实施例如图1B的电流源101b。而在校正进行的同时,无论开关S34/S35的控制时钟如何变化,电阻R34/R35的输出电压运作确实不必因校正而暂停,确已达成本发明所宣称的“背景校正”的功效。
较佳地,该第一电阻R31、第二电阻R32、以及第三电阻R33具有相同电阻值。而该第一电阻R31、第二电阻R32、以及第三电阻R33亦可依该电流操控数字模拟转换器30的需要而变化,而该第一电阻R31、第二电阻R32、以及第三电阻R33相连接的晶体管亦可依使其相连接的晶体管的栅极电压相等或接近于相等的原则去模拟调整。
较佳地,该第一晶体管M31以及第二晶体管M32及该参考电流源晶体管303皆为P型晶体管。
较佳地,该参考电流源晶体管M34,M35、第一晶体管M31以及第二晶体管M32进一步为迭接以增加其输出阻抗。
图3B展示本发明中该电路304用来产生一多组的控制信号的相位图。在时间T1附近的相位(S31.1)为失能disable而相位(S32/3.1)为致能enable,此时电流源301.1因连同该校正电路305为虚拟短路而进入校正,而其它所有电流源301.2~301.m及302因为相位(S31.2-m)为致能enable而相位(S32/3.1)为失能disable,而维持在一般运作或正常模式。
同理,在时间Tm附近的相位(S31.m)为失能disable而相位(S32/3.m)为致能enable,此时电流源301.m因连同该校正电路305为虚拟短路而进入校正,而其它所有电流源维持在一般运作或正常模式。
同理,在时间T0附近的相位时,电流源302因连同该校正电路305为虚拟短路而进入校正,而其它所有电流源维持在一般运作或正常模式。
接着又进入时间T1’依序不断循环即完成本发明的背景校正。
图4展示本发明中一数据段电流操控数字模拟转换器40的较佳实施例。
该数字模拟转换器40与该数字模拟转换器30的差异在于:该数字模拟转换器40中的第一电阻R41直接连接到一定电流源401以产生供差动放大器403正输入端运作的一基准电压。
图5展示本发明中一种操作数据段电流操控数字模拟转换器30的较佳方法实施例,该方法步骤如下:
步骤501:提供一种如图3A所述的数字模拟转换器;
步骤502:在2M-1个循环中轮流校正每一个该数字模拟转换器30中的MSB数据段电流源;
步骤503:在第2M个循环校正该数字模拟转换器30中的所有N位LSB数据段电流源;以及
回到502。
较佳地,图5中的方法,其进一步包括:
在步骤502、503的同时提供至少一组的温度计码输入信号及二进制代码输入信号以操控如图3A所述的数字模拟转换器30的电流输出。
较佳地,图5中的方法,其进一步包括:该所有N位LSB数据段电流源的总和与该参考电流源的差为一LSB数据段电流。
图6展示本发明中一种操作数据段电流操控数字模拟转换器40的较佳方法实施例,该方法步骤如下:
步骤601:提供一种如图4所述的数字模拟转换器;
步骤602:在2M-1个循环中轮流校正每一个该数字模拟转换器40中的MSB数据段电流源;
步骤603:在第2M个循环校正该数字模拟转换器40中的所有N位LSB数据段电流源;以及
回到602。
较佳地,图6中的方法,其进一步包括:
在步骤602、603的同时提供至少一组的温度计码输入信号及二进制代码输入信号以操控如图4所述的数字模拟转换器40的电流输出。
较佳地,图6中的方法,其进一步包括:该所有N位LSB数据段电流源的总和与该参考电流源的差为一LSB数据段电流。
唯以上所述者,仅为本发明的范例实施态样尔,当不能以的限定本发明所实施的范围。即大凡依本发明权利要求范围所作的均等变化与修饰,皆应仍属于本发明权利要求涵盖的范围内,谨请贵审查员明鉴,并祈惠准,是所至祷。
Claims (5)
1.一种具校正功能的数字模拟转换装置,包含:
多个数字模拟转换的电流单元,包含:
第一电流单元,依据控制信号而操作于正常模式以及校正模式的其中之一;以及
第二电流单元,依据该控制信号而操作于该正常模式以及该校正模式的其中之一;
校正电路,当该第一电流单元依据该控制信号操作于该校正模式时,该校正电路校正该第一电流单元所产生的电流,此时该第二电流单元依据该控制信号操作于该正常模式;而该第二电流单元依据该控制信号操作于该校正模式时,该校正电路校正该第二电流单元所产生的电流,此时该第一电流单元依据该控制信号操作于该正常模式;以及
控制信号产生电路,耦接该第一电流单元、该第二电流单元以及该校正电路,用来产生该控制信号,
其中该校正电路包含
参考电流单元,用来产生参考电流;以及
比较单元,当该控制信号控制该第一电流单元操作于该校正模式时,该比较单元依据该参考电流以及该第一电流单元所产生的电流产生一校正信号,该校正信号进而校正该第一电流单元所产生的电流,而当该控制信号控制该第二电流单元操作于该校正模式时,该比较单元依据该参考电流以及该第二电流单元所产生的电流产生另一校正信号,该另一校正信号进而校正该第二电流单元所产生的电流。
2.根据权利要求1所述的具校正功能的数字模拟转换装置,其中该控制信号产生电路产生校正模式控制信号以及正常模式控制信号,该校正模式控制信号控制该第一及第二电流单元操作于该校正模式,该正常模式控制信号控制该第一及第二电流单元操作于该正常模式。
3.根据权利要求2所述的具校正功能的数字模拟转换装置,其中该校正模式控制信号为该正常模式控制信号的反相信号。
4.根据权利要求3所述的具校正功能的数字模拟转换装置,其中该第一电流单元包含第一开关且该第二电流单元包含第二开关,当该第一开关依据该校正模式控制信号耦接该校正电路与该第一电流单元时,该第二开关依据该正常模式控制信号去耦接该校正电路与该第二电流单元,而当该第二开关依据该校正模式控制信号耦接该校正电路与该第二电流单元时,该第一开关依据该正常模式控制信号去耦接该校正电路与该第一电流单元。
5.根据权利要求1所述的具校正功能的数字模拟转换装置,其中该控制信号产生电路进一步包含查表,使该控制信号可经由多位的数字信号转换为时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910202827 CN101902222B (zh) | 2009-05-26 | 2009-05-26 | 自我校正的电流源及使用其的数字模拟转换器及操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910202827 CN101902222B (zh) | 2009-05-26 | 2009-05-26 | 自我校正的电流源及使用其的数字模拟转换器及操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101902222A CN101902222A (zh) | 2010-12-01 |
CN101902222B true CN101902222B (zh) | 2013-07-03 |
Family
ID=43227472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910202827 Active CN101902222B (zh) | 2009-05-26 | 2009-05-26 | 自我校正的电流源及使用其的数字模拟转换器及操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101902222B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI501561B (zh) * | 2014-01-06 | 2015-09-21 | Univ Southern Taiwan Sci & Tec | 數位類比轉換裝置及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157332A (en) * | 1998-05-01 | 2000-12-05 | Ati Technologies, Inc. | Self-calibrating video digital to analog converter |
CN1494219A (zh) * | 2002-10-30 | 2004-05-05 | 联发科技股份有限公司 | 数字模拟转换单元电路 |
CN1499729A (zh) * | 2002-11-08 | 2004-05-26 | 尹登庆 | 电流舵结构的高速高精度数模转换器 |
-
2009
- 2009-05-26 CN CN 200910202827 patent/CN101902222B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157332A (en) * | 1998-05-01 | 2000-12-05 | Ati Technologies, Inc. | Self-calibrating video digital to analog converter |
CN1494219A (zh) * | 2002-10-30 | 2004-05-05 | 联发科技股份有限公司 | 数字模拟转换单元电路 |
CN1499729A (zh) * | 2002-11-08 | 2004-05-26 | 尹登庆 | 电流舵结构的高速高精度数模转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN101902222A (zh) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8179295B2 (en) | Self-calibrated current source and DAC using the same and operation method thereof | |
US6906653B2 (en) | Digital to analog converter with a weighted capacitive circuit | |
TW594634B (en) | Data driver | |
US8089388B2 (en) | Folding analog-to-digital converter | |
CN105210298B (zh) | 多串数模转换器 | |
JP5835005B2 (ja) | D/a変換器 | |
US20020180685A1 (en) | Amplifier circuit and liquid-crystal display unit using the same | |
US8723712B1 (en) | Digital to analog converter with current steering source for reduced glitch energy error | |
CN102843136A (zh) | 一种高速高精度大范围低功耗动态比较器失调校正方法 | |
US20130027235A1 (en) | Self-Calibrated DAC with Reduced Glitch Mapping | |
US7541844B2 (en) | Current weighted voltage interpolation buffer | |
US5909187A (en) | Current steering circuit for a digital-to-analog converter | |
CN100521545C (zh) | 采用3级折叠内插结构的模数转换器 | |
CN105139803A (zh) | Amoled列驱动电路及其驱动方法 | |
CN102315850A (zh) | 具有可变分辨率的单级循环模数转换器中的电流降低 | |
US20100164777A1 (en) | Digital-to-analog converter | |
CN101902222B (zh) | 自我校正的电流源及使用其的数字模拟转换器及操作方法 | |
US6621432B1 (en) | Digital to differential converters and digital to analog converters using the same | |
US10862495B1 (en) | Glitch free current mode analog to digital converters for artificial intelligence | |
US10833692B1 (en) | Small low glitch current mode analog to digital converters for artificial intelligence | |
CN100476680C (zh) | 自动换档的电流镜 | |
US6906588B2 (en) | Variable-gain differential input and output amplifier | |
CN115842554A (zh) | 一种逐次逼近型模数转换器 | |
CN107888184B (zh) | 单端转差分电路及其构成的缓冲器电路和采样保持电路 | |
JP2573427B2 (ja) | D/aコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |