CN101895274A - 数字滤波电路及其滤波方法、耗材芯片 - Google Patents

Abstract

本发明提供一种数字滤波电路及其滤波方法、耗材芯片，该滤波电路包括延时单元，其具有多个的缓冲器，缓冲器的总延时时间短于输入信号的一比特数据传送时间，并设有多于一个的奇数个输出端子，相邻的两个输出端子之间具有至少一个缓冲器，一比较单元与输出端子连接，接收延时单元输出的多个延时信号，对收的多个延时信号进行比较，并输出相同个数较多的延时信号。该滤波方法包括输入信号经过延时单元的缓冲器后，经多个输出端子输出，多个输出端子输出具有时间间隔的奇数个延时信号；比较单元接收输出端子输出的延时信号后，判断比较并输出相同个数较多的延时信号。本发明可将二进制信号中的干扰信号过滤，并且结构简单，容易实现，且工作稳定。

Description

数字滤波电路及其滤波方法、耗材芯片

技术领域

本发明涉及一种数字滤波电路，尤其是对二进制信号进行滤波的滤波电路以及应用这种滤波电路的滤波方法，并涉及使用上述数字滤波电路的耗材芯片。

背景技术

电子设备，如计算机、手机、MP3播放器、打印机等，均集成大量的芯片，芯片与芯片之间往往需要进行数据交换，例如喷墨打印机本体与安装在喷墨打印机本体上墨盒的芯片需要进行通讯，喷墨打印机本体内的芯片将信息，包括墨盒内墨水余量信息等写入到墨盒芯片中。

参见图1，现有的墨盒芯片具有一块基板30，基板30上设有一个集成电子模块31，并设有作为通讯单元的多个电触点32，用于与喷墨打印机本体进行通讯。集成电子模块31包括有控制器、存储器等，用于存储墨盒相关的信息，包括墨盒生产厂家、墨盒内存储墨水的颜色以及墨水余量等。

集成电子模块31与喷墨打印机本体之间交换的数据是二进制数据，即喷墨打印机本体及集成电子模块31所发送的数据是由“1”和“0”的不同组合所构成，而“1”和“0”分别使用高电平信号与低电平信号表示。另一方面，基板30上通常会集成其他的电子模块，如检测电路等，某一电子模块工作时，基板30上的导电介质往往对集成电子模块31产生强烈的电磁干扰，此外，喷墨打印机工作时也会对集成电子模块31产生较强的电磁干扰，这必然导致墨盒芯片与喷墨打印机本体之间传送的二进制信号受到干扰。

类似地，激光打印机与碳粉盒芯片之间的通讯也会受到电磁干扰的影响，影响激光打印机与碳粉盒芯片之间的通讯稳定性。

参见图2，图中示出了墨盒芯片传送的二进制信号受到电磁干扰的波形，即，在信号波形中夹杂着一些“毛刺”35，即干扰信号，如在高电平信号传送的时候产生瞬间的低电平信号，或在低电平信号传送期间产生瞬间的高电平信号。并且，这些干扰信号存在时间极短，往往只有几纳秒时间，远低于正常工作信号的工作频率。干扰信号会对芯片的数据传送造成极大的干扰，使接收信号的芯片往往无法正确判断所接收信号所表示的数据。

因此，现有的一些墨盒芯片使用模拟电路实现滤波，但模拟滤波电路通常较为复杂，使用的元器件较多，并且模拟滤波电路工作不稳定。此外，若使用数字编程器，如FPGA编程来实现模拟滤波电路则更为复杂，且增加了开发难度。因此，现有的芯片均未能有效地解决“毛刺”问题，人们希望使用简单的电路及方法来实现二进制信号的滤波。

发明内容

本发明的主要目的是提供一种结构简单且工作稳定的数字滤波电路。

本发明的另一目的是提供一种有效过滤二进制信号中干扰信号的数字滤波方法。

本发明的再一目的是提供一种与打印机之间通讯稳定的耗材芯片。

为实现上述的主要目的，本发明提供的数字滤波电路包括接收二进制的输入信号的延时单元，具有二个或二个以上串联连接的缓冲器，并设有多于一个的奇数个输出端子，多个输出端子中的二个设置于延时单元的起止两端，相邻的两个输出端子之间具有至少一个缓冲器，且多个缓冲器的总延时时间短于或等于输入信号的一比特数据传送时间，一比较单元与输出端子连接的，用于接收延时单元输出的奇数个延时信号，对所接收的奇数个延时信号进行比较，并输出相同个数较多的延时信号。

由上述方案可见，由于干扰信号的持续时间较短，延时单元对输入信号进行延时后获得的多个延时信号受到干扰的个数较少，比较单元通过比较后，相同个数较多的延时信号为正常工作信号的几率较高，相同个数较多的延时信号为干扰信号的几率极低，因此将相同个数较多的延时信号输出，可有效地将干扰信号过滤。

并且，使用数字滤波方式将干扰信号过滤，其工作稳定性较高，且结构简单，生产成本较低。

一个优选的方案是，每一缓冲器的延时时间等于或长于干扰信号的持续时间。这样，每一干扰信号不会被两个输出端子输出，能确保多个输出端子输出的延时信号相同个数较多的是正常工作信号。

进一步的方案是，比较单元具有与输出端子数量相等的异或门及与异或门数量相等的选择器，每一异或门的输出端连接至一个选择器的一个输入端，且多个选择器依次串联连接。

由此可见，数字滤波电路使用异或门判断两个输出端子的延时信号是否相同，通过多个异或门对多个延时信号进行两两对比判断，从而筛选相同个数较多的延时信号并输出。

为实现上述的另一目的，本发明提供上述数字滤波电路的工作方法，包括输入信号经过延时单元的缓冲器后，经奇数个输出端子输出，奇数个输出端子输出具有时间间隔的奇数个延时信号；比较单元接收奇数个输出端子输出的延时信号后，判断比较并输出相同个数较多的延时信号。

由上述方案可见，数字滤波电路将输入的信号经过多次的延时处理形成具有时间间隔的多个延时信号，并对延时信号进行筛选，从而选择相同个数较多的信号作为工作信号并输出，可有效地将干扰信号过滤，确保芯片的通讯质量。

为实现上述的再一目的，本发明提供的耗材芯片包括基板，基板上至少一个集成电路模块以及通讯单元，其中，集成电路模块具有数字滤波电路，数字滤波电路具有接收二进制的输入信号的延时单元，具有二个或二个以上串联连接的缓冲器，并设有多于一个的奇数个输出端子，多个输出端子中的二个设置于延时单元的起止两端，相邻的两个输出端子之间具有至少一个缓冲器，且多个缓冲器的总延时时间短于或等于输入信号的一比特数据传送时间，一比较单元与输出端子连接的，用于接收延时单元输出的奇数个延时信号，对所接收的奇数个延时信号进行比较，并输出相同个数较多的延时信号。

由此可见，耗材芯片的集成电子模块内设有数字滤波电路，数字滤波电路能将持续时间较短的干扰信号从二进制信号中过滤，从而确保耗材芯片与打印机之间的通讯稳定性。

附图说明

图1是现有一种耗材芯片的结构示意图。

图2是带有干扰信号的二进制信号波形图。

图3是本发明数字滤波电路第一实施例的电路图。

图4是本发明数字滤波方法第二实施例的流程图。

以下结合附图及实施例对本发明作进一步说明。

具体实施方式

数字滤波电路及数字滤波方法第一实施例。

参见图3，本实施例的数字滤波电路由延时单元10以及比较单元20组成，延时单元10包括有两组缓冲器，第一组缓冲器由缓冲器BUF1与BUF2组成，第二组缓冲器由缓冲器BUF3与BUF4组成。缓冲器对输入的信号有延时作用，即输入信号经过缓冲器组后，得到时间滞后的延时信号。当然，四个缓冲器的总延时时间应该短于或等于输入信号的一比特数据传送时间，并且每一缓冲器的延时时间等于或长于一个干扰信号的持续时间。一个干扰信号的持续时间可通过对输入信号的测试，根据干拢信号产生的持续时长加以统计，结合期望的滤波精度要求后获得，也可以根据经验值设定。

延时单元10具有三个输出端子，分别是输出端子A、B、C，其中输出端子A也是接收输入信号的输入端子，其位于延时单元10的起始端，输出端子C位于延时单元10的末端。第一组缓冲器设置在输出端子A与B之间，第二组缓冲器设置在输出端子B与C之间，输入信号经过输出端子A后将经过第一组缓冲器后传送至输出端子B，然后再经过第二组缓冲器后传送至输出端子C。

因此，输出端子A、B、C输出的延时信号是具有时间间隔的。假设每一缓冲器的延时时间为1纳秒，则输出端子A输出的延时信号与输出端子B输出的延时信号具有2纳秒的时间间隔，输出端子B输出的延时信号与输出端子C输出的延时信号也具有2纳秒的时间间隔。对于本实施例来说，输入信号的一比特数据传送时间为4纳秒以上，所以，本实施例延时单元的延时总长选取4纳秒，可见，同一时刻下，三个输出端子A、B、C分别输出输入信号在三个不同时刻下的信号的值。

三个输出端子A、B、C输出的延时信号输出至比较单元20，比较单元20内设有三个异或门，分别是异或门XOR1、XOR2以及XOR3，并设有三个选择器，分别是选择器SEL1、SEL2以及SEL3，每一选择器均与一个异或门对应，如选择器SEL1与异或门XOR1对应，选择器SEL2与异或门XOR2对应，选择器SEL3与异或门XOR3对应，每一异或门的输出端连接至相对应选择器的选择控制输入端。

异或门XOR1的两个输入端子连接至输出端子A与输出端子C，对输出端子A、C输出的延时信号进行异或运算，当输出端子A输出的延时信号与输出端子C输出的延时信号相同时，异或门XOR1输出低电平信号，即为“0”，若输出端子A输出的延时信号与输出端子C输出的延时信号不同，异或门XOR1输出高电平信号，即为“1”。异或门XOR1将延时信号经过运算后，将运算结果输出至选择器SEL1的选择控制输入端SEL11。

选择器SEL1还具有两个信号输入端，其中一个信号输入端与输出端子C连接，接收输出端子C输出的延时信号，另一个信号输入端接地，输入低电平信号。当选择控制输入端SEL11为低电平时，选择器SEL1输出第一个信号输入端的信号，即输出端子C输出的延时信号，当选择控制输入端SEL11为高电平时，选择器SEL1输出另一个信号输入端的信号，即低电平信号。

异或门XOR2的两个输入端分别连接至输出端子A与输出端子B，对输出端子A、B输出的延时信号进行异或运算。异或门XOR2的输出端与选择器SEL2的选择控制输入端SEL21连接，向选择器SEL2输出运算结果。

选择器SEL2的两个信号输入端分别连接选择器SEL1的输出端OUT1及输出端子A，当选择控制输入端SEL21为高电平时，将输出端OUT1的信号输出，若选择控制输入端SEL21为低电平时，将输出端子A的延时信号输出。

异或门XOR3的两个输入端分别连接至输出端子B与输出端子C，对输出端子B、C输出的延时信号进行异或运算。异或门XOR3的输出端与选择器SEL3的选择控制输入端SEL31连接，向选择器SEL3输出运算结果。

选择器SEL3的两个信号输入端分别连接选择器SEL2的输出端OUT2及输出端子C，当选择控制输入端SEL31为高电平时，将输出端OUT2的信号输出，若选择控制输入端SEL31为低电平时，将输出端子C的延时信号输出。

若三个输出端子A、B、C输出的延时信号相同，则数字滤波电路将给出输入信号没有收到干扰的判断，异或门XOR3接收的输出端子B、C的延时信号相同，异或门XOR3输出低电平信号，选择器SEL3将输出端子C的延时信号输出。

若输出端子A输出的延时信号与输出端子B、C输出的延时信号不同，表示输出端子A输出的延时信号所代表的输入信号是干扰信号。此时，异或门XOR3输出为低电平信号，选择器SEL3将输出端子C的延时信号输出，也就是输出相同个数较多的延时信号，这样，就将干扰信号滤除。

若输出端子B输出的延时信号与输出端子A、C输出的延时信号不相同，表示输出端子B输出的延时信号所代表的输入信号是干扰信号。此时异或门XOR3输出的信号为高电平信号，选择器SEL3的输出端OUT3输出选择器SEL2输出的信号。

由于异或门XOR2对输出端子B、C输出的延时信号进行异或运算，异或门XOR2输出的也是高电平信号，选择器SEL2输出选择器SEL1输出的信号。

异或门XOR1对输出端子A、C输出的延时信号进行异或运算，其输出低电平信号，因此选择器SEL1输出的信号为输出端子C的延时信号，因此选择器SEL3的输出端OUT3将输出端子C的延时信号输出，从而将输出端子B输出的延时信号所代表的受到干扰的输入信号过滤掉。

若输出端子C输出的延时信号受到干扰，其输出的延时信号与输出端子A、B输出的延时信号不同。此时，异或门XOR3输出高电平信号，选择器SEL3输出选择器SEL2输出的信号。

由于异或门XOR2对输出端子A、B输出的延时信号进行异或运算，其输出低电平信号，选择器SEL2输出的信号为输出端子A输出的延时信号。可见，选择器SEL3输出端OUT3输出的信号为输出端子A输出的延时信号，从而将输出端子C输出的延时信号过滤掉。

由于外部输入的信号为二进制信号，只有“1”与“0”两种状态，且干扰信号的持续时间往往较短，一般只有几纳秒，因此延时单元10三个输出端子输出的三个延时信号中相同的即为正常工作信号，不同的即判断为干扰信号。

通过比较单元20的判断比较，可有效地将干扰信号过滤，比较单元20输出的为不带干扰信号的二进制信号，可供芯片使用。

当然，实际使用时，可根据干扰信号持续时间长短设置每一组缓冲器的数量以选择不同的延时时间，以将干扰信号过滤并且不会对正常工作信号造成影响。

数字滤波电路及数字滤波方法第二实施例。

本实施例的数字滤波电路具有延时单元以及比较单元，其中延时单元与第一实施例的延时单元相同，其具有多组缓冲器，并具有三个输出端子A、B、C，分别输出三个具有时间间隔的延时信号，不再赘述。

本实施例的比较单元为软件程序模块，其对所接收的三个延时信号进行判断比较，并输出相同的信号。本实施例数字滤波方法流程如图4所示。

首先，延时模块执行步骤S1，接收输入信号，然后通过缓冲器将输入信号进行延时处理，输出三个具有时间间隔的延时信号，即执行步骤S2。

比较单元接收到三个延时信号后，执行步骤S3，判断输出端子A输出的延时信号是否与输出端子B输出的延时信号相同，如相同，则执行步骤S4，将输出端子A输出的延时信号输出，否者执行步骤S5。

步骤S5中，比较器判断输出端子A与输出端子C输出的延时信号是否相同，若相同，则执行步骤S6，将输出端子A输出的延时信号输出，否者执行步骤S7，比较器进一步判断输出端子B与输出端子C输出的延时信号是否相同，若相同则执行步骤S8，将输出端子B输出的延时信号输出。

这样，比较器将干扰信号屏蔽，只输出相同的延时信号，从而实现将持续时间较短的干扰信号过滤。并且，数字滤波电路使用的元器件较少，结构简单，易于实现。并且，相对于模拟的滤波电路，数字滤波电路工作稳定性较好，能确保下一级芯片接收无干扰的二进制信号。

耗材芯片实施例。

本发明的耗材芯片是墨盒芯片或者碳粉盒芯片，其具有基板，基板上设有电触点或者线圈等通讯单元，并设有集成电子模块，集成电子模块内设有如上述的数字滤波电路，对所接收的二进制信号进行滤波，确保耗材芯片与打印机之间的通讯稳定性。

当然，上述实施例仅是本发明较佳的实施方案，实际应用时还可以有更多的变化，例如，延时单元设置五个或七个等奇数个输出端子，输出具有相等或不相等时间间隔的延时信号，比较器则比较判断并输出相同个数较多的延时信号；或者，使用同或门替代异或门与选择器连接等，这些改变同样可以实现本发明的目的。

最后需要强调的是，本发明不限于上述实施方式，如输出端子数量的改变、比较器实现形式的改变等变化也应该包括在本发明权利要求的保护范围内。

Claims (9)

1.数字滤波电路，其特征在于：包括

延时单元，其接收二进制的输入信号，所述延时单元具有二个或二个以上串联的缓冲器，并设有多于一个的奇数个输出端子，多个所述输出端子中的二个设置于所述延时单元的起止两端，相邻的两个所述输出端子之间具有至少一个所述缓冲器，且多个所述缓冲器的总延时时间短于或等于所述输入信号的一比特数据传送时间；

与所述输出端子连接的比较单元，用于接收所述延时单元输出的奇数个延时信号并进行比较，所述比较单元输出相同个数较多的延时信号。

2.根据权利要求1所述的数字滤波电路，其特征在于：

每一所述缓冲器的延时时间等于或长于干扰信号的持续时间。

3.根据权利要求1或2所述的数字滤波电路，其特征在于：

所述比较单元具有与所述输出端子数量相等的异或门及与所述异或门数量相等的选择器，每一所述异或门的输出端连接至一个所述选择器的一个输入端，且多个所述选择器依次串联连接。

4.根据权利要求3所述的数字滤波电路，其特征在于：

每一所述选择器具有一个选择控制输入端，与所述异或门的输出端连接的所述选择器的输入端为所述选择控制输入端。

5.根据权利要求3所述的数字滤波电路，其特征在于：

一个所述选择器的输出端连接至下一选择器的另一输入端。

6.应用如权利要求1所述数字滤波电路的数字滤波方法，其特征在于：包括

输入信号经过所述延时单元的所述缓冲器后，经奇数个所述输出端子输出，奇数个所述输出端子输出具有时间间隔的多个延时信号；

所述比较单元接收奇数个所述输出端子输出的延时信号后，判断比较并输出相同个数较多的延时信号。

7.耗材芯片，包括

基板，所述基板上至少一个集成电路模块以及通讯单元，

其特征在于：

所述集成电路模块具有数字滤波电路，所述数字滤波电路包括

延时单元，其接收二进制的输入信号，所述延时单元具有二个或二个以上串联的缓冲器，并设有多于一个的奇数个输出端子，奇数个所述输出端子中的二个设置于所述延时单元的起止两端，相邻的两个所述输出端子之间具有至少一个所述缓冲器，且多个所述缓冲器的总延时时间短于或等于所述输入信号的一比特数据传送时间；

与所述输出端子连接的比较单元，用于接收所述延时单元输出的奇数个延时信号，对所接收的奇数个所述延时信号进行比较，并输出相同个数较多的延时信号。

8.根据权利要求7所述的耗材芯片，其特征在于：

每一所述缓冲器的延时时间等于或长于干扰信号的持续时间。

9.根据权利要求1或2所述的耗材芯片，其特征在于：

所述比较单元具有与所述输出端子数量相等的异或门及与所述异或门数量相等的选择器，每一所述异或门的输出端连接至一个所述选择器的一个输入端，且多个所述选择器依次串联连接。

Images