CN101877309A - 提高4H-SiC基面位错转化率的外延方法 - Google Patents

提高4H-SiC基面位错转化率的外延方法 Download PDF

Info

Publication number
CN101877309A
CN101877309A CN200910218656XA CN200910218656A CN101877309A CN 101877309 A CN101877309 A CN 101877309A CN 200910218656X A CN200910218656X A CN 200910218656XA CN 200910218656 A CN200910218656 A CN 200910218656A CN 101877309 A CN101877309 A CN 101877309A
Authority
CN
China
Prior art keywords
sic
etching
temperature
basal plane
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910218656XA
Other languages
English (en)
Other versions
CN101877309B (zh
Inventor
苗瑞霞
张玉明
汤晓艳
张义门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Semiconductor Pioneer Technology Center Co ltd
Shaanxi Xi'an Electronic Large Assets Management Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN200910218656XA priority Critical patent/CN101877309B/zh
Publication of CN101877309A publication Critical patent/CN101877309A/zh
Application granted granted Critical
Publication of CN101877309B publication Critical patent/CN101877309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种提高4H-SiC基面位错转化率的外延方法。主要解决利用刻蚀的方法使基面位错转化成刃型位错时转化率不高的问题。其方法是:(1)用KOH对4H-SiC衬底进行刻蚀,刻蚀温度为480℃~520℃,刻蚀时间为10~20min;(2)对刻蚀后的4H-SiC衬底进行表面清洁处理;(3)将表面清洁处理后的4H-SiC样品放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度至1400~1500℃,同时通入流量为20~50l/min的氢气,保持5min,再通入流量为8~15ml/min丙烷,升温至1580~1600℃,在压力为80~100mbar下保持30~50分钟;(4)在保持压力不变的条件下降温至1550±5℃时,通入硅烷进行外延生长。本发明可应用于4H-SiC同质外延材料的制作。

Description

提高4H-SiC基面位错转化率的外延方法
技术领域
本发明属于微电子技术领域,涉及半导体材料的制作,具体地说是使碳化硅晶体中缺陷最小化的一种改进的外延方法,可用于半导体器件的材料制作。
背景技术
碳化硅SiC由于其禁带宽度大、击穿电场高、热稳定性好、电子迁移率高和电子饱和漂移速度大等特性而成为制作各种耐高温的高频大功率器件的极具潜力的半导体材料,应用于硅器件难以胜任的场合。随着SiC外延生长技术的发展,晶片微管缺陷下降到1/cm2,这成为SiC高频功率器件发展的最大契机。目前,SiC外延生长技术的主要问题是外延层中高密度的缺陷。主要包括螺旋位错、刃型位错和基面位错等,其密度分别为104,104~105,104~105/cm2。其中基面位错对双极功率器件的影响较为严重。如:PiN二极管在正向导通模式下长期工作会导致正向电压降漂移,从而严重影响了器件的稳定性。而正向电压降漂移来自于衬底上的基面位错从SiC衬底向外延层的延伸。当器件工作于双极导通模式时,基面位错为堆垛层错的生长提供了成核位,基面位错转变为堆垛层错。在阻挡层中进一步扩展的堆垛层错将俘获载流子并显著的增加器件的电阻,导致器件正向电压漂移。因此,基面位错成了严重影响器件可靠性的重要因素。为了进一步提高器件的可靠性,就必须降低或消除基面位错。
目前降低外延层中的基面位错密度的方法主要采用刻蚀法:根据位错延伸和转化的机理,利用刻蚀的方法可以使基面位错转化成刃型位错。该方法是:先对衬底进行非选择性刻蚀;再利用KOH熔液对衬底表面进行选择性刻蚀,刻蚀坑侧面结构如图2所示;接着生长外延层,并对生长表面进行抛光;然后依次进行二次非选择性刻蚀、二次选择性刻蚀和二次生长。虽然这种方法能够实现基面位错向刃型位错的转化,但是这种方法存在以下不足:
(1)由于在刻蚀坑内有横向生长和阶梯流生长两种生长方式,当横向生长占优时,基面位错的转化率就会提高,使得基面位错密度降低,从而提高器件的可靠性;而当阶梯流方向生长占优时,就会使基面位错的转化率降低,使得产生于衬底的基面位错继续延伸到外延层中,降低器件的可靠性;
(2)由于微观的生长机理尚不清楚,刻蚀坑内的任何一种生长方式在工艺上目前还不容易控制;
(3)由于在二次刻蚀前需要进行抛光,故会引入更多的其他缺陷。
发明内容
本发明的目的在于避免上述已有技术的不足,提出一种在工艺上易于控制的提高4H-SiC基面位错转化率的方法,以阻止基面位错继续延伸和其他缺陷的产生,提高PiN二极管的可靠性。
实现本发明的目的技术关键是对外延生长工艺进行改进,优化生长参数,在刻蚀的基础上通过提高温度,通入丙烷,在刻蚀坑内生长出富碳的薄膜结构,使薄膜在后续的外延生长中阻止刻蚀坑内阶梯流的生长,从而进一步提高基面位错的转化率。其具体实现步骤包括如下:
(1)用KOH对4H-SiC衬底进行刻蚀,刻蚀温度为480℃~520℃,刻蚀时间为10~20min;
(2)对刻蚀后的4H-SiC衬底进行表面清洁处理;
(3)将表面清洁处理后的4H-SiC样品放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度至1400~1500℃,同时通入流量为20~50l/min的氢气,保持5min;再通入流量为8~15ml/min丙烷,升温至1580~1600℃,在压力为80~100mbar下保持30~50分钟;
(4)在保持压力不变的条件下降温至1550±5℃时,通入硅烷进行外延生长。
本发明具有如下优点:
1.由于本发明在通入氢气和外延生长之间通入了流量为8~15ml/min的丙烷,并在温度为1580~1600℃,压力为80~100mbar下保持30~50分钟,阻止了刻蚀坑内阶梯流的生长方式,使横向生长成为优先生长的方式,从而提高了基面位错的转化率。
2.由于本发明是在一次刻蚀后进行的生长外延,避免了二次刻蚀以及二次抛光等工艺,因此简化了工艺,缩短了器件材料的制备周期。
附图说明
图1是本发明的4H-SiC基面位错转化率的外延工艺流程图
图2是现有刻蚀坑示意图。
具体实施方式
本发明采用的4H-SiC衬底来自SiCrstal公司,主要参数如下:掺杂类型为n型,掺杂浓度3×1018/cm3,样品直径5.08cm,偏离主轴角度8°,厚度(380±30)μm。
参照图1,本发明利用所述4H-SiC衬底,给出提高其基面位错转化率的外延方法的以下三个实施例。
实施例1,实现步骤如下:
步骤一,用KOH对衬底进行刻蚀,刻蚀温度为480℃,刻蚀时间为20min,刻蚀后的结构如图2所示。
步骤二,用乙醇清洗刻蚀后的衬底表面进行第一次清洗,以去除有机物;用HF对刻蚀后的衬底表面进行第二次清洗,以去除离子型和原子型杂质;用高纯水进行第三次表面清洗,以保证衬底表面洁净,最后将表面水分烘干。
步骤三,将清洗后的4H-SiC衬底放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度,同时通入流量为201/min的氢气,升温至1400℃,保持5min,再通入流量为8ml/min丙烷,升温至1580℃,在压力为80mbar下保持50分钟。
步骤四,保持压力不变降温至4H-SiC生长温度1545℃时,通入硅烷进行外延生长。
实施例2,实现步骤如下:
步骤一,用KOH对衬底进行刻蚀,刻蚀温度为520℃,刻蚀时间为10min。
步骤二,用乙醇清洗刻蚀后的衬底表面进行第一次清洗,以去除有机物;用HF对刻蚀后的衬底表面进行第二次清洗,以去除离子型和原子型杂质;用高纯水进行第三次表面清洗,以保证衬底表面洁净,最后将表面水分烘干。
步骤三,将清洗后的4H-SiC衬底放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度,同时通入流量为50l/min的氢气,升温至1500℃,保持5min,再通入流量为15ml/min丙烷,升温至1600℃,在压力为100mbar下保持30分钟。
步骤四,保持压力不变,使4H-SiC衬底降温至生长温度1555℃时,通入硅烷进行外延生长。
实施例3,实现步骤如下:
步骤一,用KOH对衬底进行刻蚀,刻蚀温度为490℃,刻蚀时间为15min。
步骤二,用乙醇清洗刻蚀后的衬底表面进行第一次清洗,以去除有机物;用HF对刻蚀后的衬底表面进行第二次清洗,以去除离子型和原子型杂质;用高纯水进行第三次表面清洗,以保证衬底表面洁净,最后将表面水分烘干。
步骤三,将清洗后的4H-SiC衬底放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度,同时通入流量为30l/min的氢气,升温至1450℃,保持5min,再通入流量为10ml/min丙烷,升温至1590℃,在压力为90mbar下保持45分钟。
步骤四,保持压力不变,使4H-SiC衬底降温至生长温度1550℃时,通入硅烷进行外延生长。

Claims (2)

1.一种提高4H-SiC基面位错转化率的外延方法,包括如下步骤:
(1)用KOH对4H-SiC衬底进行刻蚀,刻蚀温度为480℃~520℃,刻蚀时间为10~20min;
(2)对刻蚀后的4H-SiC衬底进行表面清洁处理;
(3)将表面清洁处理后的4H-SiC样品放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度至1400~1500℃,,同时通入流量为20~50l/min的氢气,保持5min,再通入流量为8~15ml/min丙烷,升温至1580~1600℃,在压力为80~100mbar下保持30~50分钟;
(4)在保持压力不变的条件下降温至1550±5℃时,通入硅烷进行外延生长。
2.一种提高4H-SiC基面位错转化率的外延方法,包括如下步骤:
1)对衬底进行KOH刻蚀,刻蚀温度为500℃,刻蚀时间为15min;
2)对刻蚀后的4H-SiC衬底进行表面清洁处理;
3)将表面清洁处理后的4H-SiC样品放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度至1450℃,同时通入流量为30l/min的氢气,保持5min,再通入流量为10ml/min丙烷,升温至1580℃,在压力为90mbar下保持45分钟;
4)在保持压力不变的条件下降温至1550℃时,通入硅烷进行外延生长。
CN200910218656XA 2009-10-30 2009-10-30 提高4H-SiC基面位错转化率的外延方法 Active CN101877309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910218656XA CN101877309B (zh) 2009-10-30 2009-10-30 提高4H-SiC基面位错转化率的外延方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910218656XA CN101877309B (zh) 2009-10-30 2009-10-30 提高4H-SiC基面位错转化率的外延方法

Publications (2)

Publication Number Publication Date
CN101877309A true CN101877309A (zh) 2010-11-03
CN101877309B CN101877309B (zh) 2011-09-21

Family

ID=43019831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910218656XA Active CN101877309B (zh) 2009-10-30 2009-10-30 提高4H-SiC基面位错转化率的外延方法

Country Status (1)

Country Link
CN (1) CN101877309B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104018216A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长系统
CN104018217A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长方法
CN104078331A (zh) * 2013-03-26 2014-10-01 三菱电机株式会社 单晶4H-SiC衬底及其制造方法
CN105140111A (zh) * 2015-08-11 2015-12-09 中国科学院半导体研究所 消除碳化硅外延面穿通缺陷的方法
CN105354352A (zh) * 2015-09-25 2016-02-24 国网智能电网研究院 一种4H-SiC材料8°偏角三维原子结构模型及其构建方法和应用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
EP1739726A4 (en) * 2004-03-26 2009-08-26 Kansai Electric Power Co BIPOLAR SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
CN101281862B (zh) * 2007-04-05 2011-09-07 中国科学院半导体研究所 基于氮化铝缓冲层的硅基3c-碳化硅异质外延生长方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078331A (zh) * 2013-03-26 2014-10-01 三菱电机株式会社 单晶4H-SiC衬底及其制造方法
CN104078331B (zh) * 2013-03-26 2017-03-01 三菱电机株式会社 单晶4H‑SiC衬底及其制造方法
CN104018216A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长系统
CN104018217A (zh) * 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长方法
CN105140111A (zh) * 2015-08-11 2015-12-09 中国科学院半导体研究所 消除碳化硅外延面穿通缺陷的方法
CN105354352A (zh) * 2015-09-25 2016-02-24 国网智能电网研究院 一种4H-SiC材料8°偏角三维原子结构模型及其构建方法和应用
CN105354352B (zh) * 2015-09-25 2019-06-21 国网智能电网研究院 一种4H-SiC材料8°偏角三维原子结构模型及其构建方法和应用

Also Published As

Publication number Publication date
CN101877309B (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
JP5458509B2 (ja) 炭化珪素半導体基板
CN103199008A (zh) 零偏4H-SiC衬底上的同质外延方法
CN101877309B (zh) 提高4H-SiC基面位错转化率的外延方法
CN102610500B (zh) N型重掺杂碳化硅薄膜外延制备方法
US9752254B2 (en) Method for manufacturing a single-crystal 4H—SiC substrate
CN106711022B (zh) 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP6448419B2 (ja) 炭化珪素単結晶エピタキシャルウェハの製造方法
CN103422164A (zh) 一种N型4H-SiC同质外延掺杂控制方法
CN102473594A (zh) 制造碳化硅衬底的方法和碳化硅衬底
CN101381891B (zh) 一种制备MgZnO单晶薄膜的方法
CN104882366A (zh) 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
CN102286777B (zh) 氢化物气相外延生长GaN单晶用的H3PO4腐蚀籽晶及其制备方法
CN111005068A (zh) 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
CN105762061B (zh) 一种氮化物的外延生长方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN102017080B (zh) 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片
JP2006253617A (ja) SiC半導体およびその製造方法
CN103081062A (zh) 化合物半导体的制造方法
WO2022163052A1 (ja) SiCエピタキシャルウェハの製造装置、及びSiCエピタキシャルウェハの製造方法
CN113089091A (zh) 氮化硼模板及其制备方法
CN113078205A (zh) 基于Al-N共掺的SiC外延结构及其制备方法
CN102016135B (zh) 制造Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底以及外延晶片
JP2005317670A (ja) (100)配向した立方晶炭化珪素結晶膜の作製方法
CN104505338B (zh) 一种碳化硅晶片外延前预清洗方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181205

Address after: 710065 16, 5 20 zhang84 Road, hi tech Zone, Xi'an, Shaanxi.

Patentee after: Shaanxi Semiconductor Pioneer Technology Center Co.,Ltd.

Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi

Patentee before: Shaanxi Xi'an electronic large Assets Management Co.,Ltd.

Effective date of registration: 20181205

Address after: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi

Patentee after: Shaanxi Xi'an electronic large Assets Management Co.,Ltd.

Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi

Patentee before: Xidian University

TR01 Transfer of patent right