CN101854259A - 一种数据包的计数方法及系统 - Google Patents

一种数据包的计数方法及系统 Download PDF

Info

Publication number
CN101854259A
CN101854259A CN201010194647A CN201010194647A CN101854259A CN 101854259 A CN101854259 A CN 101854259A CN 201010194647 A CN201010194647 A CN 201010194647A CN 201010194647 A CN201010194647 A CN 201010194647A CN 101854259 A CN101854259 A CN 101854259A
Authority
CN
China
Prior art keywords
data
low
counter
address
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010194647A
Other languages
English (en)
Other versions
CN101854259B (zh
Inventor
杨金梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010194647.4A priority Critical patent/CN101854259B/zh
Publication of CN101854259A publication Critical patent/CN101854259A/zh
Priority to EP10852433.1A priority patent/EP2579507B1/en
Priority to US13/701,218 priority patent/US9531616B2/en
Priority to PCT/CN2010/079500 priority patent/WO2011150638A1/zh
Application granted granted Critical
Publication of CN101854259B publication Critical patent/CN101854259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876Network utilisation, e.g. volume of load or congestion level
    • H04L43/0888Throughput
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876Network utilisation, e.g. volume of load or congestion level

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开一种数据包的计数方法,包括:当低位计数器为计数状态时,对包脉冲信号进行计数,当所述低位计数器计满时,发出进位信号;从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址;本发明还提供一种数据包的计数系统。根据本发明的技术方案,在降低逻辑资源占用率的同时高速的完成网络中数据包数量的计算工作。

Description

一种数据包的计数方法及系统
技术领域
本发明涉及网络系统领域中的网络信息管理技术,尤其涉及一种数据包的计数方法及系统。
背景技术
在多通道的网络系统中,为了排除其中某个通道的故障,或者进行网络系统中数据流的计费,都需要对数据包进行分类,并在此基础上分别统计网络系统的通道中各种类型的数据包的发送和接收的数量。
现有技术中,通常采用两种方法计算网络系统中数据包的数量。第一种方法是利用寄存器实现的,例如,网络系统中有n个通道,每个通道有m种数据包,每种数据包都需要一个k位的计数器,因为一个k位的寄存器可以实现一个k位的二进制计数器,因此至少需要占用n*m*k个寄存器才能实现数据包的计数;此外,每个计数器都要具备清零功能,因为每一个带清零功能的计数器都需要一个查找表(LUT,Look-Up-Table),所以就还需要n*m*k个LUT,寄存器和查找表都属于逻辑资源,用于进行逻辑运算。第二种方法是利用随机存取存储器(RAM,Random Access Memory)实现的,当有某种类型的数据包到达数据包的监控系统,并产生数据包的计数脉冲,该监控系统从RAM对应的地址中读出计数器的值后,对该值加1然后写入RAM。第一种实现方法的优点是计数的速度快,缺点是如果对多个通道和多种数据包进行计数,因为使用了较多的计数器和查找表,从而占用大量逻辑资源。第二种实现方法的优点是占用较少的寄存器资源,但是由于读写RAM至少需要3个时钟周期,所以如果计数脉冲密集,计数器的运算速度将不能满足高速技术的需求。
申请号为03132077.5,发明名称为网络信息交换中多端口收发包数统计方法的专利申请中提出一种数据包的计数方法,使用现场可编程门阵列(FPGA,Field-Programmable Gate Array)在总线转换过程中进行包缓存与分类计数;在所述FPGA内部设置RAM;尤其是采用FPGA中的RAM存放分类计数的结果。这种方法利用RAM资源代替触发器资源保存计数器的计数值,可以减少统计消耗触发器过多的问题,从而降低成本。但是这个方法存在两个缺陷:其一是只利用RAM实现计数,而RAM的数据读出再写入至少需要3个时钟周期,该专利的应用场合是要求在96个时钟周期内,因此需要统计的数据包的个数不能超过32个,否则将没有足够的时间进行处理,因此具有很大的局限性;其二是虽然该方法针对多个通道的数据包可以同时计数,但是无法对单个通道的计数器进行清零,如果某个通道需要重新开始计数,只能对整个系统复位,因此降低了系统的灵活性。
发明内容
有鉴于此,本发明的主要目的在于提供一种数据包的计数方法及系统,在降低逻辑资源使用率的同时高速的完成网络中数据包数量的计算工作。
为达到上述目的,本发明的技术方案是这样实现的:
本发明提供一种数据包的计数方法,包括:
当低位计数器为计数状态时,对包脉冲信号进行计数,当所述低位计数器计满时,发出进位信号;
从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址。
上述方法中,所述当低位计数器为计数状态时,对包脉冲信号进行计数之前还包括:
根据数据包产生包脉冲信号。
上述方法中,所述根据数据包产生包脉冲信号具体为:
数据通道接口接收与其相连的数据仪表发送的数据包,根据通道号和数据包的类型产生多种包脉冲信号,将所述包脉冲信号发送给通道。
上述方法中,该方法还包括:
当低位计数器为清零状态时,对低位计数器的数据清零;计算通道中所有低位计数器对应的RAM的地址,将所述地址中的数据清零。
上述方法中,所述当低位计数器为清零状态时,对低位计数器的数据清零;计算通道中所有低位计数器对应的RAM的地址,将所述地址中的数据清零具体为:
当低位计数器是清零状态时,将自身的数据置为0;轮巡算法模块当轮巡到有低位计数器是清零状态的通道时,触发地址运算模块根据通道号和数据包的类型计算通道内所有低位计数器对应的RAM的地址,并发送给状态机;状态机将所述地址中的数据置为0。
上述方法中,所述从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址之前还包括:
轮巡算法模块当轮巡到在发出进位信号的低位计数器所在的通道时,触发地址运算模块根据通道号和数据包的类型计算低位计数器对应的RAM的地址,将计算出的RAM的地址发送给状态机。
上述方法中,所述当低位计数器为计数状态时,对包脉冲信号进行计数,当所述低位计数器计满时,发出进位信号具体为:
通道中的每个低位的计数器根据包头识别各自计数的包脉冲信号,并对各自的包脉冲信号进行计数,当低位计数器计满时发出进位信号,发出的进位信号用于向轮巡算法模块发出进位请求。
上述方法中,所述从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址具体为:
状态机收到地址运算模块发送的RAM的地址后,发送给所述RAM一个写使能脉冲信号,RAM在下一个时钟的上升沿来临时,输出自身所述地址存储的数据给状态机,状态机将该数据加1后发送给RAM进行保存;状态机完成进位工作后,将自身的状态置为读写RAM结束状态。
上述方法中,所述将所述数据加1后再写入所述地址之后还包括:
清除所述低位计数器的进位信号。
上述方法中,所述清除所述低位计数器的进位信号具体为:
状态机将自身的状态置为读写RAM结束状态后,触发进位清除模块开始工作,所述进位清除模块根据该通道的通道号和发出进位信号的低位计数器对应的数据包的类型,产生进位清除脉冲,并发送给状态机,状态机对产生进位信号的低位计数器的进位信号进行清除。
本发明还提供一种数据包的计数系统,包括:低位计数器、状态机、RAM;其中,
低位计数器,用于当自身为计数状态时,对包脉冲信号进行计数,当计满时,发出进位信号;
状态机,用于从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址;
RAM,用于为状态机提供自身的数据,并保存状态机写入的数据。
上述系统中,该系统进一步包括:
数据通道接口,用于根据数据包产生包脉冲信号;和/或,
轮巡算法模块,用于对通道进行轮巡,当轮巡到有低位计数器是清零状态或发出进位信号的通道时,触发地址运算模块;地址运算模块,用于当受到轮巡算法模块触发时,根据通道号和数据包的类型计算低位计数器对应的RAM的地址,并发送给状态机;和/或,
进位清除模块,用于受到状态机的触发时根据通道的通道号和发出进位信号的低位计数器对应的数据包的类型,产生进位清除脉冲,并发送给状态机。
上述系统中,所述低位计数器还用于,当自身为清零状态时,对自身的数据清零;
所述状态机还用于,将地址运算模块发送的RAM的地址中的数据清零。
本发明提供的数据包的计数方法及系统,计数器对包脉冲信号进行计数,计满时发出进位信号,将发出进位信号的计数器对应的RAM的地址中的数据加1;利用将寄存器和RAM结合的方法对网络中数据包进行计数,达到了高速的计算速度,使得计算速度接近完全利用寄存器实现的计数速度,同时降低了逻辑资源使用率,与单独使用寄存器进行计数的方法相比,节省了大量的逻辑资源;此外,在不影响其它通道计数的同时,可以实现对某一通道的计数器清零,提高了系统的灵活性。
附图说明
图1是本发明实现数据包的计数方法的流程示意图;
图2是本发明实现数据包的计数系统的结构示意图;
具体实施方式
本发明的基本思想是:当低位计数器为计数状态时,对包脉冲信号进行计数,当所述低位计数器计满时,发出进位信号;从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址。
下面通过附图及具体实施例对本发明再做进一步的详细说明。
本发明提供一种数据包的计数方法,图1是本发明实现数据包的计数方法的流程示意图,如图1所示,该方法包括以下步骤:
步骤101,根据数据包产生包脉冲信号;
具体的,数据通道接口的一侧连接具有收发数据包功能的数据仪表,接收数据仪表发送的数据包;数据通道接口的另一侧与多个通道连接,每个通道中存在多种类型的数据包,每个通道中的每种数据包都配有一个二进制计数器进行计数;数据通道接口根据通道号和数据包的类型产生多种包脉冲信号,并将每种包脉冲信号发送给对应的通道。
步骤102,低位计数器接收包脉冲信号,并判断自身的状态,如果是计数状态,就执行步骤103,如果是清零状态,就执行步骤108;
具体的,存在n个通道,每个通道有m种数据包,每种数据包都需要一个k位的二进制计数器进行计数,n*m个i位寄存器作为k位的二进制计数器的低i位的计数器,称为低位计数器;位宽为j且深度为n*m的RAM作为k位二进制计数器的高j位的计数器,且i+j=k,每个RAM的地址与一个低i位的计数器对应;其中,i的值根据通道的数量和数据包的种类而定,当通道的数量较多或者数据包的种类较多时,i的值可以取的大一些,这样低i位的计数器发出进位信号的频率会降低,就有足够的时间处理进位信号;如果通道的数量较少或者数据包的种类较少时,i的值可以取的小一些;低i位的计数器和RAM都通过信息交互接口与交换机的CPU相连,便于读取低位计数器的数据和RAM的数据;
CPU通过信息交互接口,对低位计数器的状态进行配置,信息交互接口中有多个寄存器,每个寄存器对应一个通道中的所有低位计数器,CPU根据当前需求对每个寄存器的值进行设置,例如,当需要进行对某一通道中包脉冲信号中的数据包进行计数时,将寄存器的值设置为1,表示该寄存器对应的所有的低位计数器的状态为计数状态;当对包脉冲信号中数据包计数完毕时,可以读取低位计数器的数据和RAM的数据,读取完数据,就可以对低位计数器和RAM进行清零,以便它们可以继续计数,此时将寄存器的值设置为0,表示低位计数器的状态为清零状态;通道中的低位计数器接收数据通道接口发送的包脉冲信号,低位计数器通过读取信息交互接口中对应的寄存器的值判断自身的状态,如果是计数状态,就执行步骤103,如果是清零状态,就执行步骤108。
步骤103,低位计数器对包脉冲信号进行计数,当计满时发出进位信号;
具体的,通道中的每个k位的二进制计数器的低i位的计数器根据包头识别各自计数的包脉冲信号,并对各自的包脉冲信号进行计数;当低位计数器计满时发出进位信号,即可以将FPGA内部的触发器的值置为1,表示进位信号有效,发出进位信号相当于向轮巡算法模块发出进位请求;发出的进位信号同时可以触发状态机,使其进入准备工作状态;例如,如果k位的二进制计数器的低4位的计数器对包脉冲信号进行计数,当低4位的计数器的值是1111时,如果再有包脉冲信号,该计数器就会加1然后变成0000,这时表示低4位的计数器已经计满,就发出一个进位信号,此时该计数器会加1后变成0000,即实现了进位后自动从零开始计数,所以可以执行步骤102。
步骤104,计算发出进位信号的低位计数器对应的RAM的地址;
具体的,轮巡算法模块对所有通道进行轮巡,判断通道中的每个低位计数器是否发出进位信号,当判断出某个通道的某个类型的数据包对应的低位计数器发出进位信号时,轮巡算法模块就暂时停留在该通道,触发地址运算模块;地址运算模块根据通道号和数据包的类型计算该低位计数器对应的RAM的地址,将计算出的RAM的地址发送给状态机;例如,存在8个通道,每个通道有16种类型的数据包,现在第2个通道的第5种数据包的进位信号为1,那么地址运算模块计算出的RAM的地址是二进制数01100,其中,前两位01表示第2个通道,后三位100表示第5种数据包。
步骤105,获取RAM的地址中的数据,将该数据加1后再写入该地址;
具体的,状态机收到地址运算模块发送的RAM的地址后,发送给该RAM一个写使能脉冲信号,RAM收到该写使能脉冲信号后,在下一个时钟的上升沿来临时,输出自身对应地址存储的数据给状态机,状态机将该数据加1,在下一个时钟的上升沿来临时发送给RAM加1后的数据,RAM将加1后的数据在对应地址进行保存;状态机完成进位工作后,将自身的状态置为读写RAM结束状态。
步骤106,清除该低位计数器的进位信号;
具体的,状态机将自身的状态置为读写RAM结束状态后,触发进位清除模块开始工作,进位清除模块就根据该通道的通道号和发出进位信号的低位计数器对应的数据包的类型,产生一个进位清除脉冲,将该进位清除脉冲发送给状态机;当状态机收到进位清除模块发送的进位清除脉冲时,对产生进位信号的低位计数器的进位信号进行清除,即将实现进位信号的触发器的值由1改为0。
步骤107,判断该通道是否还有进位信号,如果有,就执行步骤104,如果没有就执行步骤110;
具体的,轮巡算法模块判断当前所在的通道中是否还有进位信号,如果有,就执行步骤104,如果没有就执行步骤110。
步骤108,对低位计数器的数据清零,并计算通道中所有低位计数器对应的RAM的地址;
具体的,当低位计数器的状态是清零状态时,将FPGA内部的触发器的值置为1;同时该低位计数器将自身的数据置为0;轮巡算法模块对所有通道进行轮巡,根据触发器的值判断通道中是否有低位计数器的状态是清零状态,如果有,轮巡算法模块就暂时停留在该通道,触发地址运算模块;地址运算模块根据通道号和数据包的类型计算该通道内所有低位计数器对应的RAM的地址,将计算出的RAM的地址发送给状态机。
步骤109,将RAM的地址中的数据清零;
具体的,状态机收到地址运算模块发送的该通道的所有低位计数器对应的RAM的地址,RAM的地址是二进制数,所以状态机按照RAM的地址由小到大的顺序,依次读取地址中的数据,然后将该数据置为0。
步骤110,轮巡其他通道;
具体为,当处理完某通道的中的进位请求后,或者,当对某通道中的所有低位计数器和RAM中的数据清零后,轮巡算法模块继续轮巡其他通道;采用轮巡算法模块对所有通道轮巡的方式,而不是采用根据通道设置的优先级的进行处理的方式,可以避免几个通道中的低位计数器同时发出进位信号时,优先级最低的通道不能够及时得到处理的情况。
为实现上述方法,本发明还提供一种数据包的计数系统,图2是本发明实现数据包的计数系统的结构示意图,如图2所示,该系统包括:低位计数器21、状态机22、RAM23;其中,
低位计数器21,用于当自身为计数状态时,对包脉冲信号进行计数,当计满时,发出进位信号;
低位计数器21还用于,当自身为清零状态时,并对自身的数据清零;
状态机22,用于从发出进位信号的低位计数器21对应的RAM23的地址中获取数据,将所述数据加1后再写入所述地址;
状态机22还用于,将地址运算模块26发送的RAM的地址中的数据清零;
状态机22从发出进位信号的低位计数器21对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址具体为:状态机22收到地址运算模块26发送的RAM23的地址后,发送给所述RAM23一个写使能脉冲信号,RAM23在下一个时钟的上升沿来临时,输出自身存储的数据给状态机22,状态机22将该数据加1后发送给RAM23进行保存;状态机22完成进位工作后,将自身的状态置为读写RAM结束状态,并触发进位清除模块27开始工作;
RAM23,用于为状态机22提供自身的数据,并保存状态机22写入的数据。
该系统进一步还可以包括:数据通道接口24;
数据通道接口24,用于根据数据包产生包脉冲信号;
数据通道接口24根据数据包产生包脉冲信号具体为:数据通道接口24接收与其相连的数据仪表发送的数据包,根据通道号和数据包的类型产生多种包脉冲信号,将所述包脉冲信号发送给通道;
该系统进一步还可以包括:轮巡算法模块25、地址运算模块26;其中,
轮巡算法模块25,用于对通道进行轮巡,当轮巡到有低位计数器21是清零状态或发出进位信号的通道时,触发地址运算模块26;
地址运算模块26,用于当受到轮巡算法模块25触发时,根据通道号和数据包的类型计算低位计数器21对应的RAM23的地址,并发送给状态机22;
该系统进一步还可以包括:进位清除模块27;
进位清除模块27,用于受到状态机22的触发时根据通道的通道号和发出进位信号的低位计数器21对应的数据包的类型,产生进位清除脉冲,并发送给状态机22。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (13)

1.一种数据包的计数方法,其特征在于,该方法包括:
当低位计数器为计数状态时,对包脉冲信号进行计数,当所述低位计数器计满时,发出进位信号;
从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址。
2.根据权利要求1所述的方法,其特征在于,所述当低位计数器为计数状态时,对包脉冲信号进行计数之前还包括:
根据数据包产生包脉冲信号。
3.根据权利要求2所述的方法,其特征在于,所述根据数据包产生包脉冲信号具体为:
数据通道接口接收与其相连的数据仪表发送的数据包,根据通道号和数据包的类型产生多种包脉冲信号,将所述包脉冲信号发送给通道。
4.根据权利要求1所述的方法,其特征在于,该方法还包括:
当低位计数器为清零状态时,对低位计数器的数据清零;计算通道中所有低位计数器对应的RAM的地址,将所述地址中的数据清零。
5.根据权利要求4所述的方法,其特征在于,所述当低位计数器为清零状态时,对低位计数器的数据清零;计算通道中所有低位计数器对应的RAM的地址,将所述地址中的数据清零具体为:
当低位计数器是清零状态时,将自身的数据置为0;轮巡算法模块当轮巡到有低位计数器是清零状态的通道时,触发地址运算模块根据通道号和数据包的类型计算通道内所有低位计数器对应的RAM的地址,并发送给状态机;状态机将所述地址中的数据置为0。
6.根据权利要求1所述的方法,其特征在于,所述从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址之前还包括:
轮巡算法模块当轮巡到在发出进位信号的低位计数器所在的通道时,触发地址运算模块根据通道号和数据包的类型计算低位计数器对应的RAM的地址,将计算出的RAM的地址发送给状态机。
7.根据权利要求1所述的方法,其特征在于,所述当低位计数器为计数状态时,对包脉冲信号进行计数,当所述低位计数器计满时,发出进位信号具体为:
通道中的每个低位的计数器根据包头识别各自计数的包脉冲信号,并对各自的包脉冲信号进行计数,当低位计数器计满时发出进位信号,发出的进位信号用于向轮巡算法模块发出进位请求。
8.根据权利要求1至7任一所述的方法,其特征在于,所述从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址具体为:
状态机收到地址运算模块发送的RAM的地址后,发送给所述RAM一个写使能脉冲信号,RAM在下一个时钟的上升沿来临时,输出自身所述地址存储的数据给状态机,状态机将该数据加1后发送给RAM进行保存;状态机完成进位工作后,将自身的状态置为读写RAM结束状态。
9.根据权利要求1至7任一所述的方法,其特征在于,所述将所述数据加1后再写入所述地址之后还包括:
清除所述低位计数器的进位信号。
10.根据权利要求9所述的方法,其特征在于,所述清除所述低位计数器的进位信号具体为:
状态机将自身的状态置为读写RAM结束状态后,触发进位清除模块开始工作,所述进位清除模块根据该通道的通道号和发出进位信号的低位计数器对应的数据包的类型,产生进位清除脉冲,并发送给状态机,状态机对产生进位信号的低位计数器的进位信号进行清除。
11.一种数据包的计数系统,其特征在于,该系统包括:低位计数器、状态机、RAM;其中,
低位计数器,用于当自身为计数状态时,对包脉冲信号进行计数,当计满时,发出进位信号;
状态机,用于从发出进位信号的低位计数器对应的RAM的地址中获取数据,将所述数据加1后再写入所述地址;
RAM,用于为状态机提供自身的数据,并保存状态机写入的数据。
12.根据权利要求11所述的系统,其特征在于,该系统进一步包括:
数据通道接口,用于根据数据包产生包脉冲信号;和/或,
轮巡算法模块,用于对通道进行轮巡,当轮巡到有低位计数器是清零状态或发出进位信号的通道时,触发地址运算模块;地址运算模块,用于当受到轮巡算法模块触发时,根据通道号和数据包的类型计算低位计数器对应的RAM的地址,并发送给状态机;和/或,
进位清除模块,用于受到状态机的触发时根据通道的通道号和发出进位信号的低位计数器对应的数据包的类型,产生进位清除脉冲,并发送给状态机。
13.根据权利要求11或12所述的系统,其特征在于,
所述低位计数器还用于,当自身为清零状态时,对自身的数据清零;
所述状态机还用于,将地址运算模块发送的RAM的地址中的数据清零。
CN201010194647.4A 2010-06-04 2010-06-04 一种数据包的计数方法及系统 Active CN101854259B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010194647.4A CN101854259B (zh) 2010-06-04 2010-06-04 一种数据包的计数方法及系统
EP10852433.1A EP2579507B1 (en) 2010-06-04 2010-12-07 Method and system for counting data packets
US13/701,218 US9531616B2 (en) 2010-06-04 2010-12-07 Method and system for counting data packets
PCT/CN2010/079500 WO2011150638A1 (zh) 2010-06-04 2010-12-07 一种数据包的计数方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010194647.4A CN101854259B (zh) 2010-06-04 2010-06-04 一种数据包的计数方法及系统

Publications (2)

Publication Number Publication Date
CN101854259A true CN101854259A (zh) 2010-10-06
CN101854259B CN101854259B (zh) 2014-03-19

Family

ID=42805539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010194647.4A Active CN101854259B (zh) 2010-06-04 2010-06-04 一种数据包的计数方法及系统

Country Status (4)

Country Link
US (1) US9531616B2 (zh)
EP (1) EP2579507B1 (zh)
CN (1) CN101854259B (zh)
WO (1) WO2011150638A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011150638A1 (zh) * 2010-06-04 2011-12-08 中兴通讯股份有限公司 一种数据包的计数方法及系统
CN102495805A (zh) * 2011-09-28 2012-06-13 烽火通信科技股份有限公司 多条目数据帧的统计方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031859B2 (en) * 2016-06-22 2018-07-24 Arista Networks, Inc. Pulse counters
US10558497B2 (en) 2017-08-28 2020-02-11 International Business Machines Corporation Prevention and resolution of a critical shortage of a shared resource in a multi-image operating system environment
CN114567574B (zh) * 2022-03-01 2023-11-10 烽火通信科技股份有限公司 一种基于时序控制实现lm免流量测试的方法与装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364111U (zh) * 1989-10-27 1991-06-21
JP3064111U (ja) * 1999-05-20 1999-12-24 伽太實業有限公司 電磁波障害を回避するフラットケ―ブル
EP1096369A2 (en) * 1999-10-29 2001-05-02 Nec Corporation A counter readout control apparatus and control method therefor
US20010029566A1 (en) * 1999-12-30 2001-10-11 Shin Dong Woo Rambus DRAM
CN1571346A (zh) * 2003-07-15 2005-01-26 中兴通讯股份有限公司 网络信息交换中多端口收发包数统计方法
CN1782924A (zh) * 2004-12-03 2006-06-07 京瓷美达株式会社 计数器装置及计数方法
CN101079623A (zh) * 2006-05-25 2007-11-28 李�浩 一种大容量无刷新的高速统计计数器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151403A (en) * 1977-10-05 1979-04-24 Molins Machine Company, Inc. Control system for an unwinding roll
JPS63118856A (ja) * 1986-11-06 1988-05-23 Nec Corp シリアル・バス・インタフエ−ス回路
JPH0828647B2 (ja) * 1989-08-01 1996-03-21 三菱電機株式会社 メモリ装置及びそれを用いたディジタル信号処理装置
TW235360B (zh) * 1993-01-28 1994-12-01 Philips Electronics Nv
JP2630271B2 (ja) * 1994-09-14 1997-07-16 日本電気株式会社 情報処理装置
JP3312648B2 (ja) * 1998-09-17 2002-08-12 日本電気株式会社 パルス信号発生装置及びパルス信号発生方法
KR100308205B1 (ko) * 1998-09-29 2001-11-30 윤종용 저전력소모카운터
JP4422832B2 (ja) * 1999-11-05 2010-02-24 アビックス株式会社 Led電灯
US7779238B2 (en) * 2004-06-30 2010-08-17 Oracle America, Inc. Method and apparatus for precisely identifying effective addresses associated with hardware events
US7391721B1 (en) * 2004-07-08 2008-06-24 Cisco Technology, Inc. Maintaining counters and updating a secondary counter storage
US7401169B2 (en) * 2004-07-08 2008-07-15 Cisco Technology, Inc. Counter updating system using an update mechanism and different counter utilization mechanism
US7551706B2 (en) 2004-12-03 2009-06-23 Kyocera Mita Corporation Counter device and counting method
US7478214B2 (en) * 2006-01-04 2009-01-13 Intel Corporation Clock-gated random access memory
JP2008009721A (ja) * 2006-06-29 2008-01-17 Nec Electronics Corp 評価システム及びその評価方法
US8189464B2 (en) * 2009-11-06 2012-05-29 Cisco Technology Inc. Secondary storage to reduce counter memory in flow tables
CN101854259B (zh) * 2010-06-04 2014-03-19 中兴通讯股份有限公司 一种数据包的计数方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364111U (zh) * 1989-10-27 1991-06-21
JP3064111U (ja) * 1999-05-20 1999-12-24 伽太實業有限公司 電磁波障害を回避するフラットケ―ブル
EP1096369A2 (en) * 1999-10-29 2001-05-02 Nec Corporation A counter readout control apparatus and control method therefor
US20010029566A1 (en) * 1999-12-30 2001-10-11 Shin Dong Woo Rambus DRAM
CN1571346A (zh) * 2003-07-15 2005-01-26 中兴通讯股份有限公司 网络信息交换中多端口收发包数统计方法
CN1782924A (zh) * 2004-12-03 2006-06-07 京瓷美达株式会社 计数器装置及计数方法
CN101079623A (zh) * 2006-05-25 2007-11-28 李�浩 一种大容量无刷新的高速统计计数器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011150638A1 (zh) * 2010-06-04 2011-12-08 中兴通讯股份有限公司 一种数据包的计数方法及系统
US9531616B2 (en) 2010-06-04 2016-12-27 Zte Corporation Method and system for counting data packets
CN102495805A (zh) * 2011-09-28 2012-06-13 烽火通信科技股份有限公司 多条目数据帧的统计方法及装置
CN102495805B (zh) * 2011-09-28 2015-05-13 烽火通信科技股份有限公司 多条目数据帧的统计方法及装置

Also Published As

Publication number Publication date
EP2579507A4 (en) 2015-05-27
EP2579507B1 (en) 2016-06-15
US20130170368A1 (en) 2013-07-04
CN101854259B (zh) 2014-03-19
WO2011150638A1 (zh) 2011-12-08
US9531616B2 (en) 2016-12-27
EP2579507A1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
US20240143169A1 (en) Method for Improving Message Storage Efficiency of Network Chip, Device, and Storage medium
CN101854259B (zh) 一种数据包的计数方法及系统
US9313115B2 (en) Traffic generator with priority flow control
CN102096648B (zh) 基于fpga的实现多路突发数据业务缓存的系统及方法
EP3206123B1 (en) Data caching method and device, and storage medium
EP3657744B1 (en) Message processing
CN105573922B (zh) 一种实现数据格式转换的方法和装置
US20150301943A1 (en) Method and device for processing data
CN103581055B (zh) 报文的保序方法、流量调度芯片及分布式存储系统
CN107800644A (zh) 一种可动态配置的流水化令牌桶限速方法与装置
US20130028082A1 (en) Packet transmission device, memory control circuit, and packet transmission method
US10291232B2 (en) Counter and counting method
EP4075749A1 (en) Detection method and detection device for heavy flow data stream
EP3461085A1 (en) Method and device for queue management
CN103986585A (zh) 报文预处理方法及其装置
CN105656807A (zh) 一种网络芯片多通道数据传输方法及传输装置
US20150081963A1 (en) Allocating a Timeslot
CN100486224C (zh) 一种基于fpga实现atm网络流量控制的装置及方法
CN105516023A (zh) 一种报文转发方法和装置
CN111181874A (zh) 一种报文处理方法、装置及存储介质
CN113965492A (zh) 一种数据流统计方法及装置
Wang et al. Block-based packet buffer with deterministic packet departures
CN114153758B (zh) 具有帧计数功能的跨时钟域数据处理方法
KR101964755B1 (ko) 모의기 연동을 위한 최적화된 시간-동기화 방법 및 시스템
EP3299965B1 (en) Method and physical device for managing linked lists

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant