CN101834273A - 一种降低相变存储器功耗的单元结构及其制备方法 - Google Patents

Abstract

本发明涉及一种降低相变存储器功耗的单元结构及其制备方法，该单元结构包括集成电路衬底、位于集成电路衬底上的第一绝缘介质层、被第一绝缘介质层包围并与集成电路衬底连接的驱动二极管、被第一绝缘介质层包围并位于驱动二极管上的过渡层、位于第一绝缘介质层上的第二绝缘介质层、被第二绝缘介质层包围并位于过渡层上的下电极、位于第二绝缘介质层上的第三绝缘介质层、被第三绝缘介质层包围并位于下电极上的相变材料层和位于相变材料层上的上电极；所述的过渡层的热导率为0.01W/m·K～20W/m·K。该结构可有效地减少从下电极的热损耗，提高加热效率，并通过对驱动二极管的加热提高其正向导通电流，从而达到降低相变存储器功耗的目的。

Description

一种降低相变存储器功耗的单元结构及其制备方法

技本领域

本发明属于微电子技术领域，具体涉及一种降低相变存储器功耗的单元结构及其制备方法。

背景技术

相变存储器(Phase Change Memory，PCM)至今已经被研究了40年，但由于加工技术和只有存储单元的尺寸达到纳米尺度才能充分体现出其优越性这两个因素的制约，在1970到1999年近30年的时间内，相变存储器进展缓慢。随着半导体工业的制备技术和工艺达到深亚微米甚至是纳米尺度，器件中相变材料的尺寸可以缩小到纳米量级，发生相变所需的电压和功耗大大降低，可与现有的CMOS相匹配，相变存储器的优势才体现出来。在2001年之后，Intel、Samsung、Ovonyx、STMicroelectronics、IBM、Hitachi等大公司对该技术非常重视，纷纷投入大量的精力开展相变存储器的可制造性和商业化推进的研究工作，在最近几年取得了很大的突破，相变存储技术进入了快速的发展阶段。

相变存储器以相变材料为存储介质，利用电能(热量)使材料在晶态(低阻)与非晶态(高阻)之间相互转换实现信息的写入与擦除，信息的读出靠测量电阻的变化实现。采用传统结构的相变存储器，Reset过程(由低阻到高阻)的电流过大，造成功耗过高。Sadegh M.Sadeghipour等研究发现针对T型结构的相变存储单元，真正应用于硫系材料薄膜层相变的热量仅仅占到外部供给热量总额的0.21.4％，却有60-72％的热量通过底W电极扩散回衬底方向(ITHERM′06.TheTenth Intersociety Conference on，660，2006)。针对此，工业界提出了各种解决方案，其中之一就是在电极和相变材料之间添加加热电极。目前通常采用的加热电极材料包括W(IEDM，897，2003)、TiN(IEDM，901，2003)、TiON(Jpn.J.Appl.Phys.，43(8A)：5243，2004)等，通过低热导率电极或者过渡层的引入，试图提高热量的利用率，降低功耗，使相变存储器更加符合低功耗的要求，但效果有限。本发明从另一个角度出发，提出了一种在下电极和驱动器件之间加入低热导率过渡层的结构，达到降低相变存储器功耗的目的。

发明内容

本发明要解决的技术问题在于提出一种降低相变存储器功耗的结构及其制备方法能够降低编程过程中经由下电极的热散失，同时能够对下边的二极管加热增大其正向导通电流，从而达到降低相变存储器功耗。

为解决上述技术问题，本发明采用如下技术方案：一种降低相变存储器功耗的单元结构，该单元结构包括集成电路衬底、位于集成电路衬底上的第一绝缘介质层、被第一绝缘介质层包围并与集成电路衬底连接的驱动二极管、被第一绝缘介质层包围并位于驱动二极管上的过渡层、位于第一绝缘介质层上的第二绝缘介质层、被第二绝缘介质层包围并位于过渡层上的下电极、位于第二绝缘介质层上的第三绝缘介质层、被第三绝缘介质层包围并位于下电极上的相变材料层和位于相变材料层上的上电极。

本发明还涉及一种降低相变存储器功耗的单元结构的制备方法，该制备方法包括以下步骤：

(1)利用标准工艺制备出集成电路衬底，其中包括相变存储器单元结构所需的字线；

(2)在步骤(1)的基础上用等离子化学气相沉积PECVD方法制备第一绝缘介质层，光刻刻蚀出所要求的第一孔洞，该第一孔洞与集成电路衬底的字线相连；

(3)在步骤(2)所刻孔洞处，用固相外延方法生长N型单晶硅和P型单晶硅并形成驱动二极管；

(4)在步骤(3)形成的驱动二极管的上表面，沉积过渡层，然后采用CMP磨平或者光刻出要求的形状；

(5)在步骤(4)的基础上，用等离子体化学气相沉积PECVD方式制备第二绝缘介质层，光刻刻蚀要求的第二孔洞，直至露出过渡层；

(6)在步骤(5)所刻第二孔洞内，沉积下电极，然后采用CMP磨平或者光刻出要求的形状；

(7)在步骤(6)的基础上，用等离子化学气相沉积PECVD方式制备第三绝缘介质层，光刻刻蚀要求的第三孔洞，直至露出下电极；

(8)在步骤(7)所刻第三孔洞内，依次沉积相变材料层和上电极，然后光刻刻蚀或者采用CMP磨平到要求的形状。

相变存储器以相变材料为存储介质，利用电能(热量)使材料在晶态(低阻)与非晶态(高阻)之间相互转换实现信息的写入与擦除，信息的读出靠测量电阻的变化实现。相变存储器通过二极管的导通与否选择操作单元。在Set(晶化)过程中，施加一个长且强度中等的脉冲，相变材料的温度升高到结晶温度以上、熔化温度以下，并保持一定时间，使相变材料由无定形转化为多晶。在Reset(非晶化)过程中，加一个短而强的脉冲，使相变材料温度升高到融化温度以上，经快速冷却，可以使多晶的长程有序遭到破坏，从而实现由多晶向非晶的转化。常规的相变存储器器件中采用的是高热导率的金属电极(当前相变存储器使用的下电极主要是钨材料，其热导率为178W/m·K)，无论是在set还是reset过程中，电流产生的热量就很容易扩散出去。

在本发明中，增加了低热导率的过渡层后，有效地阻挡了热量从下电极的扩散，提高了加热效率；另外由于过渡层的存在可以使相邻的驱动器件工作温度升高，由 $J\∝T^{3+\frac{\mathrm{\γ}}{2}}\exp \left[\frac{q(V_F-V_{g0})}{{\mathrm{\κ}}_{0}T}\right]$ (其中J为二极管正向电流密度，T为温度，q，κ₀，γ为常数，V_g0为绝对零度时半导体导带底和价带顶的电势差，V_F为正向偏压)我们可知，二极管正向电流密度随温度上升而增加，增大了正向导通电流。从而达到降低相变存储器单元功耗的目的。

附图说明：

图1为现有的相变存储单元器件截面示意图，

其中，1′为集成电路衬底、2′，5′和7′为氧化硅绝缘介质层、3′为驱动二极管、6′为下电极、8′为相变材料层、9′为上电极。

图2为本发明实施例相变存储器单元制备过程示意图；

(a)为标准工艺制备出的集成电路衬底；

(b)为沉积氧化硅，并光刻刻蚀第一孔洞；

(c)为外延形成驱动二极管；

(d)为沉积过渡层；

(e)为沉积氧化硅，并光刻刻蚀第二孔洞；

(f)为沉积下电极；

(g)为沉积氧化硅，并光刻刻蚀第三孔洞；

(h)为沉积相变材料和上电极。

其中，1为集成电路衬底、2为第一氧化硅绝缘介质层、5为第二氧化硅绝缘介质层、7为第三氧化硅绝缘介质层、3为驱动二极管、4为过渡层、6为下电极、8为相变材料层、9为上电极。

图3为相变存储器器件在相同reset脉冲情况下热学模拟比较，

其中3a为现有的相变存储器器件在相同reset脉冲情况下热学模拟示意图，3b为本发明实施例在相同reset脉冲情况下热学模拟示意图。其中白色线所包围范围为相变材料融化面积(温度高于900K)。

图4为图3所示模拟的温度轮廓曲线，其中4a为现有相变存储器器件模拟的温度轮廓曲线，4b为本发明实施例结构模拟的温度轮廓曲线。其中位移-6×10-7m到-4.5×10-7m之间为驱动二极管位置。

具体实施方式

下面通过结合附图阐述具有过渡层的相变存储器单元的结构，但本发明绝非局限于实施例。

如图2所示，一种降低相变存储器功耗的单元结构，该单元结构包括集成电路衬底1、位于集成电路衬底1上的第一绝缘介质层2、被第一绝缘介质层2包围并与集成电路衬底1连接的驱动二极管3、被第一绝缘介质层2包围并位于驱动二极管3上的过渡层4、位于第一绝缘介质层2上的第二绝缘介质层5、被第二绝缘介质层5包围并位于过渡层(4)上的下电极6、位于第二绝缘介质层5上的第三绝缘介质层7、被第三绝缘介质层7包围并位于下电极6上的相变材料层8和位于相变材料层8上的上电极9；所述的过渡层4的热导率在0.01W/m·k到20W/m·k之间。

所述的过渡层4的厚度(下电极6的下表面到驱动二极管3的上表面的距离)为5～30nm。

所述的过渡层4为单层或多层结构；其材料一般为半导体材料、金属合金或介质材料。

半导体材料比如多晶硅、多晶锗等。

金属合金材料比如氮化钛TiN、氮化钨WN、氮化钛硅TiSiN、氮化钨硅WsiN等。

介质材料比如氧化硅SiO₂、氧化铪HfO₂或氧化钽Ta₂O₅等。

该过渡层4可以选用上述任意一种材料做成单层的，或者选取上述任意两种以上的材料做成多层的，但是其厚度应该控制在5～30nm之间效果最好。

所述的过渡层4与下电极6和驱动二极管3间具有较好黏附力。

所述第一、第二、第三绝缘介质层材料优选为氧化硅。

下面通过结合附图阐述具有过渡层的相变存储器单元的结构，但本发明绝非局限于实施例。其简单单元器件制备步骤如下：

如图2a所示，利用标准工艺制备出集成电路衬底1，其中包括相变存储器单元所需字线。

如图2b所示，在步骤(1)的基础上用等离子化学气相沉积(PECVD)方法制备氧化硅绝缘介质层2，光刻刻蚀出所要求的孔，与集成电路衬底字线相联。

如图2c所示，在步骤(2)所刻孔洞处，用固相外延方法生长N型单晶硅和P型单晶硅形成驱动二极管3。

如图2d所示，在步骤(3)形成的驱动二极管表面，沉积热导率为0.44W/m·K的氮化钛TiN过渡层4，CMP磨平或者光刻出要求的形状。

如图2e所示，在步骤(4)的基础上，用等离子体化学气相沉积(PECVD)制备氧化硅绝缘介质层5，光刻刻蚀要求的孔，露出氮化钛TiN过渡层4。

如图2f所示，在步骤(5)所刻孔洞内，沉积金属下电极6，化学机械抛光(CMP)磨平或者光刻出要求的形状。

如图2g所示，在步骤(6)的基础上，用等离子化学气相沉积(PECVD)制备氧化硅绝缘介质层7，光刻刻蚀要求的孔，露出下电极6。

如图2h所示，在步骤(7)所刻孔洞内，沉积相变材料8和上电极9，然后光刻刻蚀或者CMP磨平到要求的形状。

通过对实施例中结构进行热学模拟，发现过渡层的加入对降低器件的功耗有很大作用。通过对传统结构(如图1所示)和本发明结构(图2h所示)在相同reset脉冲情况下热学模拟比较(如图3所示)发现本发明结构中相变材料融化面积远高于传统结构，说明具有过渡层的器件具有更高的热效率。图4为图3所示模拟的温度轮廓曲线，发现本发明结构中驱动二极管处的温度更高，因而导致二极管的正向电流密度上升。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种降低相变存储器功耗的单元结构，其特征在于：该单元结构包括集成电路衬底(1)、位于集成电路衬底(1)上的第一绝缘介质层(2)、被第一绝缘介质层(2)包围并与集成电路衬底(1)连接的驱动二极管(3)、被第一绝缘介质层(2)包围并位于驱动二极管(3)上的过渡层(4)、位于第一绝缘介质层(2)上的第二绝缘介质层(5)、被第二绝缘介质层(5)包围并位于过渡层(4)上的下电极(6)、位于第二绝缘介质层(5)上的第三绝缘介质层(7)、被第三绝缘介质层(7)包围并位于下电极(6)上的相变材料层(8)和位于相变材料层(8)上的上电极(9)；所述的过渡层(4)的热导率为0.01W/m·K～20W/m·K。

2.按照权利要求1所述的降低相变存储器功耗的单元结构，其特征在于：所述的过渡层(4)的的热导率为0.44W/m·K。

3.按照权利要求1或2所述的降低相变存储器功耗的单元结构，其特征在于：所述的过渡层(4)的厚度为5～30nm。

4.按照权利要求3所述的降低相变存储器功耗的单元结构，其特征在于：所述的过渡层(4)为半导体材料、金属合金或介质材料中的一种。

5.按照权利要求1所述的降低相变存储器功耗的单元结构，其特征是，所述的过渡层(4)的材料为多晶硅、多晶锗、氮化钛TiN、氮化钨WN、氮化钛硅TiSiN、氮化钨硅WSiN、氧化硅SiO₂、氧化铪HfO₂或氧化钽Ta₂O₅中的一种或几种的组合。

6.按照权利要求5所述的降低相变存储器功耗的单元结构，其特征在于：所述的过渡层(4)为单层或多层结构。

7.按照权利要求1所述的降低相变存储器功耗的单元结构，其特征在于：所述第一、第二、第三绝缘介质层材料为氧化硅。

8.一种如权利要求1或2所述的降低相变存储器功耗的单元结构的制备方法，其特征在于：该制备方法包括以下步骤：

(1)利用标准工艺制备出集成电路衬底(1)，其中包括相变存储器单元结构所需的字线；

(2)在步骤(1)的基础上用等离子化学气相沉积PECVD方法制备第一绝缘介质层(2)，光刻刻蚀出所要求的第一孔洞，该第一孔洞与集成电路衬底(1)的字线相连；

(3)在步骤(2)所刻孔洞处，用固相外延方法生长N型单晶硅和P型单晶硅并形成驱动二极管(3)；

(4)在步骤(3)形成的驱动二极管(3)的上表面，沉积热导率为0.01W/m·K～20W/m·K的氮化钛TiN过渡层(4)，然后采用CMP磨平或者光刻出要求的形状；

(5)在步骤(4)的基础上，用等离子体化学气相沉积PECVD方式制备第二绝缘介质层(5)，光刻刻蚀要求的第二孔洞，直至露出氮化钛TiN过渡层(4)；

(6)在步骤(5)所刻第二孔洞内，沉积下电极(6)，然后采用CMP磨平或者光刻出要求的形状；

(7)在步骤(6)的基础上，用等离子化学气相沉积PECVD方式制备第三绝缘介质层(7)，光刻刻蚀要求的第三孔洞，直至露出下电极(6)；

(8)在步骤(7)所刻第三孔洞内，依次沉积相变材料层(8)和上电极(9)，然后光刻刻蚀或者采用CMP磨平到要求的形状。

9.如权利要求9所述的降低相变存储器功耗的单元结构的制备方法，其特征在于：所述第一、第二、第三绝缘介质层材料为氧化硅。

Images