CN101833345B

CN101833345B - 偏压电路

Info

Publication number: CN101833345B
Application number: CN 200910126946
Authority: CN
Inventors: 黄志豪; 黄国展
Original assignee: Himax Media Solutions Inc
Current assignee: Himax Media Solutions Inc
Priority date: 2009-03-10
Filing date: 2009-03-10
Publication date: 2013-07-10
Anticipated expiration: 2029-03-10
Also published as: CN101833345A

Abstract

一种偏压电路，包括电压供应单元、电流产生单元以及电流汲取单元。电压供应单元用于依据电源电压的变动来调整参考电压的电平，并据以输出参考电压。电流产生单元操作在电源电压下，并通过参考电压的驱动而据以产生稳定电流。电流汲取单元电连接电流产生单元，以配合电流产生单元的操作来汲取稳定电流。其中，偏压电路通过电源电压与参考电压之间的电压差来产生稳定电压。

Description

偏压电路

技术领域

本发明涉及一种偏压电路，且特别涉及一种利用会随电源电压产生变动的参考电压来抵消电源电压的变动的偏压电路。

背景技术

图1为公知的一种偏压电路的电路架构图。参照图1，公知偏压电路100是将栅极端相互耦接的两P型晶体管MP11～MP12与两N型晶体管MN11～MN12相互迭接，以形成直流电压VB11与VB12。在此，来自电源电压VDD1的噪声会造成P型晶体管MP12的源栅极电压VSG12的变动，进而导致公知偏压电路100不仅无法提供稳定的直流电压VB11与VB12，也将致使公知偏压电路100所产生的偏压电流I1随着电源电压VDD1的变动而产生变化。

一般来说，如图2所示，公知偏压电路200可通过增加晶体管的迭接级数，来降低电源电压VDD2对直流电压VB21～VB24的影响。然而，随着晶体管的迭接级数的增加，往往会造成公知偏压电路无法应用在较低的电源电压中。因为，较低的电源电压可能无法同时驱动多个相互串接的晶体管。

换而言之，如何在提升偏压电路的电源拒斥比(power supplyrejection ratio，PSRR)的情况下，同时利用低电压工艺技术来加以实现，已是偏压电路在设计上所面临的一大课题。

发明内容

本发明提供一种偏压电路，具有良好的电源拒斥比，并可利用低电压工艺技术来加以实现。

本发明提出一种偏压电路，包括电压供应单元、电流产生单元以及电流汲取单元。电压供应单元用于依据电源电压的变动来调整参考电压的电平，并据以输出参考电压。电流产生单元操作在电源电压下，并通过参考电压的驱动而据以产生稳定电流。电流汲取单元电连接电流产生单元，以配合电流产生单元的操作来汲取稳定电流。其中，偏压电路通过电源电压与参考电压之间的电压差来产生稳定电压。其中，上述的电压供应单元包括电阻以及第一N型晶体管。其中，电阻的第一端电连接至电源电压，且电阻的第二端用于产生参考电压。第一N型晶体管的漏极端电连接至电阻的第二端，其源极端电连接至接地电压，且其栅极端用于接收固定电压。上述的电流产生单元包括第一P型晶体管与第二P型晶体管。其中，第一P型晶体管与第二P型晶体管的源极端电连接至电源电压，第一P型晶体管与第二P型晶体管的栅极端彼此电连接。再者，第一P型晶体管与第二P型晶体管分别在参考电压的驱动下，而各自通过其漏极端输出稳定电流。以及上述电流汲取单元包括：第二N型晶体管与第三N型晶体管，其中所述第二N型晶体管与所述第三N型晶体管的漏极端分别电连接至所述第一P型晶体管与所述第二P型晶体管的漏极端，所述第二N型晶体管与所述第三N型晶体管的栅极端彼此电连接，且所述第二N型晶体管与所述第三N型晶体管的源极端电连接至接地电压。

基于上述，本发明是通过电压供应单元来产生一个会随电源电压产生变动的参考电压。另一方面，电流产生单元将可利用参考电压的驱动，来抵消掉电源电压对其所造成的影响，进而产生一个不会随电源电压产生变动的稳定电流。相对地，本发明的偏压电路还通过电源电压与参考电压之间的电压差来产生稳定电压。因此，与公知技术相比，本发明的偏压电路除了具有良好的电源拒斥比，还可利用低电压工艺技术来加以实现。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图作详细说明如下。

附图说明

图1为公知的一种偏压电路的电路架构图；

图2为公知的另一种偏压电路的电路架构图；

图3示出依据本发明实施例的偏压电路的电路架构图；

图4示出了电流产生单元320的另一电路架构图；

图5示出了电流汲取单元330的另一电路架构图。

具体实施方式

图3示出依据本发明实施例的偏压电路的电路架构图。参照图3，偏压电路300包括电压供应单元310、电流产生单元320以及电流汲取单元330。其中，电压供应单元310电连接至电流产生单元320，且电流产生单元320电连接至电流汲取单元330。

更进一步来看，电压供应单元310包括电阻R31以及第一N型晶体管MN31。其中，电阻R31的第一端电连接至电源电压VDD3，且其第二端用于产生参考电压VR3。第一N型晶体管MN31的漏极端电连接至电阻R31的第二端，其源极端电连接至接地电压，且其栅极端用于接收来自于如低压差线性稳压器(Low drop-out linear regulator)或Bandgap电路等稳压电路所提供的固定电压VB3。

针对电压供应单元310的具体操作来看。由于固定电压VB3是一个稳定的直流电压，所以第一N型晶体管MN31会在固定电压VB3的驱动下，而产生一个不会随电源电压VDD3的变动而产生变动的预设电流I31。相对地，随着预设电流I31流经电阻R31所产生的电压差ΔV31，也将不会随电源电压VDD3的变动而产生变动。

且知，电压供应单元310所产生的参考电压VR3可表示成如式(1)所示：

VR3＝VDD3-ΔV31 式(1)

因此，在电压差ΔV31不会随着电源电压VDD3的变动而产生变动的情况下，影响参考电压VR3的变动因子将是由电源电压VDD3所决定。换而言之，在实际操作上，电压供应单元310是会依据电源电压VDD3的变动来调整参考电压VR3的电平，并据以输出参考电压VR3至电流产生单元320。

针对电流产生单元320的内部构件来看，其包括第一P型晶体管MP31以及第二P型晶体管MP32。其中，第一P型晶体管MP31的源极端电连接至电源电压VDD3，其栅极端电连接至第二P型晶体管MP32的栅极端，且其漏极端电连接至电流汲取单元330。第二P型晶体管MP32的源极端电连接至电源电压VDD3，且其漏极端电连接至电流汲取单元330。

在整体操作上，第一P型晶体管MP31与第二P型晶体管MP32会受到参考电压VR3的驱动，而各自通过其漏极端输出稳定电流I32。值得注意的是，第一P型晶体管MP31与第二P型晶体管MP32在参考电压VR3的驱动下，其源栅极电压VSG31，也就是电源电压VDD3与参考电压VR3之间的电压差ΔV32，将可表示成如式(2)所示：

VSG31＝ΔV32＝VDD3-VR3 式(2)

在此，由于参考电压VR3的电平会随着电源电压VDD3产生变动，因此电源电压VDD3对源栅极电压VSG31所引发的变动量，将可以被参考电压VR3所抵消。

换而言之，操作在电源电压VDD3下的电流产生单元320，将可以在参考电压VR3的驱动下而据以产生不受电源电压VDD3所影响的稳定电流I32。相对地，偏压电路300也可通过源栅极电压VSG31，也就是电源电压VDD3与参考电压VR3之间的电压差ΔV32，来产生稳定电压。

另一方面，如图3所示，电流汲取单元330包括第二N型晶体管MN32与第三N型晶体管MN33。其中，第二N型晶体管MN32的漏极端电连接至第一P型晶体管MP31的漏极端，其栅极端电连接至第三N型晶体管MN33的栅极端，且其源极端电连接至接地电压。第三N型晶体管MN33的漏极端电连接至第二P型晶体管MP32的漏极端，且其源极端电连接至接地电压。在此，第二N型晶体管MN32与第三N型晶体管MN33会分别接收来自第一P型晶体管MP31与第二P型晶体管MP32的稳定电流I32。换而言之，电流汲取单元330主要是配合电流产生单元320的操作来汲取稳定电流I32。

值得一提的是，图3实施例是采用栅极端相互电连接的两晶体管来分别构成电流产生单元320与电流汲取单元330，也就是说，图3实施例是分别采用单一级的迭接晶体管来形成电流产生单元320与电流汲取单元330。在这种情况下，由于偏压电路300采用较少的迭接级数，因此偏压电路300不仅可以提供稳定的电压与电流，更可以操作在较低的电源电压VDD3下。

除此之外，倘若较低的电源电压VDD3可以驱动2级以上的迭接晶体管，则本领域技术人员也可以依据电源电压VDD3的限制，改变电流产生单元320与电流汲取单元330的电路架构，进而通过偏压电路300的迭接级数的增加，来更进一步地提升偏压电路300的电源拒斥比。

举例来说，图4示出了电流产生单元320的另一电路架构图。与图3实施例相比，图4所示的电流产生单元320还包括多个第三P型晶体管与多个第四P型晶体管，例如：第三P型晶体管MP33以及第四P型晶体管MP34。在此，与图3实施例相似地，图4所增加的第三P型晶体管MP33与第四P型晶体管MP34，其栅极端彼此电连接，以构成另一级的迭接晶体管。其中，第三P型晶体管MP33与第四P型晶体管MP34所构成的迭接晶体管，串接在电流汲取单元330以及由第一P型晶体管MP31与第二P型晶体管MP32所构成的迭接晶体管之间。此外，如图4所示，设计者可依据电源电压VDD3的限制，来调整第三P型晶体管MP33与第四P型晶体管MP34的个数，以形成多级迭接晶体管。因此，偏压电路300的电源拒斥比将可进一步地被提升。

另一方面，图5示出了电流汲取单元330的另一电路架构图。与图3实施例相比，图5所示的电流汲取单元330还包括多个第四N型晶体管与多个第五N型晶体管，例如：第四N型晶体管MN34以及第五N型晶体管MN35。在此，与图3实施例相似地，图5所增加的第四N型晶体管MN34与第五N型晶体管MN35，其栅极端彼此电连接，以构成另一级的迭接晶体管。其中，第二N型晶体管MN32与第三N型晶体管MN33所构成的迭接晶体管，与第四N型晶体管MN34与第五N型晶体管MN35所构成的迭接晶体管相互串接，并通过导通至接地电压。此外，设计者可依据电源电压VDD3的限制，来调整第四N型晶体管MN34与第五N型晶体管MN35的个数，以形成多级迭接晶体管。因此，偏压电路300的电源拒斥比将可进一步地被提升。

综上所述，本发明是通过电压供应单元来产生一个会随电源电压产生变动的参考电压。因此，操作在电源电压下的电流产生单元，将可通过参考电压的驱动而抵消掉电源电压的变动，进而产生一个不会随电源电压产生变动的稳定电流。此外，本发明的偏压电路还通过电源电压与参考电压之间的电压差来产生稳定电压。如此一来，本发明的偏压电路将具有良好的电源拒斥比，并可利用低电压工艺技术来加以实现。

虽然本发明已以实施例公开如上，然其并非用于限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作出各种修改与变型，因此本发明的保护范围应以所附权利要求的范围为准。

Claims

1.一种偏压电路，包括：

电压供应单元，依据电源电压的变动来调整参考电压的电平，并据以输出所述参考电压，所述电压供应单元包括：

电阻，其第一端电连接至所述电源电压，且所述电阻的第二端用于产生所述参考电压，以及

第一N型晶体管，其漏极端电连接至所述电阻的第二端，所述第一N型晶体管的源极端电连接至接地电压，且所述第一N型晶体管的栅极端用于接收固定电压；

电流产生单元，操作在所述电源电压下，并通过所述参考电压的驱动而据以产生稳定电流，所述电流产生单元包括：

第一P型晶体管与第二P型晶体管，其中所述第一P型晶体管与所述第二P型晶体管的源极端电连接至所述电源电压，所述第一P型晶体管与所述第二P型晶体管的栅极端彼此电连接，其中，所述第一P型晶体管与所述第二P型晶体管分别在所述参考电压的驱动下，而各自通过其漏极端输出所述稳定电流；以及

电流汲取单元，电连接所述电流产生单元，以配合所述电流产生单元的操作来汲取所述稳定电流，所述电流汲取单元包括：

第二N型晶体管与第三N型晶体管，其中所述第二N型晶体管与所述第三N型晶体管的漏极端分别电连接至所述第一P型晶体管与所述第二P型晶体管的漏极端，所述第二N型晶体管与所述第三N型晶体管的栅极端彼此电连接，且所述第二N型晶体管与所述第三N型晶体管的源极端电连接至接地电压，

其中，所述偏压电路通过所述电源电压与所述参考电压之间的电压差来产生稳定电压。

2.如权利要求1所述的偏压电路，其中所述电流产生单元还包括：

N个第三P型晶体管与N个第四P型晶体管，电连接在所述电流汲取单元以及所述第一P型晶体管与所述第二P型晶体管的漏极端之间，其中第i个第三P型晶体管与第i个第四P型晶体管的栅极端彼此电连接，且第i个第三P型晶体管与第i个第四P型晶体管的漏极端分别电连接至第(i+1)个第三P型晶体管与第(i+1)个第四P型晶体管的源极端，N为大于或等于2的整数，且1≦i≦(N-1)。

3.如权利要求2所述的偏压电路，其中所述电流汲取单元包括：

第四N型晶体管与第五N型晶体管，其中所述第四N型晶体管与所述第五N型晶体管的漏极端分别电连接至第N个第三P型晶体管与第N个第四P型晶体管的漏极端，所述第四N型晶体管与所述第五N型晶体管的栅极端彼此电连接，且所述第四N型晶体管与所述第五N型晶体管的源极端电连接至接地电压。

4.如权利要求3所述的偏压电路，其中所述电流汲取单元还包括：

M个第六N型晶体管与M个第七N型晶体管，电连接在所述第四N型晶体管与所述第五N型晶体管的源极端以及所述接地电压之间，其中第j个第六N型晶体管与第j个第七N型晶体管的栅极端彼此电连接，且第j个第六N型晶体管与第j个第七N型晶体管的源极端分别电连接至第(j+1)个第六N型晶体管与第(j+1)个第七N型晶体管的漏极端，M为大于或等于2的整数，且1≦j≦(M-1)。