CN101819963B - 半导体光电元件以及四方扁平无引脚的光电元件 - Google Patents

半导体光电元件以及四方扁平无引脚的光电元件 Download PDF

Info

Publication number
CN101819963B
CN101819963B CN2010101166010A CN201010116601A CN101819963B CN 101819963 B CN101819963 B CN 101819963B CN 2010101166010 A CN2010101166010 A CN 2010101166010A CN 201010116601 A CN201010116601 A CN 201010116601A CN 101819963 B CN101819963 B CN 101819963B
Authority
CN
China
Prior art keywords
pin
chip
optical sensing
control chip
packing colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101166010A
Other languages
English (en)
Other versions
CN101819963A (zh
Inventor
赖律名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Priority to CN2010101166010A priority Critical patent/CN101819963B/zh
Publication of CN101819963A publication Critical patent/CN101819963A/zh
Application granted granted Critical
Publication of CN101819963B publication Critical patent/CN101819963B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Light Receiving Elements (AREA)

Abstract

一种半导体光电元件包括一基板、一控制芯片、一光感测芯片以及一封装胶体。控制芯片配置于基板上，并与基板电性连接。光感测芯片配置于基板上，并与基板以及控制芯片电性连接。封装胶体包覆控制芯片，封装胶体的材质为一绝缘材料，且绝缘材料掺杂有不导电的导磁材料。

Description

半导体光电元件以及四方扁平无引脚的光电元件
技术领域
本发明是有关于一种半导体光电元件以及四方扁平无引脚的光电元件，且特别是有关于一种可屏蔽电磁干扰的半导体光电元件以及四方扁平无引脚的光电元件。
背景技术
已知的红外线接收模块(Infrared receiver Module，IRM)的制作，是将一具有红外线感测功能的半导体芯片以及一控制芯片封装至线路基板上，并电性连接半导体芯片以及控制芯片，以构成一红外线接收模块。于已知技术中，会在红外线接收模块上外加一铁壳，以屏蔽电磁干扰(electromagnetic interference，EMI)。然而，外加铁壳会增加工艺步骤、红外线接收模块的体积并提高制作成本。此外，铁壳既不易设计，亦不易安装在线路基板上，且需仰赖人工或是特制机台才能安装铁壳，故安装难度高且安装良率偏低。
另外，红外线接收模块所使用的线路基板必须满足高温回焊(reflow)及符合欧盟各国制订的限制电子及电器设备使用有害物质指令(简称RoHS指令)与无卤素的环保的要求，使得所使用的线路基板受到限制。
再者，为了符合小型化的趋势，线路基板也势必做到小尺寸，且于线路基板上也必须要有半盲孔的设计，才能使红外线接收模块达到平放(即红外线感测的半导体芯片朝上)或侧放(即红外线感测的半导体芯片朝左或朝右)皆能接收红外光的需求。然而，线路基板若需同时满足小尺寸与具有半盲孔的设计，则需要较高的制造成本，且半盲孔还需常刮除残留的金属层，此亦会额外增加人力成本。
虽然将具有红外线感测功能的半导体芯片配置于金属引脚外露折出的导线架上所形成的红外线接收模块，可满足平放或侧放皆能使红外线感测的半导体芯片接收红外光的需求，但因金属引脚外露折出的导线架其体积与厚度较大，而无法达成现今小型化的目的。
发明内容
本发明提供一种半导体光电元件，可屏蔽电磁干扰。
本发明提供一种四方扁平无引脚的光电元件，其可减少生产成本且具有较小的封装体积。
本发明提出一种半导体光电元件包括一基板、一控制芯片、一光感测芯片以及一第一封装胶体。控制芯片配置于基板上，并与基板电性连接。光感测芯片配置于基板上，并与控制芯片电性连接。第一封装胶体包覆控制芯片，第一封装胶体的材质为一绝缘材料，且绝缘材料掺杂有不导电的导磁材料。
在本发明的一实施例中，不导电的导磁材料包括铁氧化物。
在本发明的一实施例中，不导电的导磁材料包括四氧化三铁(Fe3O4)、Sr-Fe2O4、磁赤铁矿(γ-Fe2O3)、Mn0.5Zn0.5Fe2O4、Ni0.25Cu0.25Zn0.5Fe2O4或Mn0.5Ni0.5Fe2O4。
在本发明的一实施例中，基板包括线路板或导线架。
在本发明的一实施例中，导线架包括一芯片座以及多个引脚，控制芯片与光感测芯片配置于芯片座上，且引脚位于芯片座的周围。
在本发明的一实施例中，半导体光电元件还包括一第二封装胶体，其覆盖控制芯片与光感测芯片，且第二封装胶体的材质为一透光胶体。
在本发明的一实施例中，光感测芯片为一光电二极管(photodiode)或一光敏晶体管(photortransistor)。
本发明提出一种四方扁平无引脚的光电元件，其包括一引脚框架、一控制芯片、一光感测芯片、一第一焊线、多条第二焊线、一第一封装胶体以及一第二封装胶体。引脚框架具有一上表面与一相对于上表面的下表面，且引脚框架包括多个引脚。控制芯片配置于引脚框架的上表面上。光感测芯片配置于引脚框架的上表面上。第一焊线连接控制芯片与光感测芯片，以使光感测芯片与控制芯片电性连接。第二焊线连接控制芯片与这些引脚，以使控制芯片与这些引脚电性连接。第一封装胶体包覆控制芯片，第一封装胶体的材质为一绝缘材料，且绝缘材料掺杂有不导电的导磁材料。第二封装胶体包覆部分引脚框架、控制芯片、光感测芯片、第一焊线以及这些第二焊线，且填充于这些引脚之间，第二封装胶体的材质为一透光胶体。
在本发明的一实施例中，上述的引脚框架还包括一芯片座。控制芯片与光感测芯片配置于芯片座上，且这些引脚位于芯片座的周围。
在本发明的一实施例中，上述的这些引脚的一与芯片座一体成型。
在本发明的一实施例中，上述的第二封装胶体具有至少一第一定位部，且第一定位部为一凹陷或开孔。
在本发明的一实施例中，上述的四方扁平无引脚的光电元件还包括一金属导电元件。金属导电元件配置于引脚框架的下表面上。第二封装胶体包覆部分金属导电元件，且暴露出金属导电元件相对远离引脚框架的一表面。
在本发明的一实施例中，上述的金属导电元件具有一第二定位部。第二定位部配置于金属导电元件相对远离引脚框架的表面上。
在本发明的一实施例中，上述的每一引脚于下表面的末端外缘具有一凹部，且凹部的形状为一圆弧形。
在本发明的一实施例中，上述的光感测芯片适于接收通过第二封装胶体的一光信号，且光信号的波长范围介于770纳米至1100纳米之间。
在本发明的一实施例中，上述的光感测芯片为一光电二极管(photodiode)或一光敏晶体管(phototransistor)。
在本发明的一实施例中，上述的这些引脚包括一输出引脚与一输入引脚。
在本发明的一实施例中，第二封装胶体适于吸收可见光波段的光。
在本发明的一实施例中，不导电的导磁材料包括铁氧化物。
在本发明的一实施例中，不导电的导磁材料包括四氧化三铁(Fe3O4)、Sr-Fe2O4、磁赤铁矿(γ-Fe2O3)、Mn0.5Zn0.5Fe2O4、Ni0.25Cu0.25Zn0.5Fe2O4或Mn0.5Ni0.5Fe2O4。
基于上述，由于本发明的第一封装胶体掺杂有不导电的导磁材料，因此，第一封装胶体可将磁场导离控制芯片而达到屏蔽电磁干扰的效果。再者，由于本发明的光感测芯片配置于一具有导电特性的引脚框架上，且第二封装胶体仅暴露出可作为外部接点的引脚的表面，因此本发明的四方扁平无引脚的光电元件能平放(即光感测芯片朝上)或侧放(即光感测芯片朝左或朝右)来使光感测芯片接收通过第二封装胶体的光信号，且利用引脚框架本身的导电特性而可直接于芯片座上进行接地设计，进可提升光电元件的生产效率，并达到降低生产生本与小尺寸的目的。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：
图1为本发明的一实施例的半导体光电元件的剖面示意图。
图2A为本发明的一实施例的一种四方扁平无引脚的光电元件的俯视示意图。
图2B为图2A的四方扁平无引脚的光电元件的仰视示意图。
图2C为图2A的四方扁平无引脚的光电元件其背部立体示意图。
具体实施方式
图1为本发明的一实施例的半导体光电元件的剖面示意图。请参照图1，本实施例的半导体光电元件10包括一基板12、一控制芯片14、一光感测芯片16以及一第一封装胶体18。在本实施例中，基板12为一线路板。控制芯片14配置于基板12上，并通过多条焊线22与基板12电性连接。光感测芯片16配置于基板12上，并可通过焊线22与基板12以及控制芯片14电性连接。在其它实施例中，控制芯片14与光感测芯片16可选择性地覆晶接合至基板12。
光感测芯片16适于接收光信号，并可将光信号转换成电信号，而此光信号的波长范围介于770纳米至1100纳米之间，意即光感测芯片16适于接收红外线波段的光信号。控制芯片14具有编码、编码及/或逻辑运算的功能，且控制芯片14适于接收并处理由光感测芯片16传来的电信号。详细而言，光感测芯片16可将接收到的光信号转换成电信号输出，而电信号可通过基板12而传递给控制芯片14，接着，控制芯片14可对光感测芯片16所输出的电信号进行编码、编码及/或逻辑运算。在本实施例中，光感测芯片16例如是一光电二极管(photodiode)或一光敏晶体管(phototransistor)。
第一封装胶体18包覆控制芯片14以及焊线22，第一封装胶体18的材质为一绝缘材料，且绝缘材料掺杂有不导电的导磁材料(未绘示)，其中不导电的导磁材料例如为铁氧化物，举例来说，不导电的导磁材料可为四氧化三铁(Fe3O4)、Sr-Fe2O4、磁赤铁矿(γ-Fe2O3)、Mn0.5Zn0.5Fe2O4、Ni0.25Cu0.25Zn0.5Fe2O4、Mn0.5Ni0.5Fe2O4或是其它不导电但却具有导磁性的材料。在本实施例中，不导电的导磁材料的颗粒直径约为1微米。
值得注意的是，由于本实施例的第一封装胶体18掺杂有不导电的导磁材料，因此，第一封装胶体18可将磁场导离控制芯片14而达到屏蔽电磁干扰的效果。如此一来，本实施例仅需进行一点胶的步骤以将第一封装胶体18形成在控制芯片14上，即可以第一封装胶体18取代已知技术中的铁壳，进而可减少工艺步骤、减少半导体光电元件10的体积、提升工艺良率以及降低制作成本。由前述可知，本实施例的第一封装胶体18同时具有屏蔽电磁干扰以及防止水气或外界环境污染控制芯片14的功用。
在本实施例中，为避免水气或外界环境污染光感测芯片16以及控制芯片14，可在基板12上形成一第二封装胶体20，其覆盖光感测芯片16、第一封装胶体18以及控制芯片14。此外，为使光信号可通过第二封装胶体20而被光感测芯片16接收，第二封装胶体20的材质为一透光胶体。在其它未绘示的实施例中，第二封装胶体20可仅覆盖光感测芯片16。
以下将详细介绍当基板为导线架时的实施例。值得注意的是，以下是以四方扁平无引脚的光电元件为例，但并非用以限定本发明。具体而言，本发明的半导体光电元件可采用各种形式的封装结构，而不限定在四方扁平无引脚式的封装结构。值得注意的是，在下述实施例中，(四方扁平无引脚的光电元件的)元件名称与图1中的元件名称相同，其材质亦相同于图1中的元件的材质，于此不再赘述。
图2A为本发明的一实施例的一种四方扁平无引脚的光电元件的俯视示意图，图2B为图2A的四方扁平无引脚的光电元件的仰视示意图，图2C为图2A的四方扁平无引脚的光电元件其背部立体示意图。
请同时参考图2A、图2B与图2C，在本实施例中，四方扁平无引脚的光电元件100包括一引脚框架110、一控制芯片120、一光感测芯片130、一第一焊线140、多条第二焊线150、一第一封装胶体M以及一第二封装胶体160。
详细而言，引脚框架110具有一上表面112与一相对于上表面112的下表面114，且引脚框架110包括多个引脚116a-116c与一芯片座118，其中引脚116a-116c皆配置于芯片座118的周围，且引脚116a-116c于下表面114的末端外缘皆具有一形状例如是圆弧形的凹部117，可作为定位标记。特别是，在本实施例中，引脚框架110的材质可为金属导电材质，且引脚116a与芯片座118为一体成型，而此与芯片座118一体成型的引脚116a可视为一接地引脚。
控制芯片120与光感测芯片130皆配置于引脚框架110的上表面112，且位于芯片座118上。第一焊线140连接于控制芯片120与光感测芯片130之间，使光感测芯片130通过第一焊线140与控制芯片120电性连接。
二第二焊线150分别连接于控制芯片120与引脚116b之间以及控制芯片120与引脚116c之间，使控制芯片120通过二第二焊线150与引脚116b、116c电性连接，其中引脚116b为一输出引脚，而引脚116c为一输入引脚。一般来说，输入引脚通常是一电源端，主要是供给电能至控制芯片120上，以供控制芯片120使用，而输出引脚通常是信号输出端，其可使控制芯片120对光信号进行编码、编码或逻辑运算后的信号通过输出引脚而电性连接至外部电路。
值得一提的是，本发明并不限定引脚116b与引脚116c的形态，虽然此处所提及的引脚116b为一输出引脚，而引脚116c为一输入引脚，但于其它实施例中，引脚116b亦可为一输入引脚，而引脚116c亦可为一输出引脚，仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。
第一封装胶体M包覆控制芯片120。值得注意的是，由于本实施例的第一封装胶体M掺杂有不导电的导磁材料，因此，第一封装胶体M可将磁场导离控制芯片120而达到屏蔽电磁干扰的效果。
第二封装胶体160包覆部分引脚框架110、控制芯片120、光感测芯片130、第一封装胶体M、第一焊线140以及二第二焊线150，且填充于引脚116a-116c之间，其中第二封装胶体160暴露出引脚116a-116c的下表面114，可作为电性连接至外部装置的电性接点。在本实施例中，第二封装胶体160可阻隔大部分可见光的波长进入光感测芯片130内，例如是靠近红光波段，如此可降低光感测芯片130接收光信号时的噪声。此外，第二封装胶体160具有二第一定位部162，分别位于第二封装胶体160的侧边，用以作为定位标记，而第一定位部162例如是凹陷或开孔。
在本实施例中，由于光感测芯片130配置于一具有导电特性的引脚框架110上，且第二封装胶体160仅暴露出可作为外部接点的引脚116a-116c的下表面114，因此本实施例的四方扁平无引脚的光电元件100能由引脚框110本身可导电的特性来满足平放(即光感测芯片130朝上)或侧放(即光感测芯片130朝左或朝右)引脚框架110时皆能使光感测芯片130接收通过第二封装胶体160的光信号，而此光信号的波长范围介于770纳米至1100纳米之间。
此外，由于第二封装胶体160包覆部分引脚框架110，仅暴露出可作为外部接点的引脚116a-116c的下表面114，因此相对于已知的红外线接收模块而言，本实施例的四方扁平无引脚的光电元件100可符合小型化的需求。另外，本实施例的引脚框架110具有导电特性，因此可以直接于芯片座118进行接地设计，而不需进行额外的导接作业，可节省成本以及减少光电元件外型的限制。
另外，本实施例的四方扁平无引脚的光电元件100还包括一金属导电元件170，其中金属导电元件170配置于引脚框架110的下表面114上，且第二封装胶体160包覆部分金属导电元件170，并暴露出金属导电元件170相对远离引脚框架110的一表面172。特别是，金属导电元件170在此可作为一散热器，用以将控制芯片120与光感测芯片130所产生的热能从第二封装胶体160未覆盖的表面172散出，或者，金属导电元件170可作为一接地设计，使未被第二封装胶体160覆盖的表面172可直接与外界接地。
此外，金属导电元件170具有一第二定位部174，其中第二定位部174配置于金属导电元件170相对远离引脚框架110的表面172上，可作为一定位标记。当四方扁平无引脚的光电元件100与其它外部装置电性连接时，除了可由金属导电元件170的第二定位部174来定位外，亦可由第二封装胶体160的第一定位部162或引脚116a-116c的凹穴117来定位。
综上所述，由于本发明的第一封装胶体掺杂有不导电的导磁材料，因此，第一封装胶体可将磁场导离控制芯片而达到屏蔽电磁干扰的效果。如此一来，第一封装胶体可取代已知技术中的铁壳，进而可减少工艺步骤、减少半导体光电元件的体积、提升工艺良率以及降低制作成本。
再者，由于本发明的光感测芯片配置于一具有导电特性的引脚框架上，且第二封装胶体仅暴露出可作为外部接点的引脚的表面，因此本发明的四方扁平无引脚的光电元件能采用平放(即光感测芯片朝上)或侧放(即光感测芯片朝左或朝右)的设计，以使光感测芯片可接收通过第二封装胶体的光信号。此外，利用引脚框架本身的导电特性亦可直接于芯片座进行接地设计，以提升光电元件的生产效率，并达到降低生产生本与小尺寸的目的。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的为准。

Claims (20)

1.一种半导体光电元件，包括：
一基板；
一控制芯片，配置于该基板上，并与该基板电性连接；
一光感测芯片，配置于该基板上，并与该控制芯片电性连接；以及
一第一封装胶体，包覆该控制芯片，该第一封装胶体的材质为一绝缘材料，且该绝缘材料掺杂有一不导电的导磁材料，其中该光感测芯片位于该第一封装胶体之外。
2.如权利要求1所述的半导体光电元件，其中该不导电的导磁材料包括铁氧化物。
3.如权利要求1所述的半导体光电元件，其中该不导电的导磁材料包括四氧化三铁、Sr-Fe2O4、磁赤铁矿、Mn0.5Zn0.5Fe2O4、Ni0.25Cu0.25Zn0.5Fe2O4或Mn0.5Ni0.5Fe2O4。
4.如权利要求1所述的半导体光电元件，其中该基板包括线路板或导线架。
5.如权利要求4所述的半导体光电元件，其中该导线架包括一芯片座以及多个引脚，该控制芯片与该光感测芯片配置于该芯片座上，且所述引脚位于该芯片座的周围。
6.如权利要求1所述的半导体光电元件，还包括：
一第二封装胶体，覆盖该控制芯片与该光感测芯片，且该第二封装胶体的材质为一透光胶体。
7.如权利要求1所述的半导体光电元件，其中该光感测芯片为一光电二极管或一光敏晶体管。
8.一种四方扁平无引脚的光电元件，包括：
一引脚框架，具有一上表面与一相对于该上表面的下表面，且该引脚框架包括多个引脚；
一控制芯片，配置于该引脚框架的该上表面上；
一光感测芯片，配置于该引脚框架的该上表面上；
一第一焊线，连接该控制芯片与该光感测芯片，以使该光感测芯片与该控制芯片电性连接；
多条第二焊线，连接该控制芯片与所述引脚，以使该控制芯片与所述引脚电性连接；
一第一封装胶体，包覆该控制芯片，该第一封装胶体的材质为一绝缘材料，且该绝缘材料掺杂有不导电的导磁材料，其中该光感测芯片位于该第一封装胶体之外；以及
一第二封装胶体，包覆部分该引脚框架、该控制芯片、该光感测芯片、该第一焊线以及所述第二焊线，且填充于所述引脚之间，该第二封装胶体的材质为一透光胶体。
9.如权利要求8所述的四方扁平无引脚的光电元件，其中该引脚框架还包括一芯片座，该控制芯片与该光感测芯片配置于该芯片座上，且所述引脚位于该芯片座的周围。
10.如权利要求9所述的四方扁平无引脚的光电元件，其中所述引脚的一与该芯片座一体成型。
11.如权利要求8所述的四方扁平无引脚的光电元件，其中该第二封装胶体具有至少一第一定位部，且该第一定位部为一凹陷或开孔。
12.如权利要求8所述的四方扁平无引脚的光电元件，还包括一金属导电元件，配置于该引脚框架的该下表面上，该第二封装胶体包覆部分该金属导电元件，且暴露出该金属导电元件相对远离该引脚框架的一表面。
13.如权利要求12所述的四方扁平无引脚的光电元件，其中该金属导电元件具有一第二定位部，配置于该金属导电元件相对远离该引脚框架的该表面上。
14.如权利要求8所述的四方扁平无引脚的光电元件，其中每一所述引脚于该下表面的末端外缘具有一凹部，且该凹部的形状为一圆弧形。
15.如权利要求8所述的四方扁平无引脚的光电元件，其中该光感测芯片适于接收通过该第二封装胶体的一光信号，且该光信号的波长范围介于770纳米至1100纳米之间。
16.如权利要求15所述的四方扁平无引脚的光电元件，其中该光感测芯片为一光电二极管或一光敏晶体管。
17.如权利要求8所述的四方扁平无引脚的光电元件，其中所述引脚包括一输出引脚与一输入引脚。
18.如权利要求8所述的四方扁平无引脚的光电元件，其中该第二封装胶体适于吸收可见光波段的光。
19.如权利要求8所述的四方扁平无引脚的光电元件，其中该不导电的导磁材料包括铁氧化物。
20.如权利要求8所述的四方扁平无引脚的光电元件，其中该不导电的导磁材料包括四氧化三铁、Sr-Fe2O4、磁赤铁矿、Mn0.5Zn0.5Fe2O4、Ni0.25Cu0.25Zn0.5Fe2O4或Mn0.5Ni0.5Fe2O4。
CN2010101166010A 2009-02-27 2010-02-10 半导体光电元件以及四方扁平无引脚的光电元件 Expired - Fee Related CN101819963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101166010A CN101819963B (zh) 2009-02-27 2010-02-10 半导体光电元件以及四方扁平无引脚的光电元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200910006818 2009-02-27
CN200910006818.3 2009-02-27
CN2010101166010A CN101819963B (zh) 2009-02-27 2010-02-10 半导体光电元件以及四方扁平无引脚的光电元件

Publications (2)

Publication Number Publication Date
CN101819963A CN101819963A (zh) 2010-09-01
CN101819963B true CN101819963B (zh) 2012-01-18

Family

ID=42654990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101166010A Expired - Fee Related CN101819963B (zh) 2009-02-27 2010-02-10 半导体光电元件以及四方扁平无引脚的光电元件

Country Status (1)

Country Link
CN (1) CN101819963B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
TWI636540B (zh) * 2016-12-05 2018-09-21 矽品精密工業股份有限公司 半導體封裝件及半導體封裝件的製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216899A (ja) * 1989-02-17 1990-08-29 Mitsubishi Electric Corp フォトインタラプタ
CN2881822Y (zh) * 2006-02-10 2007-03-21 亿光电子工业股份有限公司 红外线遥控接收模组封装结构
CN101118895A (zh) * 2006-08-03 2008-02-06 飞思卡尔半导体公司 具有内置热沉的半导体器件

Also Published As

Publication number Publication date
CN101819963A (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
EP2224487A2 (en) Semiconductor optoelectronic device and quad flat non-leaded optoelectronic device
US6770955B1 (en) Shielded antenna in a semiconductor package
US20070176281A1 (en) Semiconductor package
TWI631834B (zh) 具有電磁通訊之積體電路
US20150076670A1 (en) Chip package structure and manufacturing method thereof
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
CN104051440B (zh) 具有天线的半导体结构
US9006098B2 (en) Impedance controlled electrical interconnection employing meta-materials
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
JP2008543092A (ja) ミリメートル波アプリケーションのためのアンテナを集積回路チップと共にパッケージングするための装置及び方法
CN104795372A (zh) 一种指纹识别传感器芯片的封装结构
CN104282674A (zh) 发光装置
CN104701273A (zh) 一种具有电磁屏蔽功能的芯片封装结构
KR101812594B1 (ko) 낮은 전자기 간섭을 갖는 다이 패키지
CN101350318B (zh) 电子封装及电子装置
CN108933121A (zh) 半导体封装装置
EP1577947A1 (en) Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
CN116314065A (zh) 包括散热器的半导体封装结构及其制造方法
CN101819963B (zh) 半导体光电元件以及四方扁平无引脚的光电元件
US20140210672A1 (en) Electronic package structure
US20140291818A1 (en) Integrated Circuit Device Facilitating Package on Package Connections
US10373916B2 (en) Semiconductor device packages
CN107611116A (zh) 集成电路
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
EP2224486A2 (en) Quad flat non-leaded chip package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120118

Termination date: 20130210