CN101814456A

CN101814456A - 集成电路装置及其形成方法

Info

Publication number: CN101814456A
Application number: CN 201010117237
Authority: CN
Inventors: 邱奕杭; 傅竹韵
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2009-02-23
Filing date: 2010-02-12
Publication date: 2010-08-25
Anticipated expiration: 2030-02-12
Also published as: CN101814456B

Abstract

本发明提供一种集成电路装置及其形成方法，所述方法包括：提供一半导体基底；在该半导体基底上形成一栅极结构；通过注入一择自实质上由铟与锑所构成的群组的第一元素至邻接该栅极结构的半导体基底的顶部分进行预先非结晶化注入；以及在进行该预先非结晶化注入的步骤之后，注入一不同于该第一元素的第二元素至该半导体基底的顶部分中，其中当该第一元素包括铟时，该第二元素包括一p型元素，且其中当该第一元素包括锑时，该第二元素包括一n型元素。本发明可使集成电路装置具有较高的驱动电流及较低的漏电流。

Description

集成电路装置及其形成方法

技术领域

本发明涉及半导体装置，特别是涉及金属氧化物半导体装置，且更特别涉及具有非常浅的结的金属氧化物半导体装置及其制造方法。

背景技术

随着集成电路的微缩化，对降低金属氧化物半导体(metal-oxide-semiconductor；MOS)装置的源极与漏极区域的片电阻(sheetresistance)，特别是源极与漏极延伸区域的片电阻的迫切需求程度也越大。降低源极与漏极延伸区域的片电阻能帮助提升载流子的移动率，借此提升驱动电流。

为了降低源极与漏极延伸区域的片电阻，有需要缩小源极与漏极延伸区域的结深度。此外，也需要提高源极与漏极延伸区域的活化率。这些要求可通过进行预先非结晶化注入(pre-amorphized implantation；PAI)达成，其中是在形成源极与漏极区域之前将部分的硅基底非结晶化。预先非结晶化注入有两个功效。第一，由于半导体基底中会形成空缺(vacancy)，因此之后注入的p型或n型掺杂物能更轻易地占据空缺，而能够提升活化率。第二，由于非结晶化的基底中的原子是不规则地分布，因此之后注入的p型或n型掺杂物无法通穿过周期性排列原子之间的空隙而到达更深的深度。然而，预先非结晶化注入也会带来问题。举例来说，在活化之后，残余的缺陷仍会存在，且其会造成漏电流的增加。此漏电流会阻碍装置性能的提升。

发明内容

为克服现有技术的缺陷，本发明提供一种形成集成电路装置的方法，包括：提供一半导体基底；在该半导体基底上形成一栅极结构；通过注入一择自实质上由铟与锑所构成的群组的第一元素至邻接该栅极结构的半导体基底的顶部分进行预先非结晶化注入；以及在进行该预先非结晶化注入的步骤之后，注入一不同于该第一元素的第二元素至该半导体基底的顶部分中，其中当该第一元素包括铟时，该第二元素包括一p型元素，且其中当该第一元素包括锑时，该第二元素包括一n型元素。

本发明也提供一种形成集成电路装置的方法，包括：提供一半导体基底；在该半导体基底上形成一栅极结构；通过注入一择自实质上由铟与锑所构成的群组的第一元素至邻接该栅极结构的半导体基底的顶部分进行预先非结晶化注入；以及在进行该预先非结晶化注入的步骤之后，注入一不同于该第一元素的第二元素至该半导体基底的顶部分中，其中该第二元素的一第二深度实质上不大于该第一元素的一第一深度。

本发明还提供一种形成集成电路装置的方法，包括：提供一包括NMOS区域与PMOS区域的半导体基底；在该半导体基底的NMOS区域上形成一第一栅极结构；在该半导体基底的PMOS区域上形成一第二栅极结构；通过注入一第一元素至该半导体基底的NMOS区域中进行第一预先非结晶化注入；以及通过注入一不同于该第一元素的第二元素至该半导体基底的PMOS区域中进行第二预先非结晶化注入。

本发明可使集成电路装置具有较高的驱动电流及较低的漏电流。

附图说明

图1至图6为金属氧化物半导体装置的制造工艺剖面图。

图7显示片电阻对于结深度的关系，其中是比较锗预先非结晶化注入的结果与铟预先非结晶化注入的结果。

图8显示结的漏电流，其中是比较锗预先非结晶化注入的结果与铟预先非结晶化注入的结果。

图9显示片电阻对于结深度的关系，其中是比较锗预先非结晶化注入的结果与锑预先非结晶化注入的结果。

图10显示结的漏电流，其中是比较锗预先非结晶化注入的结果与铟预先非结晶化注入的结果。

20～基底；62～金属硅化物；64～接触蚀刻停止层；68～层间介电质；70～接触插塞；100～NMOS区域；122～栅极堆叠；124～栅极介电质；126～栅电极；128～光致抗蚀剂；130～预先非结晶化注入；131～预先非结晶化注入区域；132～口袋/晕圈区域；136～源极与漏极延伸区域；138～注入；139～光致抗蚀剂；140～间隙壁；142～重掺杂的n型源极与漏极区域；160～NMOS装置；200～PMOS区域；222～栅极堆叠；224～栅极介电质；226～栅电极；228～光致抗蚀剂；230～预先非结晶化注入；231～预先非结晶化注入区域；232～口袋/晕圈区域；236～源极与漏极延伸区域；238～注入；239～光致抗蚀剂；240～间隙壁；242～重掺杂的p型源极与漏极区域；260～PMOS装置。

具体实施方式

有关各实施例的制造和使用方式如以下所详述。然而，值得注意的是，本发明所提供的各种可应用的发明概念是依具体内容的各种变化据以实施，且在此所讨论的具体实施例仅是用来显示具体使用和制造本发明的方法，而不用以限制本发明的范围。

一般来说，预先非结晶化注入(pre-amorphized implantation；PAI)是通过注入锗离子至硅基底中进行。然而，已发现使用锗预先非结晶化注入(germanium PAI)形成的金属氧化物半导体(MOS)装置不再能提供满足32纳米与22纳米技术需求的低的片电阻、小的结深度与低的漏电流。因此本发明实施例提供形成MOS装置与进行预先非结晶化注入的新颖方法。在此说明本发明实施例的制造工艺。然后讨论实施例的变化。在本发明所有的各种附图与示例实施例中，是使用相同的号码表示相同的元件。

图1显示基底20，与在基底20上形成栅极堆叠122与222。基底20可包括NMOS区域100中的一部分，与PMOS区域200中的一部分，且基底20可以一般知道的半导体材料形成，例如硅、SiGe、SiGe上覆应变的硅(strained silicon on SiGe)、绝缘层上覆硅(SOI)、绝缘层上覆硅锗(silicongermanium on insulator；SGOI)、绝缘层上覆锗(germanium on insulator；GOI)与相似的材料。栅极堆叠122是形成在NMOS区域100中，并包括栅极介电质124与栅电极126。栅极堆叠222是形成在PMOS区域200中，并包括栅极介电质224与栅电极226。栅极介电质124与224可以氧化硅、氮化硅或高介电常数介电材料形成。栅电极126与226可以多晶硅、金属、金属硅化物、金属氮化物或类似的材料形成。

请参考图2A，例如光致抗蚀剂228的掩模覆盖PMOS区域200，而露出NMOS区域100。进行预先非结晶化注入，如箭头130所示。预先非结晶化注入有降低掺杂物通道效应与提升掺杂物活化的作用。在一实施例中，NMOS区域100的预先非结晶化注入是注入锑(antimony)离子。在进行完预先非结晶化注入之后，至少(多晶硅)栅电极126的顶部分与结晶基底20露出的部分会转变成非结晶态而形成非结晶区域131(此后称为预先非结晶化注入区域(PAI region)131)。要注意锑的剂量必须大到足以将基底20非结晶化。另一方面，锑的剂量应不影响之后注入的例如磷的n型杂质的结深度。于一示例实施例中，锑预先非结晶化注入的剂量可小于约3×10¹³原子/cm²(atom/cm²)，也可介于约3×10¹³原子/cm²与约3×10¹²原子/cm²之间。在锑预先非结晶化注入之后，移除光致抗蚀剂228。

请参考图2B，例如光致抗蚀剂128的掩模覆盖NMOS区域100，而露出PMOS区域200。进行另一预先非结晶化注入，如箭头230所示。在实施例中，PMOS区域200的预先非结晶化注入是注入铟(indium)离子。在进行完预先非结晶化注入之后，至少(多晶硅)栅电极226的顶部分与结晶基底20露出的部分会转变成非结晶态而形成非结晶区域231(此后称为预先非结晶化注入区域231)。类似地，铟的剂量应大到足以将基底20非结晶化，并小到足以不影响之后注入的例如硼的p型杂质的结深度。最佳的剂量可使用实验找得。在一示例实施例中，铟预先非结晶化注入的剂量可小于约3×10¹³原子/cm²，也可介于约3×10¹³原子/cm²与约3×10¹²原子/cm²之间。在铟预先非结晶化注入之后，移除光致抗蚀剂128。图2A与图2B中所示的步骤的顺序可颠倒。

图3显示口袋/晕圈(pocket/halo)区域132与232的形成，其中口袋/晕圈区域132包括p型掺杂物，且口袋/晕圈区域232包括n型掺杂物。口袋/晕圈区域132与232的注入可包括倾斜注入。此外，可提供并图案化光致抗蚀剂(未显示)以促进口袋/晕圈区域132与232的形成。

图4A显示源极与漏极延伸(source and drain extension；SDE)区域136的形成。源极与漏极延伸区域136是通过注入例如磷或砷的n型杂质形成。箭头138表示上述注入，其实质上可为垂直的注入。在进行注入138的时候，光致抗蚀剂239覆盖PMOS区域200。注入138的剂量可为约1E14原子/cm3(atom/cm³)至约1E15原子/cm³，其可大于锑预先非结晶化注入的剂量约一个等级(十倍)或更多。在一实施例中，源极与漏极延伸区域136的深度可实质上等于或稍微小于(举例来说，深度差异小于百分之十)预先非结晶化注入区域131的深度。源极与漏极延伸区域136与口袋/晕圈区域132也可以相反的顺序形成。

图4B显示源极与漏极延伸区域236的形成。源极与漏极延伸区域236是通过注入例如硼的p型杂质形成。箭头238表示上述注入，其实质上可为垂直的注入。在进行注入238的时候，光致抗蚀剂139覆盖NMOS区域100。在一实施例中，源极与漏极延伸区域236的深度可实质上等于或稍微小于预先非结晶化注入区域231的深度。注入238的剂量可为约1E14原子/cm³至约1E15原子/cm³，其可大于铟预先非结晶化注入的剂量约一个等级或更多。已观察到源极与漏极延伸区域136与预先非结晶化注入区域131之间的剂量差异，与源极与漏极延伸区域236与预先非结晶化注入区域231之间的剂量差异有益于最后形成的装置。上述的剂量差异，不但能达成预先非结晶化注入剂量的最佳化，以确保恰当的非结晶化而不引入过剩的缺陷的目的，且也能达成源极与漏极延伸区域236中具有高的杂质浓度的目的。源极与漏极延伸区域236与口袋/晕圈区域232也能以相反的顺序形成。也可进行任选的源极与漏极延伸掺杂物的活化。

图5显示间隙壁140与240、重掺杂的n型源极与漏极(heavily dopedn-type source and drain；N+S/D)区域142与重掺杂的p型源极与漏极(heavilydoped p-type source and drain；P+S/D)区域242的形成。间隙壁140是沿着栅极介电质124与栅电极126的侧壁形成，间隙壁240则是沿着栅极介电质224与栅电极226的侧壁形成。如本领域普通技术人员所了解的，间隙壁140与240可通过在整个区域上毯覆沉积介电层，并然后进行非等向性蚀刻以从水平的表面上移除介电层形成。

间隙壁140与240分别用来作为形成重掺杂的n型源极与漏极区域142与重掺杂的p型源极与漏极区域242的掩模。由于注入制造工艺为现有的，因此在此不重复说明。重掺杂的n型源极与漏极区域142与重掺杂的p型源极与漏极区域242的剂量可介于约5×10¹⁴原子/cm²与约5×10¹⁵原子/cm²之间。重掺杂的p型源极与漏极区域242的形成也可包括形成硅锗应力层(stressor)。

然后活化在先前制造工艺中引入的掺杂物。活化退火可通过一般使用的方法进行，例如加热炉退火法(furnace annealing)、快热退火法(rapid thermalannealing；RTA)、激光退火法、快速退火法(flash annealing)与类似的方法。在活化退火的过程中，例如硼的p型掺杂物与例如磷的n型掺杂物会往纵向与横向两个方向扩散。然而，由于NMOS区域100注入有锑离子，且PMOS区域200注入有铟离子，因此会降低硼与磷的扩散。较少的硼与磷的扩散会使源极与漏极延伸区域136与236及源极与漏极区域142与242具有较高的浓度，因此能使最终的NMOS装置160与PMOS装置260具有较高的电流驱动性。

图6显示在形成金属硅化物62、接触蚀刻停止层(contact etch stop layer；CESL)64、层间介电质(inter-layer dielectric；ILD)68与接触插塞70之后的结构。为了形成金属硅化物62，是先在MOS装置160与260上形成金属薄层(未显示)，例如钴(cobalt)、镍(nickel)、铒(erbium)、钼(molybdenum)、铂(platinum)或类似的材料。然后对装置进行退火，以在沉积的金属与其下方露出的硅区域之间形成金属硅化物62。然后移除剩下的金属层。接触蚀刻停止层64以毯覆性地沉积为较佳。此薄膜具有两个目的。首先，其能提供装置应力并提升载流子的迁移率。第二，其能避免下方的区域被过蚀刻。接着，在接触蚀刻停止层64的表面上沉积层间介电质68。然后形成接触插塞70。此形成的制造工艺为现有的，因此在此不重复说明。

图7与图8显示铟预先非结晶化注入对PMOS装置260性能产生的效果。图7与图8中所示的数据是通过对空白试片晶片进行预先非结晶化注入与n型注入获得。图7显示试片晶片其片电阻对于结深度X_j的关系。要注意使用铟预先非结晶化注入非结晶化的试片晶片其片电阻与结深的结果，小于使用锗预先非结晶化注入非结晶化的试片晶片其片电阻与结深的结果约百分之十。因此，使用铟预先非结晶化注入形成的PMOS装置具有较高的空穴迁移率与较高的驱动电流。图8显示使用铟预先非结晶化注入预先非结晶化的试片晶片的结漏电流，只为使用锗预先非结晶化注入预先非结晶化的试片晶片的结漏电流的十分之一。因此，使用铟预先非结晶化注入形成的最终PMOS装置也具有低的漏电流。

图9与图10显示锑预先非结晶化注入对NMOS装置160性能产生的效果。图9与图10中所示的数据是通过对空白试片晶片进行预先非结晶化注入与p型注入获得。图9显示片电阻对于结深度X_j的关系。要注意使用锑预先非结晶化注入非结晶化的试片晶片其片电阻与结深的结果，小于使用锗预先非结晶化注入非结晶化的试片晶片其片电阻与结深的结果约百分之三十。因此，使用锑预先非结晶化注入形成的NMOS装置具有相当高的活化载流子浓度，及/或较高的电子迁移率与较高的驱动电流。图10显示使用锑预先非结晶化注入预先非结晶化的试片晶片的结漏电流，其稍微糟于使用锗预先非结晶化注入预先非结晶化的试片晶片的漏电流，但都是在相同的等级。

由铟预先非结晶化注入造成的期望效果可能是因为铟具有大的四键原子半径(tetrahedral radius)所造成，其大于锗的四键原子半径及硼的四键原子半径。已证实四键原子半径大于硅的铟会造成硅晶格的扭曲，并在硅基底中造成应力。而四键原子半径小于硅的硼可缓和由铟造成的晶格扭曲。因此，硼有维持靠近铟的倾向，以抵销由铟产生的应力。最后，铟会阻碍硼的扩散，造成更陡峭的源极与漏极延伸区域与更好的p型结轮廓，而借此提升驱动电流。铟在活化退火之后会有从基底分离并扩散至基底顶表面的倾向，因此留在基底中的铟会更加地减少，造成在活化退火之后会有较少的缺陷。基于相似的理由，锑也能降低磷的扩散，且因此造成NMOS装置具有更好的驱动电流。

虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求的范围为准。

Claims

1.一种形成集成电路装置的方法，包括：

提供一半导体基底；

在该半导体基底上形成一栅极结构；

通过注入一择自实质上由铟与锑所构成的群组的第一元素至邻接该栅极结构的半导体基底的顶部分进行预先非结晶化注入；以及

在进行该预先非结晶化注入的步骤之后，注入一不同于该第一元素的第二元素至该半导体基底的顶部分中，其中当该第一元素包括铟时，该第二元素包括一p型元素，且其中当该第一元素包括锑时，该第二元素包括一n型元素。

2.根据权利要求1所述的形成集成电路装置的方法，其中当该第一元素包括铟时，该第二元素包括硼，而当该第一元素包括锑时，该第二元素包括磷。

3.根据权利要求1所述的形成集成电路装置的方法，其中该第一元素的一第一剂量小于该第二元素的一第二剂量超过约一个等级。

4.根据权利要求1所述的形成集成电路装置的方法，其中该第二元素的四键原子半径小于该第一元素的四键原子半径。

5.一种形成集成电路装置的方法，包括：

提供一半导体基底；

在该半导体基底上形成一栅极结构；

在进行该预先非结晶化注入的步骤之后，注入一不同于该第一元素的第二元素至该半导体基底的顶部分中，其中该第二元素的一第二深度不大于该第一元素的一第一深度。

6.根据权利要求5所述的形成集成电路装置的方法，在进行该预先非结晶化注入的步骤期间，该半导体基底的顶部分从结晶态转变成非结晶态。

7.根据权利要求6所述的形成集成电路装置的方法，其中该第一元素包括铟，且该第二元素包括硼。

8.根据权利要求6所述的形成集成电路装置的方法，其中该第一元素包括锑，且该第二元素包括磷。

9.根据权利要求5所述的形成集成电路装置的方法，其中该第一元素的一第一剂量小于该第二元素的一第二剂量超过约一个等级。

10.根据权利要求5所述的形成集成电路装置的方法，其中该第二元素的四键原子半径小于该第一元素的四键原子半径，并小于该半导体基底的四键原子半径。

11.一种形成集成电路装置的方法，包括：

提供一包括NMOS区域与PMOS区域的半导体基底；

在该半导体基底的NMOS区域上形成一第一栅极结构；

在该半导体基底的PMOS区域上形成一第二栅极结构；

通过注入一第一元素至该半导体基底的NMOS区域中进行第一预先非结晶化注入；以及

通过注入一不同于该第一元素的第二元素至该半导体基底的PMOS区域中进行第二预先非结晶化注入。

12.根据权利要求11所述的形成集成电路装置的方法，其中该第一元素包括锑，且该第二元素包括铟。

13.根据权利要求12所述的形成集成电路装置的方法，更包括：

在进行该第一预先非结晶化注入的步骤之后，注入磷至该半导体基底的NMOS区域中以形成一第一源极/漏极延伸区域；以及

在进行该第二预先非结晶化注入的步骤之后，注入硼至该半导体基底的PMOS区域中以形成一第二源极/漏极延伸区域。

14.根据权利要求13所述的形成集成电路装置的方法，其中硼的注入剂量大于铟的注入剂量，且其中磷的注入剂量大于锑的注入剂量。

15.根据权利要求11所述的形成集成电路装置的方法，其中硼注入的深度小于铟的深度，且其中磷注入的深度小于锑的深度。